JPS63140362A - マルチｃｐｕシステムのシステムプログラムロ−デイング方法 - Google Patents
マルチｃｐｕシステムのシステムプログラムロ−デイング方法Info
- Publication number
- JPS63140362A JPS63140362A JP28652986A JP28652986A JPS63140362A JP S63140362 A JPS63140362 A JP S63140362A JP 28652986 A JP28652986 A JP 28652986A JP 28652986 A JP28652986 A JP 28652986A JP S63140362 A JPS63140362 A JP S63140362A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- system program
- program
- main cpu
- loading
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/177—Initialisation or configuration control
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分舒〉
本発明ｔｒｉマルチＣＰＵシステムのシステムプログラ
ムローディング方法に係り、とくに外部記憶装置に格納
されたシステムプログラムを、各ＣＰＵに共通に設けた
内部メモリ （ＲＯＭ）に記憶したローディングプログ
ラムにより各ＣＰＵへ転送するマルチＣＰＵシステムの
システムプログラムローディング方法に関する。
ムローディング方法に係り、とくに外部記憶装置に格納
されたシステムプログラムを、各ＣＰＵに共通に設けた
内部メモリ （ＲＯＭ）に記憶したローディングプログ
ラムにより各ＣＰＵへ転送するマルチＣＰＵシステムの
システムプログラムローディング方法に関する。
〈従来の技術〉
マルチＣＰＵシステムでは、各ＣＰＵが実行スろシステ
ムプログラムをＣＰＵボード毎のローカルメモリに格納
する必要がある。
ムプログラムをＣＰＵボード毎のローカルメモリに格納
する必要がある。
このため、従来マルチＣＰＵシステムを構成する各ＣＰ
Ｕは自分のローカルＲＯＭにシステムプログラムを格納
しておき、該システムプログラムに含まれるローダに従
ってフロッピー等の外部記憶装置からユーザプログラム
を読み取って、自分のローカルＲＡＭに書込むようにし
ている。
Ｕは自分のローカルＲＯＭにシステムプログラムを格納
しておき、該システムプログラムに含まれるローダに従
ってフロッピー等の外部記憶装置からユーザプログラム
を読み取って、自分のローカルＲＡＭに書込むようにし
ている。
ところがこの方法では、多数のＲＯＭが必要になりハー
ド上の負担が大きくなると共に、ソフト変更が大変とな
る問題がある。
ド上の負担が大きくなると共に、ソフト変更が大変とな
る問題がある。
この欠点を改良するため、システム設計時にローディン
グ用のメインＣＰＵを決めておき、そのＲＯＭに全ｃＰ
Ｕのシステムプログラムをロードするようなプログラム
を格納しておくと共に、他のＣＰＵのＲＯＭにはロード
が完了する迄待ち続はロード完了により該ロードしたプ
ログラムへ処理を移すようなプログラムを格納しておく
ことが考えられる。
グ用のメインＣＰＵを決めておき、そのＲＯＭに全ｃＰ
Ｕのシステムプログラムをロードするようなプログラム
を格納しておくと共に、他のＣＰＵのＲＯＭにはロード
が完了する迄待ち続はロード完了により該ロードしたプ
ログラムへ処理を移すようなプログラムを格納しておく
ことが考えられる。
〈発明が解決しようとする問題点〉
けれども、乙の方法に於て、システムプログラムの転送
処理はメインＣＰＵが実行しなければならないが、この
メインＣＰＵを指定する識別符号、例えばハード的に識
別できるスロット番号（０゜１．２．・・、ｎ）やボー
ド固有の識別子等を共有ＲＯＭ中に書込んでしまうと、
やはりシステム構成が変わって当該メインＣＰＵのボー
ドの種類が変更されたり、挿入されているスロットの番
号が変更されたとき前述と同様にＲＯＭを新しいプログ
ラムが書込まれたＲＯＭと取り替えなければならず甚大
な手間を要する。
処理はメインＣＰＵが実行しなければならないが、この
メインＣＰＵを指定する識別符号、例えばハード的に識
別できるスロット番号（０゜１．２．・・、ｎ）やボー
ド固有の識別子等を共有ＲＯＭ中に書込んでしまうと、
やはりシステム構成が変わって当該メインＣＰＵのボー
ドの種類が変更されたり、挿入されているスロットの番
号が変更されたとき前述と同様にＲＯＭを新しいプログ
ラムが書込まれたＲＯＭと取り替えなければならず甚大
な手間を要する。
以上より、本発明は少ないＲＯＭで構成でき、しかもシ
ステムが変更されてもＲＯＭの交換を不要にできるマル
チＣＰＵシステムのシステムプログラムローディング方
法を提供することを、その目的とする。
ステムが変更されてもＲＯＭの交換を不要にできるマル
チＣＰＵシステムのシステムプログラムローディング方
法を提供することを、その目的とする。
〈問題点を解決するための手段〉
第１図は本発明に係るマルチＣＰＵシステムのシステム
プログラムローディング方法の一実施例を具現したシス
テムのブロック図である。
プログラムローディング方法の一実施例を具現したシス
テムのブロック図である。
図に於て、１０−１〜１０− ｎはＣＰＵボード、２０
−１〜２０−ｎはＣＰＵ、３０−１〜３０−ｎはローカ
ルＲＡＭ、４０は共有ローディングＲＯＭボード、５０
は共有ローディングＦＬＯＭ。
−１〜２０−ｎはＣＰＵ、３０−１〜３０−ｎはローカ
ルＲＡＭ、４０は共有ローディングＲＯＭボード、５０
は共有ローディングＦＬＯＭ。
５５はＴＡＳメモリ、６０はフロッピーディスクボード
、７０はフロッピーディスク （ＦＤ） 、８０はシス
テムバスである。
、７０はフロッピーディスク （ＦＤ） 、８０はシス
テムバスである。
く作用〉
予め、ＦＤには各ＣＰ Ｕ ２０−１〜２０− ｎで必
要なシステムプログラムの他に、各ＣＰＵに関する識別
符号とシステムプログラムとの対応情報及びシステムプ
ログラムのローディングを行わせるメインＣＰＵの特定
情報とを含め、又共有ローディングＲＯＭ５０には、Ｔ
ＡＳ（テストアンドセット）命令と、ＦＤ７０からメイ
ンＣＰＵ特定情報等を読み取るリード命令と、ＦＤ７０
からメ、インＣＰＵのシステムプログラムを該メインＣ
ＰＵのローカルＲＡＭに四−ディングさせるローディン
グプログラムを含めておく。
要なシステムプログラムの他に、各ＣＰＵに関する識別
符号とシステムプログラムとの対応情報及びシステムプ
ログラムのローディングを行わせるメインＣＰＵの特定
情報とを含め、又共有ローディングＲＯＭ５０には、Ｔ
ＡＳ（テストアンドセット）命令と、ＦＤ７０からメイ
ンＣＰＵ特定情報等を読み取るリード命令と、ＦＤ７０
からメ、インＣＰＵのシステムプログラムを該メインＣ
ＰＵのローカルＲＡＭに四−ディングさせるローディン
グプログラムを含めておく。
電源が投入されると、全てのＣＰＵ２０−１〜２０−ｎ
はハード的に共有ローディングＲＯＭ５０にアクセスし
てＲＡＭチェック、各レジスタの初期化、スロット番号
取得等の実行後ＴＡＳ命令を実行しようとする。
はハード的に共有ローディングＲＯＭ５０にアクセスし
てＲＡＭチェック、各レジスタの初期化、スロット番号
取得等の実行後ＴＡＳ命令を実行しようとする。
各ＣＰＵ２０−１〜２０−ｎはＲＯＭ５０へのアクセス
類にＴＡＳ命令を実行しＴＡＳボード９０のＦＤ用セマ
フォフラグのチェック及ヒセットを行おうとする。この
際、一番車くチェックを行った１つのｃｐｕ （一番車
＜ＴＡＳ命令を実行したｃｐｕ）がセマフォ操作の制御
権を保持しフラグのセットを行うことができ、他のＣＰ
Ｕは時分が１番でないことを判断しそれぞれ′待ち°′
状態となる。
類にＴＡＳ命令を実行しＴＡＳボード９０のＦＤ用セマ
フォフラグのチェック及ヒセットを行おうとする。この
際、一番車くチェックを行った１つのｃｐｕ （一番車
＜ＴＡＳ命令を実行したｃｐｕ）がセマフォ操作の制御
権を保持しフラグのセットを行うことができ、他のＣＰ
Ｕは時分が１番でないことを判断しそれぞれ′待ち°′
状態となる。
ＦＤ７０へのアクセス権を得た例えばＣＰＵ２０−２は
、共有ローディングＲＯＭ５０のリード命令に従ってＦ
Ｄ７０からメインＣＰＵ特定情報及びＣＰＵ−システム
プログラム対応情報をリードし、該特定情報及び対応情
報を参照して共有ローディングＲＯＭ５０に記憶されて
いるローディングプログラムに基づいてＦＤ７０からメ
インＣＰＵのシステムプログラムをメインＣＰＵのロー
カルＲＡＭにローディングする。
、共有ローディングＲＯＭ５０のリード命令に従ってＦ
Ｄ７０からメインＣＰＵ特定情報及びＣＰＵ−システム
プログラム対応情報をリードし、該特定情報及び対応情
報を参照して共有ローディングＲＯＭ５０に記憶されて
いるローディングプログラムに基づいてＦＤ７０からメ
インＣＰＵのシステムプログラムをメインＣＰＵのロー
カルＲＡＭにローディングする。
しかる後、メインＣＰＵがローディングされたシステム
プログラムに基づいて各ＣＰＵ２０−１〜２０−ｎに付
随するローカルＲＡＭ３０−１〜３０−ｎへ各ＣＰ Ｕ
２０−１〜２０− ｎ別のシステムプログラムをロー
ディングする。これにより、前記′”待ち”が解除され
、各ＣＰＵは処理が可能となる。
プログラムに基づいて各ＣＰＵ２０−１〜２０−ｎに付
随するローカルＲＡＭ３０−１〜３０−ｎへ各ＣＰ Ｕ
２０−１〜２０− ｎ別のシステムプログラムをロー
ディングする。これにより、前記′”待ち”が解除され
、各ＣＰＵは処理が可能となる。
〈実施例〉
次に、本発明に係るマルチＣＰＵシステムのプログラム
ローディング方法の一実施例を具現したマルチＣＰＵシ
ステムにつき第１図及び第２図を参照して説明する。
ローディング方法の一実施例を具現したマルチＣＰＵシ
ステムにつき第１図及び第２図を参照して説明する。
第１図に於て、マルチＣＰＵシステムは、システムバス
８０に接続された共有ローディングＲＯＭボート４０、
ＣＰＵボード１０−１〜１０− ｎ 。
８０に接続された共有ローディングＲＯＭボート４０、
ＣＰＵボード１０−１〜１０− ｎ 。
フロッピーディスクボード６０を有する。
各ボードはシステムバス８０と接続される位置即ちスロ
ットの番号（０，１，、、ｎ、ｎ＋１゜ｎ＋２）で特定
されるようになっている。
ットの番号（０，１，、、ｎ、ｎ＋１゜ｎ＋２）で特定
されるようになっている。
各ＣＰＵボード１０−１〜１０−ｎには本実施例の場合
モトローラ製６８０００系のＣＰＵ２０−１〜２０−ｎ
、ローカルＲＡＭ３０−１〜３０−ｎが搭載されており
、このローカルＲＡ Ｍ ３０−１〜３０−ｎには、各
ＣＰＵ別のシステムプログラムがローディングされる他
、ワーキングエリアも設けられる。
モトローラ製６８０００系のＣＰＵ２０−１〜２０−ｎ
、ローカルＲＡＭ３０−１〜３０−ｎが搭載されており
、このローカルＲＡ Ｍ ３０−１〜３０−ｎには、各
ＣＰＵ別のシステムプログラムがローディングされる他
、ワーキングエリアも設けられる。
フロッピーディスクボード６０には各ＣＰＵ２０−１〜
２０−ｎ用のシステムプログラムを記憶させたフロッピ
ーディスク （ＦＤ）７０がセットできるようになって
いる。このフロッピーディスクボード６０は図示しない
がフロッピーディスクコントローラ（ＦＤＣ）及びフロ
ッピーディユクドライブ（ＦＤＤ）を含む。
２０−ｎ用のシステムプログラムを記憶させたフロッピ
ーディスク （ＦＤ）７０がセットできるようになって
いる。このフロッピーディスクボード６０は図示しない
がフロッピーディスクコントローラ（ＦＤＣ）及びフロ
ッピーディユクドライブ（ＦＤＤ）を含む。
ＦＤ７０には、各ＣＰＵ毎のシステムプログラムの他、
ＣＰ Ｕ ２０−１〜２０− ｎの識別符号（スロット
の番号）とシステムプログラムの対応を示す対応情報及
びメインＣＰＵを特定する特定情報が格納されている。
ＣＰ Ｕ ２０−１〜２０− ｎの識別符号（スロット
の番号）とシステムプログラムの対応を示す対応情報及
びメインＣＰＵを特定する特定情報が格納されている。
＝７−
共有ローディングＲＯＭボード４０には共有ローディン
グＲＯＭ５０が搭載されており、この共有ローディング
ＲＯＭ５０には第２図に示す如く、初期化プログラム、
ＴＡＳ命令、メインＣＰＵ特定情報や対応情報を読み込
むためのリード用のプログラム、メインＣＰＵのシステ
ムプログラムをローディングさせるためのローディング
プログラムが格納されている。
グＲＯＭ５０が搭載されており、この共有ローディング
ＲＯＭ５０には第２図に示す如く、初期化プログラム、
ＴＡＳ命令、メインＣＰＵ特定情報や対応情報を読み込
むためのリード用のプログラム、メインＣＰＵのシステ
ムプログラムをローディングさせるためのローディング
プログラムが格納されている。
パワーオンリセット後、共有ローディングＲＯＭ５０に
対して、６８０００系の各ＣＰＵ２０−１〜２０−ｎは
アクセスしプログラムを実行するようになっている。
対して、６８０００系の各ＣＰＵ２０−１〜２０−ｎは
アクセスしプログラムを実行するようになっている。
共有ローディングＲＯＭボード４０には共有ＲＡＭであ
るＴＡＳメモリ５５が含まれており、ＣＰＵがＦＤ用の
セマフォフラグをセットすることでフロッピーディスク
ボード６０に対する排他的なアクセスを行えるようにな
っている。
るＴＡＳメモリ５５が含まれており、ＣＰＵがＦＤ用の
セマフォフラグをセットすることでフロッピーディスク
ボード６０に対する排他的なアクセスを行えるようにな
っている。
第３図は上記実施例の動作を示すフローチャートである
。
。
まず、システムの電源が投入されるとパワーオー８＝
ノリセットが掛かり、各ＣＰＵ２０−１〜２０−ｎは同
時に共有ローディングＲＯＭ５０にアクセスし、最初の
エリアに格納されたシステム初期化プログラムを実行し
各ＣＰＵボード１０−１〜１０− ｎ毎に、ローカルＲ
Ａ Ｍ ３０−１〜３０− ｎのクリアなどをする（ス
テップ１００〜１０４）。
時に共有ローディングＲＯＭ５０にアクセスし、最初の
エリアに格納されたシステム初期化プログラムを実行し
各ＣＰＵボード１０−１〜１０− ｎ毎に、ローカルＲ
Ａ Ｍ ３０−１〜３０− ｎのクリアなどをする（ス
テップ１００〜１０４）。
次に、各ＣＰＵ２０−１〜２ｏ−ｎは、ＦＤ７０ヘアク
セスする準備としてＴＡＳ命令を読取って実行する（ス
テップ１０６）。
セスする準備としてＴＡＳ命令を読取って実行する（ス
テップ１０６）。
このとき、各ＣＰ Ｕ ２０−１〜２０−ｎはＴＡＳ命
令に基づき、ＴＡＳメモリ５５内のＦＤ用セマフォフラ
グのチェック及びセットを行おうとするが、最初にチェ
ックを行った１つのＣＰＵだけがセマフォ操作の制御権
を保持してＦＤ用セマフォフラグのセットを行うことが
てき、他のＣＰＵは゛待ち状態”となる（ステップ１０
８）。
令に基づき、ＴＡＳメモリ５５内のＦＤ用セマフォフラ
グのチェック及びセットを行おうとするが、最初にチェ
ックを行った１つのＣＰＵだけがセマフォ操作の制御権
を保持してＦＤ用セマフォフラグのセットを行うことが
てき、他のＣＰＵは゛待ち状態”となる（ステップ１０
８）。
そして、フロッピーディスクボード６０へのアクセス権
を得たＣＰＵ、例えばＣＰＵ２０−２は共有ローディン
グＲＯＭ５０の次のリード処理用のプログラムに従いＦ
Ｄ７０からメインＣＰＵ特穴情報と、ＣＰＵ−システム
プログラム対応情報とをリードしくステップ１１０）、
この特定情報及び対応情報を参照して共有ローディング
ＲＯＭ５０のローディング処理用のプログラムに従いＦ
Ｄ７０からメインＣＰＵ （例えばＣＰＵ２Ｏ−１）の
ローカルＲＡＭ３０−１にメインＣＰＵ用のシステムを
ローディングする（ステップ１１２）。
を得たＣＰＵ、例えばＣＰＵ２０−２は共有ローディン
グＲＯＭ５０の次のリード処理用のプログラムに従いＦ
Ｄ７０からメインＣＰＵ特穴情報と、ＣＰＵ−システム
プログラム対応情報とをリードしくステップ１１０）、
この特定情報及び対応情報を参照して共有ローディング
ＲＯＭ５０のローディング処理用のプログラムに従いＦ
Ｄ７０からメインＣＰＵ （例えばＣＰＵ２Ｏ−１）の
ローカルＲＡＭ３０−１にメインＣＰＵ用のシステムを
ローディングする（ステップ１１２）。
しかる後、メインＣＰＵ２０−１はローカルＲＡＭ３０
−１に四−ディングされたシステムプログラムに基づい
て各ＣＰＵ２０−２〜２０−ｎのローカルＲＡＭ３０−
２〜３０−ｎへ各ＣＰＵ別のシステムプログラムを順次
ローディングする（ステップ１１４）。
−１に四−ディングされたシステムプログラムに基づい
て各ＣＰＵ２０−２〜２０−ｎのローカルＲＡＭ３０−
２〜３０−ｎへ各ＣＰＵ別のシステムプログラムを順次
ローディングする（ステップ１１４）。
ローディング完了後、メインＣＰＵ２０−１はＴＡＳメ
モリ５５の起動可能フラグをセットし、各ＣＰ Ｕ ２
０−１〜２０−ｎがローカルＲＡＭ３０−１〜３０−ｎ
中のシステムプログラムの起動を行えるようにする。こ
れにより各ＣＰＵの待ち状態が解除され、ＣＰＵ２０−
１がメインとなり、他のＣＰ Ｕ ２０−２〜ＣＰ Ｕ
２０− ｎをサブプロセッサとしてシステムのマルチ
ＣＰＵ処理を遂行することになる（ステップ１１６）。
モリ５５の起動可能フラグをセットし、各ＣＰ Ｕ ２
０−１〜２０−ｎがローカルＲＡＭ３０−１〜３０−ｎ
中のシステムプログラムの起動を行えるようにする。こ
れにより各ＣＰＵの待ち状態が解除され、ＣＰＵ２０−
１がメインとなり、他のＣＰ Ｕ ２０−２〜ＣＰ Ｕ
２０− ｎをサブプロセッサとしてシステムのマルチ
ＣＰＵ処理を遂行することになる（ステップ１１６）。
尚、システム構成が変更された場合には、これにあわせ
てＦＤ７０中の対応情報、メインＣＰＵ特定情報、シス
テムプログラムを適宜書き換えるだけで良く、共有ロー
ディングＲＯＭ５０を取替える必要はない。
てＦＤ７０中の対応情報、メインＣＰＵ特定情報、シス
テムプログラムを適宜書き換えるだけで良く、共有ロー
ディングＲＯＭ５０を取替える必要はない。
〈発明の効果〉
以上説明したように本発明によれば、システムの構成が
変わり、新たなＣＰＵボードが追加されたり、ＣＰＵボ
ードが消滅されたりしても外部記憶装置に格納する情報
を書き換えるだけて済み、共有ＲＯＭの交換を要しない
ので、システム変更に要する手間が大幅に軽減される。
変わり、新たなＣＰＵボードが追加されたり、ＣＰＵボ
ードが消滅されたりしても外部記憶装置に格納する情報
を書き換えるだけて済み、共有ＲＯＭの交換を要しない
ので、システム変更に要する手間が大幅に軽減される。
第１図は本発明の一実施例に係るマルチＣＰＵシステム
を示すブロック図、 第２図は共有ローディングＲＯＭの記憶内容説明図、 第３図は第１図のマルチＣＰＵシステムの処理を示すフ
ローチャートである。 １０−１〜１０−ｎ、、ＣＰＵボード ２０−１〜２０−ｎ、 、 ＣＰＵ ３０−１〜３Ｏ−ｎｏ、ローカＳ ＲＡ Ｍ２Ｏ３，共
有ローディングＲＯＭボード５００．共有ローディング
ＲＯＭ ５５・・ＴＡＳメモリ ６００．フロッピーディスクボード ７０、、ＦＤ（フロッピーディスク） ８００．システムバス 特許出願人 ファナック株式会社代理人
弁理士 齋藤千幹〜１２−
を示すブロック図、 第２図は共有ローディングＲＯＭの記憶内容説明図、 第３図は第１図のマルチＣＰＵシステムの処理を示すフ
ローチャートである。 １０−１〜１０−ｎ、、ＣＰＵボード ２０−１〜２０−ｎ、 、 ＣＰＵ ３０−１〜３Ｏ−ｎｏ、ローカＳ ＲＡ Ｍ２Ｏ３，共
有ローディングＲＯＭボード５００．共有ローディング
ＲＯＭ ５５・・ＴＡＳメモリ ６００．フロッピーディスクボード ７０、、ＦＤ（フロッピーディスク） ８００．システムバス 特許出願人 ファナック株式会社代理人
弁理士 齋藤千幹〜１２−
Claims (1)
- 【特許請求の範囲】 各ＣＰＵで実行させるシステムプログラムを格納した外
部記憶装置に予め各ＣＰＵの識別符号とシステムプログ
ラムの対応情報及びローディングを行わせるメインＣＰ
Ｕの特定情報とを含めるとともに、 電源投入後全てのＣＰＵがアクセスでき各ＣＰＵに所定
の処理を行わしめるプログラムを格納した共有ＲＯＭを
設けておき、 電源投入後、各ＣＰＵをして前記共有ＲＯＭに記憶され
ている排他的アクセス命令を実行させて前記外部記憶装
置よりメインＣＰＵの特定情報を読み取らす１つのＣＰ
Ｕを決め、 この選択された１つのＣＰＵにより外部記憶装置に含ま
れる前記メインＣＰＵ特定情報をリードさせ、 次に、この特定情報が示すメインＣＰＵのローカルＲＡ
Ｍにシステムプログラムをローディングし、 しかる後該メインＣＰＵにより前記対応情報を参照して
、外部記憶装置から各ＣＰＵで用いられるシステムプロ
グラムを該各ＣＰＵに備えられたローカルＲＡＭに転送
させるようにしたことを特徴とするマルチＣＰＵシステ
ムのシステムプログラムローディング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28652986A JPS63140362A (ja) | 1986-12-01 | 1986-12-01 | マルチｃｐｕシステムのシステムプログラムロ−デイング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28652986A JPS63140362A (ja) | 1986-12-01 | 1986-12-01 | マルチｃｐｕシステムのシステムプログラムロ−デイング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63140362A true JPS63140362A (ja) | 1988-06-11 |
Family
ID=17705588
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28652986A Pending JPS63140362A (ja) | 1986-12-01 | 1986-12-01 | マルチｃｐｕシステムのシステムプログラムロ−デイング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63140362A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0448546A3 (en) * | 1990-03-23 | 1993-04-21 | Voest-Alpine Automotive Gesellschaft M.B.H. | Multicomputer system |
| US5363598A (en) * | 1990-09-20 | 1994-11-15 | Toyoda Koki Kabushiki Kaisha | Machine tool capable of grinding a workpiece with a truing apparatus |
-
1986
- 1986-12-01 JP JP28652986A patent/JPS63140362A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0448546A3 (en) * | 1990-03-23 | 1993-04-21 | Voest-Alpine Automotive Gesellschaft M.B.H. | Multicomputer system |
| US5363598A (en) * | 1990-09-20 | 1994-11-15 | Toyoda Koki Kabushiki Kaisha | Machine tool capable of grinding a workpiece with a truing apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6336185B1 (en) | Use of other processors during BIOS boot sequence to minimize boot time | |
| US5596759A (en) | Method for initializing a multiple processor computer system using a common ROM | |
| JPH06324849A (ja) | オペレーティング・システム環境の起動方法およびシステム | |
| JPH05242057A (ja) | マルチプロセッサシステムの起動方式 | |
| WO1985001136A1 (en) | Processor with depictor-linked microcode and logic circuitry | |
| JPS63140362A (ja) | マルチｃｐｕシステムのシステムプログラムロ−デイング方法 | |
| EP0870237A1 (en) | Processing system and method for reading and restoring information in a ram configuration | |
| JPH0430062B2 (ja) | ||
| JP3032207B2 (ja) | マイクロ・コンピュータ | |
| JPS61220030A (ja) | ソフトウエア識別方式 | |
| JPH01261758A (ja) | コンピュータ装置 | |
| JPS62120542A (ja) | 情報処理装置 | |
| JPS5835648A (ja) | プログラム実行制御方式 | |
| JPH0426913Y2 (ja) | ||
| JPH10320366A (ja) | 非常駐型プログラム・ローディング方式 | |
| JP2883489B2 (ja) | 命令処理装置 | |
| JPS6029131B2 (ja) | 診断方式 | |
| JPH11212945A (ja) | マイクロコンピュータおよびそのメモリ | |
| JPS62192824A (ja) | 処理装置アクセス方式 | |
| JPS6020771B2 (ja) | マイクロ診断方式 | |
| JPH0320834A (ja) | 情報処理装置の初期診断方法 | |
| KR19990058887A (ko) | 서로 다른 프로세스의 구성에 의한 부모 또는 자식 프로세스 역할을 하는 프로세스 통제 방법 | |
| JPH07113900B2 (ja) | エミュレーション・チップ | |
| JPS63310040A (ja) | デ−タ採取方式 | |
| JPS62274455A (ja) | マルチプロセツサシステム |