JPH05244452A - 画像信号同期装置 - Google Patents

Abstract

(57)【要約】 【目的】 必要なＦＩＦＯ容量の少ない、安価な画像信
号同期装置を提供する。 【構成】 設定したプリマージン量に応じて、ライン同
期信号を遅延させて外部画像信号源に渡すことにより、
ＦＩＦＯに溜るデータ量を１ライン長より低く保つ。こ
れにより必要なＦＩＦＯ容量が１ライン長以下におさえ
られる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、デジタル画像信号を扱
うテレビカメラ等の画像入力装置と、ＣＲＴ装置等の画
像出力装置との間の画像信号の同期化および速度変換を
行なうための画像信号同期装置に関するものである。

【０００２】

【従来の技術】従来より、画像を記録する技術として、
画像信号に応じて変調された光源より出力される光ビー
ムを、あらかじめ一様に帯電されている感光体上に導い
て感光体を繰り返し走査して静電潜像を形成した後、静
電力により該感光体上にトナーを付着させて画像を記録
する方法が知られている。

【０００３】このような方法においては、画像出力装置
の主走査、副走査の速度によって決まるところのライン
同期信号および面同期信号に、画像信号を同期させてか
らビームを変調することで、画像が正しく形成されるよ
うになっているので、同期信号に画像信号を同期させる
技術は、たいへん重要となる。

【０００４】以前から、画像入力装置を、画像出力装置
の出す同期信号に同期させて動作させることが行なわれ
ていたが、この手法は画像入力装置の動作クロックの上
昇を招き、システムが高価になるという欠点があった。

【０００５】これを改善するためには、特公平１−１９
５７７２号公報に見られるように、画像入力装置と画像
出力装置の間に、画像信号同期装置（特公平１−１９５
７７２号公報における画像データ同期手段）を適用する
方法が提案されている。

【０００６】デジタル画像信号を扱う場合の画像信号同
期装置の構成として、従来より、ＦＩＦＯ（ファースト
インファーストアウトメモリー）を使用したものがよく
知られている。ＦＩＦＯは先入れ先出し方式の記憶素子
であり、読み出し口と、書き込み口の２つの口を持ち、
データを書き込むと、内部にその容量に達するまでデー
タを記憶することができ、データを読み出すと、先に書
いたものから順に読み出せるという特徴がある。従来
は、このＦＩＦＯを用いて、１ライン分の画像信号を一
旦ＦＩＦＯに蓄えて、その後、同期信号に同期して読み
出すことで、同期化を行なっている。以下に例をあげて
詳しく解説する。

【０００７】図４はＦＩＦＯを用いた従来例の画像信号
同期装置４５０のブロック図である。画像入力装置４０
１から送られてきた原画像信号４０５は、同じく画像入
力装置４０１から送られてきた入力クロック４０６でＦ
ＩＦＯ４００に書き込まれるが、画像有効信号４０７が
ＦＩＦＯ４００のライトイネーブル端子に与えられてい
るので、画像有効信号４０７が画像有効を示している間
だけ画素データがＦＩＦＯ４００に書き込まれる。

【０００８】一方、画像出力装置４０２からライン同期
信号４０８が、画像同期装置と画像入力装置４０１の両
方に送られる。リード区間信号発生回路４０４はライン
同期信号４０８を受け、これに同期したリード区間信号
４１１を作り出す。ＦＩＦＯ４００内のデータは、同期
装置内の出力クロック発生装置４０３から発生する出力
クロック４１０で読み出すが、リード区間信号４１１が
ＦＩＦＯ４００のリードイネーブル端子に与えられてい
るので、読み出された画像信号４０９はライン同期信号
４０８に同期したものになる。リード区間信号発生回路
４０４は、ライン同期信号４０８を受けてから、既定の
時間（プリマージン）が立ってから、リード区間信号４
１１を有効にするようになっていて、プリマージン量を
変化することで出力画像の記録体上での位置を調整でき
る。

【０００９】図５は動作時のタイミングチャートを示し
たものである。画像入力装置４０１はライン同期信号４
０８が来ると１ライン分の原画像信号４０５を出してく
る。これがＦＩＦＯ４００に書かれるが、１ラインめの
データがＦＩＦＯ４００に書かれても、この時点ではま
だ読み出しは行なわれない。２ラインめのライン同期信
号４０８が来てから、ＦＩＦＯ４００の読み出しが始ま
る。つまり１ライン分のデータがＦＩＦＯ４００に溜ま
ってから、読み出しが行われる。今のラインの書き込み
と前のラインの読み出しが同時に行われる。ここでは図
示しないが、書き込みと読み出しを１ラインずらすに
は、ＦＩＦＯ４００のリセット信号を制御する。リード
リセットを、ライトリセットに対して１ライン時間分遅
らせて与えることで実現できる。リード区間信号４１１
は、ライン同期信号４０８からプリマージン時間後に有
効となるため、読み出された画像信号４０９はライン同
期信号４０８に正確に同期する。

【００１０】一般に画像出力装置は、画像信号に休止期
間があることを要求する。休止期間とは、１ライン分の
画像信号がまとまって送られた後、次のラインの信号が
来るまでに空けられる時間であり、記録体両端の特性の
悪い部分を避けるため、ライン同期信号を作成するため
等の理由で必要となる。ライン同期信号の１周期内に画
像信号が有効な期間は一部分であり、残りの部分が画像
信号が無効な休止期間である。このため、ＦＩＦＯを用
いたこの構成においては、画像入力装置４０１は、休止
期間も含めた１ライン時間中に１ライン分の画像を送れ
ば良いことになる。つまり、ライン同期信号４０８に対
して原画像信号４０５を出すタイミングが多少狂っても
許され、あるいは入力クロック４０６を出力クロック４
１０に比べて低くすることが可能となる。ＦＩＦＯ４０
０が、その差を吸収する構成になっているのである。

【００１１】この例では、必要なＦＩＦＯの容量は次の
ようになる。ＦＩＦＯ４００には１ライン分のデータが
溜るので、１ライン分の画素数を覚えられるだけの容量
は必ず要るが、それ以外に、次のラインの始まり付近で
データが溜る場合があるので、その分が余分に必要にな
る。その場合とは、画像入力装置４０１が原画像信号４
０５を出すタイミングよりプリマージンの方が遅い場合
である。ライン同期信号４０８が来てからプリマージン
時間が経過しないとＦＩＦＯ４００の読み出しが始まら
ないので、この間ＦＩＦＯ４００にデータが溜るのであ
る。結局、必要なＦＩＦＯ容量Ｍは次式で求められる。

【００１２】１ライン中の画素数をＸ、プリマージン時
間をＰ（秒）、ライン同期信号の周期をＬ（秒）、入力
クロック周波数をｆｉ（Ｈｚ）とすると、 Ｍ＝Ｘ＋Ｐ／ｆｉ このように１ライン分より少し余分にＦＩＦＯを用意す
る必要がある。

【００１３】

【発明が解決しようとする課題】しかしながら、上述し
た従来の方法では、必要なＦＩＦＯ容量が、プリマージ
ンの大きさに依存しており、プリマージン量を大きく設
定したいとき、ＦＩＦＯを１ライン長よりも余分に持つ
ことになり装置が高価になるという欠点がある。また、
プリマージン量を可変にしようとする場合にも、プリマ
ージン量が一番大きくなる場合に合わせてＦＩＦＯを長
めに用意しておく必要があった。

【００１４】本発明は、上述した問題点を解決するため
になされたものであり、必要なＦＩＦＯ容量の少ない、
安価な画像信号同期装置を提供することを目的とする。

【００１５】

【課題を解決するための手段】この目的を達成するため
に本発明の画像信号同期装置は、画像出力装置より入力
されるライン同期信号を、あらかじめ設定した画像出力
タイミングから求まる遅延量で遅延させた遅延ライン同
期信号を発生する遅延回路と、画像入力装置より入力さ
れる画像信号を蓄えるＦＩＦＯメモリとを備え、前記画
像信号の同期を取る際に、前記画像入力装置に前記遅延
ライン同期信号を与える。

【００１６】または利用者が設定した画像出力タイミン
グに応じて、ライン同期信号の遅延量を求める演算手段
と、該演算手段により得られた遅延量で画像出力装置よ
り入力されるライン同期信号を遅延させた遅延ライン同
期信号を発生する可変遅延回路と、画像入力装置より入
力される画像信号を蓄えるＦＩＦＯメモリとを備え、前
記画像信号の同期を取る際に、前記画像入力装置に前記
遅延ライン同期信号を与える。

【００１７】

【作用】上記の構成を有する本発明の画像信号同期装置
において、画像入力装置から送られてきた原画像信号は
ＦＩＦＯメモリに書き込まれ、その後、画像出力装置か
らのライン同期信号に同期して読み出されるが、画像入
力装置に与えるライン同期信号を遅延させてあり、その
遅延量を適切に制御することにより、ＦＩＦＯメモリ内
に溜るデータ量を１ライン分の画素数よりも少なく保つ
ことができる。よって、従来に比べて少ないＦＩＦＯ容
量で画像信号の同期を取ることが出来る。

【００１８】又は、画像入力装置から送られてきた原画
像信号はＦＩＦＯに書き込まれ、その後、画像出力装置
からのライン同期信号に同期して読み出されるが、画像
入力装置に与えるライン同期信号を遅延させてあり、そ
の遅延量を使用者が設定するプリマージン量から計算
し、適切に制御することにより、ＦＩＦＯメモリ内に溜
るデータ量を１ライン分の画素数よりも少なく保つこと
ができる。よって、使用者がプリマージン量を自由に設
定しても従来に比べて少ないＦＩＦＯ容量で画像信号の
同期を取ることが出来る。

【００１９】

【実施例】以下、本発明を具体化した実施例を図面を参
照して説明する。

【００２０】図１は、第一の実施例の画像信号同期装置
２０１のブロック図である。画像入力装置１０１から送
られてきた原画像信号１０６は、同じく画像入力装置１
０１から送られてきた入力クロック１０７でＦＩＦＯ１
００に書き込まれるが、画像有効信号１０８がＦＩＦＯ
１００のライトイネーブル端子に与えられているので、
画像有効信号１０８が画像有効を示している間だけ画素
データがＦＩＦＯ１００に書き込まれる。

【００２１】一方、画像出力装置１０２からライン同期
信号１１３が、画像信号同期装置２０１に送られる。リ
ード区間信号発生回路１０４はライン同期信号１１３を
受け、これに同期したリード区間信号１１２を作り出
す。ＦＩＦＯ１００内のデータは、画像信号同期装置２
０１内の出力クロック発生装置１０３から発生する出力
クロック１１１で読み出すが、リード区間信号１１２が
ＦＩＦＯ１００のリードイネーブル端子に与えられてい
るので、読み出された画像信号１１０は、ライン同期信
号１１３に同期したものになる。リード区間信号発生回
路１０４は、ライン同期信号１１３を受けてから、既定
の時間（プリマージン）が立ってから、リード区間信号
１１２を有効にするようになっていて、プリマージン量
を変えることで出力画像の記録体上での位置を調整でき
る。ライン同期信号１１３は、画像信号同期装置内の遅
延回路１０５で遅延させられた後、遅延ライン同期信号
１０９として、画像入力装置１０１に送られる。ここ
で、遅延量は、あらかじめ設定されたプリマージン量か
ら計算した量である。

【００２２】図２は動作時のタイミングチャートを示し
たものである。図２（ａ）は、プリマージンが小さい
時、図２（ｂ）は、プリマージンが大きい時、をそれぞ
れ表している。画像入力装置１０１は遅延ライン同期信
号１０９が来ると１ライン分の原画像信号１０６を出し
てくる。これがＦＩＦＯ１００に書かれるが、遅延ライ
ン同期信号１０９が遅延しているため、１ライン分の書
き込みの最中にライン同期信号１１３がやってくる。こ
の時点で読み出しが始まるので、ＦＩＦＯ１００内に溜
るデータの量は１ライン分以下に保たれる。従来は今の
ラインの書き込みと前のラインの読み出しが同時に行わ
れたが、本実施例では今のラインの書き込みと今のライ
ンの読み出しが同時に行われるのである。

【００２３】ＦＩＦＯ内のデータ量が１ライン分以下に
保たれるためには、遅延量を適切に設定しなければなら
ない。図２（ａ）、（ｂ）を見れば明らかなようにプリ
マージンが小さいときには、遅延量を少なく、プリマー
ジンが大きいときには、遅延量を多くする必要がある。
具体的には、画像入力装置１０１が一番ゆっくり原画像
信号１０６を出力したと仮定したときの原画像信号後端
が、同期後画像信号１１０の後端より後にならないよう
に、遅延量を設定すれば良い。

【００２４】プリマージン量をＰ（秒）、１ライン中の
画素数をＸ、出力クロックの周期をｔ（秒）とすると遅
延量は次の式で求まる。

【００２５】Ｄ＝Ｐ＋Ｘ×ｔ （秒） 但し、説明の簡略化のため、画像入力装置１０１が遅延
ライン同期信号１０９を受けてから原画像信号１０６を
出力するまでの遅れをないものとする。

【００２６】ＦＩＦＯ容量がどこまで減らせられるか
は、画像入力装置１０１が原画像信号１０６を定速で送
って来るか否かによって、一概に言えないのだが、定速
で送って来る場合には、必要なＦＩＦＯ容量Ｍは、次の
ような簡単な式で求められる。

【００２７】ライン同期信号の周期をＬ（秒）、１ライ
ン中の画素数をＸ、入力クロック周波数をｆｉ（Ｈ
ｚ）、出力クロック周波数をｆｏ（Ｈｚ）として、 Ｍ＝（Ｌ−Ｘ／ｆｏ）×ｆｉ 入力クロックが低いほど、あるいは出力クロックが低い
ほど、ＦＩＦＯ長は短くて済む。但し、この式は書き込
み期間と読み出し期間が重なるように入力クロック、出
力クロックを設定した場合であって、これが重ならない
場合、すなわち、Ｘ／ｆｉ＋Ｘ／ｆｏ＜Ｌの場合には、
Ｍ＝Ｘとなる。

【００２８】画像入力装置１０１が原画像信号１０６を
定速で送って来ない場合には、必要なＦＩＦＯ容量は、
上式からずれる。例えば、原画像信号１０６が１ライン
中の初めの方で密に、後の方で粗に送られた場合には、
必要なＦＩＦＯ容量は、上式より増える。逆の場合は、
上式より減る。しかしいづれにしろ、必要なＦＩＦＯ容
量が、１ライン分を上回ることはない。

【００２９】プリマージン量を利用者が自由に設定でき
るような構成にしたい場合には、設定されたプリマージ
ン量から適切な遅延量を、その都度計算して求めてやる
演算手段と、その遅延を実現する可変遅延回路を用意す
ればよい。遅延量を求める演算手段は、一般のマイクロ
コンピュータ等で簡単に実現できる。

【００３０】図３は、そのような場合に即した第二の実
施例の画像信号同期装置２０２のブロック図である。そ
の構成は第１の実施例とほぼ同様であるが、遅延回路が
ＣＰＵ３０５に置き代っている点と、プリマージン量が
外部から設定できるようになっている点が違う。ＣＰＵ
３０５は、プリマージン量３１４を知って遅延量を求め
ると同時に、可変遅延回路の役割も兼ねる。

【００３１】ＣＰＵ３０５が遅延量を算出するために
は、プリマージン量３１４、出力クロック３１１の周波
数、１ライン中の画素数、を知る必要がある。プリマー
ジン量３１４は設定値をポートで読み取れば良い。出力
クロック３１１の周波数は設計時に既知である。１ライ
ン中の画素数も既知である場合が多いが、１ライン中の
画素数のみは動的に変化する可能性があるなら、画素数
を計測できる機構を用意しておく必要がある。これは、
カウンタ等で容易に実現できる。これらを元にＣＰＵ
は、先の計算式（Ｄ＝Ｐ＋Ｘ×ｔ）によって遅延量を求
める。ライン同期信号３１３は、ＣＰＵのポートにも入
力されており、ＣＰＵはこれを検出してから、遅延時間
経過後に別のポートから遅延ライン同期信号３０９を出
力する。

【００３２】以上、詳述したことより明らかように、第
一、第二の実施例ともに、ＦＩＦＯの容量が比較的少な
い構成で、画像信号の同期をとることが出来、安価な画
像信号同期装置を提供することが出来る。第二の実施例
では、さらにプリマージン量を利用者が自由に設定でき
るという効果がある。

【００３３】尚、本発明は以上詳述した実施例に限定さ
れるものではなく、その趣旨を逸脱しない範囲の変更は
可能である。

【００３４】

【発明の効果】以上、詳述したことから明らかなよう
に、本発明によれば、ＦＩＦＯの容量が比較的少ない構
成で画像信号の同期をとることが出来、安価な画像信号
同期装置を提供することが出来る。

【図面の簡単な説明】

【図１】第一の実施例の画像信号同期装置のブロック図
である。

【図２】同タイミングチャートである。

【図３】第二の実施例の画像信号同期装置のブロック図
である。

【図４】従来の画像信号同期装置のブロック図である。

【図５】同タイミングチャートである。

【符号の説明】

１００ ＦＩＦＯ １０１ 画像入力装置 １０５ 遅延回路 １０６ 原画像信号 １０９ 遅延ライン同期信号 １１１ 出力クロック １１３ ライン同期信号 ２０１ 画像信号同期装置 ２０２ 画像信号同期装置 ３００ ＦＩＦＯ ３０１ 画像入力装置 ３０５ ＣＰＵ ３０６ 原画像信号 ３０９ 遅延ライン同期信号 ３１３ ライン同期信号 ３１４ プリマージン量

Claims (2)

【特許請求の範囲】
1. 【請求項１】 ラスター形式のデジタル画像信号のライ
   ン同期を取る画像信号同期装置において、 画像出力装置より入力されるライン同期信号を、あらか
   じめ設定した画像出力タイミングから求まる遅延量で遅
   延させた遅延ライン同期信号を発生する遅延回路と、 画像入力装置より入力される画像信号を蓄えるＦＩＦＯ
   メモリとを備え、 前記画像信号の同期を取る際に、前記画像入力装置に前
   記遅延ライン同期信号を与えることを特徴とする画像信
   号同期装置。
2. 【請求項２】 ラスター形式のデジタル画像信号のライ
   ン同期を取る画像信号同期装置において、 利用者が設定した画像出力タイミングに応じて、ライン
   同期信号の遅延量を求める演算手段と、 該演算手段により得られた遅延量で画像出力装置より入
   力されるライン同期信号を遅延させた遅延ライン同期信
   号を発生する可変遅延回路と、 画像入力装置より入力される画像信号を蓄えるＦＩＦＯ
   メモリとを備え、 前記画像信号の同期を取る際に、前記画像入力装置に前
   記遅延ライン同期信号を与えることを特徴とする画像信
   号同期装置。