JPH052472A - 演算装置 - Google Patents
演算装置Info
- Publication number
- JPH052472A JPH052472A JP18010591A JP18010591A JPH052472A JP H052472 A JPH052472 A JP H052472A JP 18010591 A JP18010591 A JP 18010591A JP 18010591 A JP18010591 A JP 18010591A JP H052472 A JPH052472 A JP H052472A
- Authority
- JP
- Japan
- Prior art keywords
- program
- dsp
- command
- ram
- arithmetic processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stored Programmes (AREA)
Abstract
(57)【要約】
【目的】ディジタルシグナルプロセッサを用いた演算装
置において、条件判断を含んだ演算処理を高速に処理で
きるようにする。 【構成】条件判断を含んだ必要な演算処理を行うための
各種のコマンドを入力する入力装置１と、ＲＡＭ５に格
納されたプログラムを取り出して演算処理を実行するデ
ィジタルシグナルプロセッサ２と、このディジタルシグ
ナルプロセッサ２の実行すべき演算処理プログラムを複
数個記憶してあるプログラムメモリ４と、上記入力装置
１からのコマンドを解読して条件判断を行い、そのコマ
ンドに従って、上記プログラムメモリ４から必要な演算
処理プログラムを選択して、上記ＲＡＭ５に格納させ
て、上記ディジタルシグナルプロセッサ２に選択したプ
ログラムを実行させる中央演算装置３とを備えた演算装
置。
置において、条件判断を含んだ演算処理を高速に処理で
きるようにする。 【構成】条件判断を含んだ必要な演算処理を行うための
各種のコマンドを入力する入力装置１と、ＲＡＭ５に格
納されたプログラムを取り出して演算処理を実行するデ
ィジタルシグナルプロセッサ２と、このディジタルシグ
ナルプロセッサ２の実行すべき演算処理プログラムを複
数個記憶してあるプログラムメモリ４と、上記入力装置
１からのコマンドを解読して条件判断を行い、そのコマ
ンドに従って、上記プログラムメモリ４から必要な演算
処理プログラムを選択して、上記ＲＡＭ５に格納させ
て、上記ディジタルシグナルプロセッサ２に選択したプ
ログラムを実行させる中央演算装置３とを備えた演算装
置。
Description
【０００１】
【産業上の利用分野】本発明は、算術演算や論理演算な
どを高速に実行できるディジタルシグナルプロセッサ
（以下では、ＤＳＰという）を用いて構成された演算装
置に関するものである。
どを高速に実行できるディジタルシグナルプロセッサ
（以下では、ＤＳＰという）を用いて構成された演算装
置に関するものである。
【０００２】
【従来の技術】一般に、計側器などの装置には、外部に
コンピュ−タなどを接続せず、装置内において高速で各
種の演算や判断ができるようにマイクロコンピュ−タを
内蔵していているものが多い。このようなマイクロコン
ピュ−タには、プログラムやデ−タを記憶するＲＯＭ
（リ−ドオンリメモリ）及びＲＡＭ（ランダムアクセス
メモリ）、周辺Ｉ／Ｏなどが必要となるが、近時では、
装置をコンパクトにするために、これらを１つのチップ
に内蔵させた１チップ型のマイクロコンピュ−タも広く
使用されている。ところで、このようなマイクロコンピ
ュ−タの演算速度は、一般に演算論理装置（ＡＬＵ）、
クロック周波数、バスのサイズ等で決まるが、８ビット
ないし１６ビットのマイクロコンピュ−タの演算速度は
１命令当り１μ秒程度のオ−ダであり、この演算速度
は、３２ビットマイクロコンピュ−タを用いればさらに
高速化できるが、全体の構成が大きくなり装置のコスト
が上がるので、価格を優先する装置には使用し難い。そ
こで、近時では、比較的安価で高速処理の可能なディジ
タルシグナルプロセッサ（ＤＳＰ）が開発され、算術演
算に使用されるようになってきた。このようなＤＳＰは
内部でパイプライン処理を施しており、１命令０．１μ
秒程度で１６ビットないし３２ビットの演算が行なえ、
ソフトウェア面から見れば、算術演算や論理演算だけで
なく、条件判断も行える構成となっている。
コンピュ−タなどを接続せず、装置内において高速で各
種の演算や判断ができるようにマイクロコンピュ−タを
内蔵していているものが多い。このようなマイクロコン
ピュ−タには、プログラムやデ−タを記憶するＲＯＭ
（リ−ドオンリメモリ）及びＲＡＭ（ランダムアクセス
メモリ）、周辺Ｉ／Ｏなどが必要となるが、近時では、
装置をコンパクトにするために、これらを１つのチップ
に内蔵させた１チップ型のマイクロコンピュ−タも広く
使用されている。ところで、このようなマイクロコンピ
ュ−タの演算速度は、一般に演算論理装置（ＡＬＵ）、
クロック周波数、バスのサイズ等で決まるが、８ビット
ないし１６ビットのマイクロコンピュ−タの演算速度は
１命令当り１μ秒程度のオ−ダであり、この演算速度
は、３２ビットマイクロコンピュ−タを用いればさらに
高速化できるが、全体の構成が大きくなり装置のコスト
が上がるので、価格を優先する装置には使用し難い。そ
こで、近時では、比較的安価で高速処理の可能なディジ
タルシグナルプロセッサ（ＤＳＰ）が開発され、算術演
算に使用されるようになってきた。このようなＤＳＰは
内部でパイプライン処理を施しており、１命令０．１μ
秒程度で１６ビットないし３２ビットの演算が行なえ、
ソフトウェア面から見れば、算術演算や論理演算だけで
なく、条件判断も行える構成となっている。
【０００３】
【発明が解決しようとする課題】しかしながら、このよ
うなＤＳＰによって条件判断を行う場合には、一般に条
件判断命令は演算命令に比べて多くの実行時間が必要と
なるため（演算１命令の実行が０．１μ秒に対して、条
件判断は、０．５μ秒程度かかる）、ＤＳＰ自身に多く
の条件判断をさせるようなプログラムを含んだ算術演算
を実行させる場合には、かえって目的である高速演算が
達成できないという問題点があった。
うなＤＳＰによって条件判断を行う場合には、一般に条
件判断命令は演算命令に比べて多くの実行時間が必要と
なるため（演算１命令の実行が０．１μ秒に対して、条
件判断は、０．５μ秒程度かかる）、ＤＳＰ自身に多く
の条件判断をさせるようなプログラムを含んだ算術演算
を実行させる場合には、かえって目的である高速演算が
達成できないという問題点があった。
【０００４】
【発明が解決しようとする課題】本発明は、上記問題点
に鑑みてなされたものであって、その目的とすべきとこ
ろは、ＤＳＰの処理速度を下げずに、条件判断を含んだ
算術演算を実行できるようにした演算装置を提供するこ
とにある。
に鑑みてなされたものであって、その目的とすべきとこ
ろは、ＤＳＰの処理速度を下げずに、条件判断を含んだ
算術演算を実行できるようにした演算装置を提供するこ
とにある。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に提案される本発明は、条件判断を含んだ必要な演算処
理を行うための各種のコマンドを入力する入力装置と、
ＲＡＭに格納されたプログラムを取り出して演算処理を
実行するディジタルシグナルプロセッサと、このディジ
タルシグナルプロセッサの実行すべき演算処理プログラ
ムを複数個記憶してあるプログラムメモリと、上記入力
装置からのコマンドを解読して条件判断を行い、そのコ
マンドに従って、上記プログラムメモリから必要な演算
処理プログラムを選択して、上記ＲＡＭに格納させて上
記ディジタルシグナルプロセッサに、選択されたプログ
ラムを実行させる中央演算装置とを備えた構成となって
いる。
に提案される本発明は、条件判断を含んだ必要な演算処
理を行うための各種のコマンドを入力する入力装置と、
ＲＡＭに格納されたプログラムを取り出して演算処理を
実行するディジタルシグナルプロセッサと、このディジ
タルシグナルプロセッサの実行すべき演算処理プログラ
ムを複数個記憶してあるプログラムメモリと、上記入力
装置からのコマンドを解読して条件判断を行い、そのコ
マンドに従って、上記プログラムメモリから必要な演算
処理プログラムを選択して、上記ＲＡＭに格納させて上
記ディジタルシグナルプロセッサに、選択されたプログ
ラムを実行させる中央演算装置とを備えた構成となって
いる。
【０００６】
【作用】本発明の演算装置によれば、入力装置から条件
判断を含んだ演算処理を行うための各種のコマンドが入
力されたとき、ＣＰＵはＤＳＰにホールド信号を送って
ＤＳＰの動作を一旦停止させ、入力したコマンドに応じ
た条件判断を行って、プログラムメモリからＤＳＰの実
行すべきプログラムを選択し、ＲＡＭにロードさせ、Ｄ
ＳＰを再起動させる。再起動されたＤＳＰは、ＲＡＭに
転送されたプログラムを読み込んで、そのプログラムを
実行する。入力装置からは、処理すべき演算処理が変更
される毎にコマンドが送られてくるので、このときＤＳ
Ｐの動作を停止してもなんら問題はなくＤＳＰのプログ
ラム内でコマンドの条件判断をなくすことができる。こ
のため、ＤＳＰ側で演算処理を行う度に、コマンドの有
無と種類を判断する手間が省けるので、演算処理に必要
な時間が短縮化できる。
判断を含んだ演算処理を行うための各種のコマンドが入
力されたとき、ＣＰＵはＤＳＰにホールド信号を送って
ＤＳＰの動作を一旦停止させ、入力したコマンドに応じ
た条件判断を行って、プログラムメモリからＤＳＰの実
行すべきプログラムを選択し、ＲＡＭにロードさせ、Ｄ
ＳＰを再起動させる。再起動されたＤＳＰは、ＲＡＭに
転送されたプログラムを読み込んで、そのプログラムを
実行する。入力装置からは、処理すべき演算処理が変更
される毎にコマンドが送られてくるので、このときＤＳ
Ｐの動作を停止してもなんら問題はなくＤＳＰのプログ
ラム内でコマンドの条件判断をなくすことができる。こ
のため、ＤＳＰ側で演算処理を行う度に、コマンドの有
無と種類を判断する手間が省けるので、演算処理に必要
な時間が短縮化できる。
【０００７】
【実施例】以下に、本発明の実施例を添付図とともに説
明する。第１図は本発明の一実施例構成を示したブロッ
ク図である。１はキ−ボ−ドなど、人が演算装置にコマ
ンドによる指示を送るためのマンマシンインタ−フェ−
スを構成する入力装置、２はディジタルシグナルプロセ
ッサ（ＤＳＰ）、３は中央演算処理装置（ＣＰＵ）、４
はプログラムメモリ、５はＤＳＰの実行すべきプログラ
ムの格納されるＲＡＭである。ここに、ブロック図で
は、ＣＰＵとして１チップ構成のマイクロコンピュ−タ
を用いているが、マルチチップ構成の場合、周辺に必要
に応じてメモリ、タイマ、Ｉ／Ｏ等を用意すればよい。
また、プログラムメモリ４は、予めＤＳＰの実行すべき
プログラムをａ〜ｎを格納させた構成となっている。
明する。第１図は本発明の一実施例構成を示したブロッ
ク図である。１はキ−ボ−ドなど、人が演算装置にコマ
ンドによる指示を送るためのマンマシンインタ−フェ−
スを構成する入力装置、２はディジタルシグナルプロセ
ッサ（ＤＳＰ）、３は中央演算処理装置（ＣＰＵ）、４
はプログラムメモリ、５はＤＳＰの実行すべきプログラ
ムの格納されるＲＡＭである。ここに、ブロック図で
は、ＣＰＵとして１チップ構成のマイクロコンピュ−タ
を用いているが、マルチチップ構成の場合、周辺に必要
に応じてメモリ、タイマ、Ｉ／Ｏ等を用意すればよい。
また、プログラムメモリ４は、予めＤＳＰの実行すべき
プログラムをａ〜ｎを格納させた構成となっている。
【０００８】このような本発明の演算装置によれば、入
力装置１から条件判断を含んだ演算処理を行うための各
種のコマンドが入力されたときには、ＣＰＵ３はＤＳＰ
２にホールド信号を送ってＤＳＰ２の動作を一旦停止さ
せ、入力装置１から入力されたコマンドに応じた条件判
断を行って解読し、プログラムメモリ４からＤＳＰ２の
実行すべきプログラムを選択して、ＲＡＭ５にロードす
るように、プログラム転送制御信号をプログラムメモリ
４に送出する。プログラムメモリ４では、このプログラ
ム転送制御信号に従って選択されたプログラム（これを
プログラムｘとする）ＲＡＭ５に転送する。その後、Ｃ
ＰＵ３はホールド信号を解除し、ＤＳＰ２に実行指令を
与えて再起動させれば、ＤＳＰ２はＲＡＭ５にロードさ
れたプログラムｘを用いて演算処理を実行する。このよ
うな本発明では、入力装置１からは、処理すべき演算処
理が変更される毎にコマンドが送られてくるので、この
ときＤＳＰ２の動作を停止してもなんら問題はなくＤＳ
Ｐ２のプログラム内で条件判断処理をなくすことができ
る。
力装置１から条件判断を含んだ演算処理を行うための各
種のコマンドが入力されたときには、ＣＰＵ３はＤＳＰ
２にホールド信号を送ってＤＳＰ２の動作を一旦停止さ
せ、入力装置１から入力されたコマンドに応じた条件判
断を行って解読し、プログラムメモリ４からＤＳＰ２の
実行すべきプログラムを選択して、ＲＡＭ５にロードす
るように、プログラム転送制御信号をプログラムメモリ
４に送出する。プログラムメモリ４では、このプログラ
ム転送制御信号に従って選択されたプログラム（これを
プログラムｘとする）ＲＡＭ５に転送する。その後、Ｃ
ＰＵ３はホールド信号を解除し、ＤＳＰ２に実行指令を
与えて再起動させれば、ＤＳＰ２はＲＡＭ５にロードさ
れたプログラムｘを用いて演算処理を実行する。このよ
うな本発明では、入力装置１からは、処理すべき演算処
理が変更される毎にコマンドが送られてくるので、この
ときＤＳＰ２の動作を停止してもなんら問題はなくＤＳ
Ｐ２のプログラム内で条件判断処理をなくすことができ
る。
【０００９】図２は、演算プログラムを処理する際にＤ
ＳＰで条件判断させている従来例のフロ−チャ−トであ
るが、コマンドａ〜ｎを順次読み取り、条件判断を行っ
てから、演算処理ａ〜ｎを処理しているため、ｎ番目の
演算プログラムの処理ｎを行なうためには、その前にｎ
回の条件判断を行わなくてはならない。これに対して、
本発明によれば、図３に示したように、入力装置１から
入力されたコマンドの解読と、条件判断をＣＰＵ側で行
ってから、ＤＳＰに必要なプログラムを選択し実行させ
るように予めプログラムが選定されているので条件判断
を行う必要がなく、したがって同じ演算処理ｘをより短
時間で行うことができる。実際には、図２のような処理
は１回限りではなく繰り返し行われるので、繰り返し毎
に条件判断を行わなくてはならないので、本発明による
演算時間の短縮効果は大きい。
ＳＰで条件判断させている従来例のフロ−チャ−トであ
るが、コマンドａ〜ｎを順次読み取り、条件判断を行っ
てから、演算処理ａ〜ｎを処理しているため、ｎ番目の
演算プログラムの処理ｎを行なうためには、その前にｎ
回の条件判断を行わなくてはならない。これに対して、
本発明によれば、図３に示したように、入力装置１から
入力されたコマンドの解読と、条件判断をＣＰＵ側で行
ってから、ＤＳＰに必要なプログラムを選択し実行させ
るように予めプログラムが選定されているので条件判断
を行う必要がなく、したがって同じ演算処理ｘをより短
時間で行うことができる。実際には、図２のような処理
は１回限りではなく繰り返し行われるので、繰り返し毎
に条件判断を行わなくてはならないので、本発明による
演算時間の短縮効果は大きい。
【００１０】
【発明の効果】本発明は、入力装置から入力されたコマ
ンドを中央演算処理装置側で解読し、条件判別して、デ
ィジタルシグナルプロセッサの実行すべきプログラムを
プログラムメモリより選択し、その選択したプログラム
をＲＡＭにロードさせ、ディジタルシグナルプロセッサ
によって実行される構成となっているので、ディジタル
シグナルプロセッサでは条件判断を行う必要がなく、し
たがってディジタルシグナルプロセッサ単独の場合に比
べて演算処理時間を著しく短縮化することができる。
ンドを中央演算処理装置側で解読し、条件判別して、デ
ィジタルシグナルプロセッサの実行すべきプログラムを
プログラムメモリより選択し、その選択したプログラム
をＲＡＭにロードさせ、ディジタルシグナルプロセッサ
によって実行される構成となっているので、ディジタル
シグナルプロセッサでは条件判断を行う必要がなく、し
たがってディジタルシグナルプロセッサ単独の場合に比
べて演算処理時間を著しく短縮化することができる。
【図１】本発明の演算装置のブロック構成図。
【図２】従来のソフトウェアでの条件判断を示したフロ
−チャ−ト。
−チャ−ト。
【図３】本発明の演算装置でのソフトウェアでの処理を
示したフロ−チャ−トである。
示したフロ−チャ−トである。
１・・・入力装置 ２・・・ディジタルシグナルプロセッサ（ＤＳＰ） ３・・・中央演算処理装置（ＣＰＵ） ４・・・プログラムメモリ ５・・・ＲＡＭ
Claims (1)
- 【特許請求の範囲】 条件判断を含んだ必要な演算処理を行うための各種のコ
マンドを入力する入力装置と、ＲＡＭに格納されたプロ
グラムを取り出して演算処理を実行するディジタルシグ
ナルプロセッサと、このディジタルシグナルプロセッサ
の実行すべき演算処理プログラムを複数個記憶してある
プログラムメモリと、上記入力装置からのコマンドを解
読して条件判断を行い、そのコマンドに従って、上記プ
ログラムメモリから必要な演算処理プログラムを選択し
て、上記ＲＡＭに格納させて上記ディジタルシグナルプ
ロセッサに、選択されたプログラムを実行させる中央演
算装置とを備えた演算装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18010591A JPH052472A (ja) | 1991-06-25 | 1991-06-25 | 演算装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18010591A JPH052472A (ja) | 1991-06-25 | 1991-06-25 | 演算装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH052472A true JPH052472A (ja) | 1993-01-08 |
Family
ID=16077514
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18010591A Pending JPH052472A (ja) | 1991-06-25 | 1991-06-25 | 演算装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH052472A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6343162B1 (en) | 1997-12-25 | 2002-01-29 | Canon Kabushiki Kaisha | Contact type image sensor and information processing apparatus |
-
1991
- 1991-06-25 JP JP18010591A patent/JPH052472A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6343162B1 (en) | 1997-12-25 | 2002-01-29 | Canon Kabushiki Kaisha | Contact type image sensor and information processing apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3176093B2 (ja) | マイクロプロセッサの割込み制御装置 | |
| JPS63261449A (ja) | デ−タ処理装置 | |
| US5068821A (en) | Bit processor with powers flow register switches control a function block processor for execution of the current command | |
| US4967339A (en) | Operation control apparatus for a processor having a plurality of arithmetic devices | |
| JP2594130B2 (ja) | 半導体回路 | |
| JPH052472A (ja) | 演算装置 | |
| JP2694948B2 (ja) | マイクロプログラム処理装置 | |
| JPH0560629B2 (ja) | ||
| JP2525492B2 (ja) | プログラマブルコントロ―ラ | |
| JPH052473A (ja) | 演算装置 | |
| JPH0377137A (ja) | 情報処理装置 | |
| JPH06324861A (ja) | Ｃｐｕ制御システム及び制御方法 | |
| JP2544533B2 (ja) | プログラマブルコントロ―ラのシ―ケンス命令処理装置 | |
| JP3139310B2 (ja) | ディジタル信号処理装置 | |
| JPH04370832A (ja) | プロセッサ回路 | |
| JP2708647B2 (ja) | コプロセサによる補助機能のサポート方法 | |
| JP2618703B2 (ja) | プログラマブルシーケンスコントローラの高速演算処理方式 | |
| JPS6238902A (ja) | シ−ケンス演算の処理方式 | |
| JP2583614B2 (ja) | ベクトル演算装置 | |
| JPH11119995A (ja) | データ処理装置および方法 | |
| JPH03164945A (ja) | データ処理装置 | |
| JP2006163566A (ja) | 情報処理装置 | |
| JPS61220035A (ja) | 割り込み発生回路 | |
| JPH07200490A (ja) | Ｍｐｕ | |
| JPH05250156A (ja) | Ｒｉｓｃプロセッサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010612 |