JPH052473A - 演算装置 - Google Patents

Abstract

(57)【要約】 【目的】ディジタルシグナルプロセッサを用いた演算装
置において、条件判断を含んだ演算処理を高速に処理で
きるようにする。 【構成】条件判断を含んだ必要な演算処理を行うための
各種のコマンドを入力する入力装置１と、演算処理を実
行するディジタルシグナルプロセッサ２と、このディジ
タルシグナルプロセッサ２の実行すべき演算処理プログ
ラムを複数個記憶してあるプログラムメモリ４と、上記
入力装置１からのコマンドを解読して条件判断を行い、
そのコマンドに従って、上記プログラムメモリ４から必
要な演算処理プログラムを選択して、選択された演算処
理プログラムを上記ディジタルシグナルプロセッサ２に
実行させる中央演算装置３とを備えた構成となってい
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、算術演算や論理演算な
どを高速に実行できるディジタルシグナルプロセッサ
（以下では、ＤＳＰという）を用いて構成された演算装
置に関するものである。

【０００２】

【従来の技術】一般に、計側器などの装置には、外部に
コンピュ−タなどを接続せず、装置内において高速で各
種の演算や判断ができるようにマイクロコンピュ−タを
内蔵していているものが多い。このようなマイクロコン
ピュ−タには、プログラムやデ−タを記憶するＲＯＭ
（リ−ドオンリメモリ）及びＲＡＭ（ランダムアクセス
メモリ）、周辺Ｉ／Ｏなどが必要となるが、近時では、
装置をコンパクトにするために、これらを１つのチップ
に内蔵させた１チップ型のマイクロコンピュ−タも広く
使用されている。ところで、このようなマイクロコンピ
ュ−タの演算速度は、一般に演算論理装置（ＡＬＵ）、
クロック周波数、バスのサイズ等で決まるが、８ビット
ないし１６ビットのマイクロコンピュ−タの演算速度は
１命令当り１μ秒程度のオ−ダであり、この演算速度
は、３２ビットマイクロコンピュ−タを用いればさらに
高速化できるが、全体の構成が大きくなり装置のコスト
が上がるので、価格を優先する装置には使用し難い。そ
こで、近時では、比較的安価で高速処理の可能なディジ
タルシグナルプロセッサ（ＤＳＰ）が開発され、算術演
算に使用されるようになってきた。このようなＤＳＰは
内部でパイプライン処理を施しており、１命令０．１μ
秒程度で１６ビットないし３２ビットの演算が行なえ、
ソフトウェア面から見れば、算術演算や論理演算だけで
なく、条件判断も行える構成となっている。

【０００３】

【発明が解決しようとする課題】しかしながら、このよ
うなＤＳＰによって条件判断を行う場合には、一般に条
件判断命令は演算命令に比べて多くの実行時間が必要と
なるため（演算１命令の実行が０．１μ秒に対して、条
件判断は、０．５μ秒程度かかる）、ＤＳＰ自身に多く
の条件判断をさせるようなプログラムを含んだ算術演算
を実行させる場合には、かえって目的である高速演算が
達成できないという問題点があった。

【０００４】

【発明が解決しようとする課題】本発明は、上記問題点
に鑑みてなされたものであって、その目的とすべきとこ
ろは、ＤＳＰの処理速度を下げずに、条件判断を含んだ
算術演算を実行できるようにした演算装置を提供するこ
とにある。

【０００５】

【課題を解決するための手段】上記目的を達成するため
に提案される本発明は、条件判断を含んだ必要な演算処
理を行うための各種のコマンドを入力する入力装置と、
演算処理を実行するディジタルシグナルプロセッサと、
このディジタルシグナルプロセッサの実行すべき演算処
理プログラムを複数個記憶してあるプログラムメモリ
と、上記入力装置からのコマンドを解読して条件判断を
行い、そのコマンドに従って、上記プログラムメモリか
ら必要な演算処理プログラムを選択して、選択された演
算処理プログラムを上記ディジタルシグナルプロセッサ
に実行させる中央演算装置とを備えた構成となってい
る。

【０００６】

【作用】本発明の演算装置によれば、入力装置から条件
判断を含んだ演算処理を行うための各種のコマンドが入
力されたとき、ＣＰＵはＤＳＰにホールド信号を送って
ＤＳＰの動作を一旦停止させ、入力したコマンドに応じ
た条件判断を行って、プログラムメモリからＤＳＰの実
行すべきプログラムを選択した後、ＤＳＰに実行指令を
与え、ＤＳＰを再起動させて選択したプログラムをＤＳ
Ｐに実行させる。入力装置からは、処理すべき演算処理
が変更される毎にコマンドが送られてくるので、このと
きＤＳＰの動作を停止してもなんら問題はなくＤＳＰの
プログラム内でコマンドの条件判断をなくすことができ
る。このため、ＤＳＰ側で演算処理を行う度に、コマン
ドの有無と種類を判断する手間が省けるので、演算処理
に必要な時間が短縮化できる。

【０００７】

【実施例】以下に、本発明の実施例を添付図とともに説
明する。第１図は本発明の一実施例構成を示したブロッ
ク図である。１はキ−ボ−ドなど、人が演算装置にコマ
ンドによる指示を送るためのマンマシンインタ−フェ−
スを構成する入力装置、２はディジタルシグナルプロセ
ッサ（ＤＳＰ）、３は中央演算処理装置（ＣＰＵ）、４
はプログラムメモリである。ここに、ＣＰＵは１チップ
構成のマイクロコンピュ−タを想定しているが、マルチ
チップ構成の場合、周辺に必要に応じてメモリ、タイ
マ、Ｉ／Ｏ等を用意すればよい。また、プログラムメモ
リ４は、予めＤＳＰの実行すべきプログラムを、アドレ
スａ〜ｎに、プログラムａ〜ｎを格納させた構成となっ
ている。

【０００８】このような本発明の演算装置によれば、入
力装置１から条件判断を含んだ演算処理を行うための各
種のコマンドが入力されたときには、ＣＰＵ３はＤＳＰ
２にホールド信号を送ってＤＳＰ２の動作を一旦停止さ
せ、入力装置１から入力されたコマンドに応じた条件判
断を行って、プログラムメモリ４からＤＳＰ２の実行す
べきプログラムをモード選択した後、ＤＳＰ２に実行指
令を与え、ＤＳＰ２を再起動させて選択したプログラム
をＤＳＰ２に実行させる。入力装置１からは、処理すべ
き演算処理が変更される毎にコマンドが送られてくるの
で、このときＤＳＰ２の動作を停止してもなんら問題は
なくＤＳＰ２のプログラム内で条件判断処理をなくすこ
とができる。ここに、モ−ド選択とは、具体的にはプロ
グラムメモリ４内のアドレスａ〜ｎに書かれているプロ
グラムａ〜ｎのいずれを選択するかを指示することで、
普通、再起動後動作させる該当プログラムの先頭番地を
ＤＳＰ２に送り、ＤＳＰ２内部に記憶して行う。このよ
うにして、ＣＰＵ３がモード選択を行った後は、ＣＰＵ
３はホ−ルド信号を解除してＤＳＰ２を再起動させる。
この結果、ＤＳＰ２では更新された先頭番地アドレスｘ
から始まるプログラムｘ（ｘ＝１からｎ）を用いて実行
する。

【０００９】図２は、演算プログラムを処理する際にＤ
ＳＰで条件判断させている従来例のフロ−チャ−トであ
るが、コマンドａ〜ｎを順次読み取り、条件判断を行っ
てから、演算処理ａ〜ｎを処理しているため、ｎ番目の
演算プログラムの処理ｎを行なうためには、その前にｎ
回の条件判断を行わなくてはならない。これに対して、
本発明によれば、図３に示したように、入力装置１から
入力されたコマンドの解読と、条件判断をＣＰＵ側で行
ってから、ＤＳＰに必要なプログラムを選択し実行させ
るように予めプログラムが選定されているので条件判断
を行う必要がなく、したがって同じ演算処理ｘをより短
時間で行うことができる。実際には、図２のような処理
は１回限りではなく繰り返し行われるので、繰り返し毎
に条件判断を行わなくてはならないので、本発明による
演算時間の短縮効果は大きい。

【００１０】

【発明の効果】本発明は、入力装置から入力されたコマ
ンドを中央演算処理装置側で解読し、条件判別して、デ
ィジタルシグナルプロセッサの実行すべきプログラムを
プログラムメモリより選択して、実行させるようになっ
ているので、ディジタルシグナルプロセッサでは条件判
断を行う必要がなく、したがってディジタルシグナルプ
ロセッサ単独の場合に比べて演算処理時間を著しく短縮
化することができる。

【図面の簡単な説明】

【図１】本発明の演算装置のブロック構成図。

【図２】従来のソフトウェアでの条件判断を示したフロ
−チャ−ト。

【図３】本発明の演算装置でのソフトウェアでの処理を
示したフロ−チャ−トである。

【符号の説明】

１・・・入力装置 ２・・・ディジタルシグナルプロセッサ（ＤＳＰ） ３・・・中央演算処理装置（ＣＰＵ） ４・・・プログラムメモリ

Claims (1)

1. 【特許請求の範囲】 条件判断を含んだ必要な演算処理を行うための各種のコ
   マンドを入力する入力装置と、演算処理を実行するディ
   ジタルシグナルプロセッサと、このディジタルシグナル
   プロセッサの実行すべき演算処理プログラムを複数個記
   憶してあるプログラムメモリと、上記入力装置からのコ
   マンドを解読して条件判断を行い、そのコマンドに従っ
   て、上記プログラムメモリから必要な演算処理プログラ
   ムを選択して、選択された演算処理プログラムを上記デ
   ィジタルシグナルプロセッサに実行させる中央演算装置
   とを備えた演算装置。