JPH05250267A - １チップｃｐｕによるライトプロテクト - Google Patents
１チップｃｐｕによるライトプロテクトInfo
- Publication number
- JPH05250267A JPH05250267A JP5081392A JP5081392A JPH05250267A JP H05250267 A JPH05250267 A JP H05250267A JP 5081392 A JP5081392 A JP 5081392A JP 5081392 A JP5081392 A JP 5081392A JP H05250267 A JPH05250267 A JP H05250267A
- Authority
- JP
- Japan
- Prior art keywords
- prom
- control signal
- cpu
- write
- write control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Storage Device Security (AREA)
- Microcomputers (AREA)
- Read Only Memory (AREA)
Abstract
(57)【要約】
【目的】 ＰＲＯＭに対する書き込み制限を確実に行
え、ＩＣカード等の分野に応用した場合に該ＩＣカード
のセキュリティ性を格段に向上できる１チップＣＰＵに
よるライトプロテクトを実現する。 【構成】 ＰＲＯＭ１２にＰＲＯＭ用ライト制御信号７
を与える独立の外部端子ｅを新に設ける。この外部端子
ｅとＣＰＵ１０のライト制御信号４のための外部端子ｄ
とをライトプロテクトスイッチ１３およびカットジャン
パー１４を介して接続する。ライトプロテクトスイッチ
１３を書き込み可能状態に切換え、ＣＰＵ１０のライト
制御信号４とＰＲＯＭ用ライト制御信号７とを接続する
と、ＰＲＯＭ１２に対するデータの書き込みが行える。
カットジャンパー１４を切断すると、以後ライト制御信
号４とＰＲＯＭ用ライト制御信号７とが接続されること
がないので、ＰＲＯＭ１２に対する書き込みが永久に不
可能になる。
え、ＩＣカード等の分野に応用した場合に該ＩＣカード
のセキュリティ性を格段に向上できる１チップＣＰＵに
よるライトプロテクトを実現する。 【構成】 ＰＲＯＭ１２にＰＲＯＭ用ライト制御信号７
を与える独立の外部端子ｅを新に設ける。この外部端子
ｅとＣＰＵ１０のライト制御信号４のための外部端子ｄ
とをライトプロテクトスイッチ１３およびカットジャン
パー１４を介して接続する。ライトプロテクトスイッチ
１３を書き込み可能状態に切換え、ＣＰＵ１０のライト
制御信号４とＰＲＯＭ用ライト制御信号７とを接続する
と、ＰＲＯＭ１２に対するデータの書き込みが行える。
カットジャンパー１４を切断すると、以後ライト制御信
号４とＰＲＯＭ用ライト制御信号７とが接続されること
がないので、ＰＲＯＭ１２に対する書き込みが永久に不
可能になる。
Description
【０００１】
【産業上の利用分野】本発明は、ＰＲＯＭ（Ｐｒｏｇｒ
ａｍｍａｂｌｅ ＲＯＭ）を内蔵する１チップＣＰＵに
よるライトプロテクトに関する。
ａｍｍａｂｌｅ ＲＯＭ）を内蔵する１チップＣＰＵに
よるライトプロテクトに関する。
【０００２】
【従来の技術】図２はこの種の１チップＣＰＵの従来例
を示す。この１チップＣＰＵ１００は、ＣＰＵ１０、入
出力バッファ、インターフェース等からなる周辺回路１
１およびＰＲＯＭ１２を一体的に実装して構成されてい
る。
を示す。この１チップＣＰＵ１００は、ＣＰＵ１０、入
出力バッファ、インターフェース等からなる周辺回路１
１およびＰＲＯＭ１２を一体的に実装して構成されてい
る。
【０００３】また、この１チップＣＰＵ１００は図示す
る外部端子ａ、ｂ、ｃ、ｄが設けられ、外部端子ａを介
してＣＰＵ１０から外部メモリ等の外部素子にアドレス
信号１が与えられる。また、外部端子ｂを介して外部素
子との間でデータ信号２のやりとりが行われる。また、
外部端子ｃを介してＣＰＵ１０から外部メモリにデータ
読み取りのためのリード制御信号３が与えられる。更に
は、外部端子ｄを介してＣＰＵ１０から外部メモリにデ
ータ書き込みのためのライト制御信号４が与えられる。
これらの信号１、２、３、４は、また、チップ内部で接
続された周辺回路１１およびＰＲＯＭ１２にも与えられ
る。
る外部端子ａ、ｂ、ｃ、ｄが設けられ、外部端子ａを介
してＣＰＵ１０から外部メモリ等の外部素子にアドレス
信号１が与えられる。また、外部端子ｂを介して外部素
子との間でデータ信号２のやりとりが行われる。また、
外部端子ｃを介してＣＰＵ１０から外部メモリにデータ
読み取りのためのリード制御信号３が与えられる。更に
は、外部端子ｄを介してＣＰＵ１０から外部メモリにデ
ータ書き込みのためのライト制御信号４が与えられる。
これらの信号１、２、３、４は、また、チップ内部で接
続された周辺回路１１およびＰＲＯＭ１２にも与えられ
る。
【０００４】加えて、周辺回路１１からはＰＲＯＭ１２
にチップセレクト信号５が与えられる。なお、図中６は
周辺回路１１に設けられるＩ／Ｏポートである。
にチップセレクト信号５が与えられる。なお、図中６は
周辺回路１１に設けられるＩ／Ｏポートである。
【０００５】
【発明が解決しようとする課題】ところで、上記従来の
１チップＣＰＵ１００では、ＰＲＯＭ１２に対するライ
ト制御信号がチップ内部においてＣＰＵ１０のライト制
御信号４とハード的に接続されているため、外部からハ
ード的にＰＲＯＭ１２に対する書き込みを制限すること
は困難である。このため、従来では、この書き込み制限
をプログラムソフトにより管理していた。
１チップＣＰＵ１００では、ＰＲＯＭ１２に対するライ
ト制御信号がチップ内部においてＣＰＵ１０のライト制
御信号４とハード的に接続されているため、外部からハ
ード的にＰＲＯＭ１２に対する書き込みを制限すること
は困難である。このため、従来では、この書き込み制限
をプログラムソフトにより管理していた。
【０００６】一例として、この種の１チップＣＰＵ１０
０が組み込まれるＩＣカードにおいては、有効期限が過
ぎた場合に内蔵時計や外部端末から送られて来る日付デ
ータによりＰＲＯＭ１２への書き込みを禁止したり、発
行者等の登録を一度登録した後は書換えないようにソフ
ト的に管理していた。
０が組み込まれるＩＣカードにおいては、有効期限が過
ぎた場合に内蔵時計や外部端末から送られて来る日付デ
ータによりＰＲＯＭ１２への書き込みを禁止したり、発
行者等の登録を一度登録した後は書換えないようにソフ
ト的に管理していた。
【０００７】しかしながら、依然としてハード的に書き
込むことは可能であり、例えばプログラムソフトの暴走
やプログラムが改ざんされた場合には、ＰＲＯＭ１２に
対する書き込みが可能になる。すなわち、このような場
合に、ＰＲＯＭ１２に対する外部からの書き込みを完全
に禁止するには到らなかったのが現状である。このた
め、ＩＣカードにおいてはセキュリティ対策上問題があ
った。
込むことは可能であり、例えばプログラムソフトの暴走
やプログラムが改ざんされた場合には、ＰＲＯＭ１２に
対する書き込みが可能になる。すなわち、このような場
合に、ＰＲＯＭ１２に対する外部からの書き込みを完全
に禁止するには到らなかったのが現状である。このた
め、ＩＣカードにおいてはセキュリティ対策上問題があ
った。
【０００８】本発明はこのような従来技術の問題点を解
決するものであり、ＰＲＯＭに対する書き込み制限を確
実に行え、ＩＣカード等の分野に応用した場合に該ＩＣ
カードのセキュリティ性を格段に向上できる１チップＣ
ＰＵを提供することを目的とする。
決するものであり、ＰＲＯＭに対する書き込み制限を確
実に行え、ＩＣカード等の分野に応用した場合に該ＩＣ
カードのセキュリティ性を格段に向上できる１チップＣ
ＰＵを提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明の１チップＣＰＵ
によるライトプロテクトは、ＣＰＵからの書き込みが可
能なＰＲＯＭを内蔵する１チップＣＰＵによるライトプ
ロテクトにおいて、該ＰＲＯＭに書き込み制御信号を与
える独立なＰＲＯＭ書き込み用の第１の外部端子と、該
ＣＰＵからの少なくとも該ＰＲＯＭへ直接接続されてい
ないライト制御用の第２の外部端子と、該第１の外部端
子に該第２の外部端子のライト制御信号を接続するか否
かをコントロールするコントロール手段とを備えてお
り、そのことにより上記目的が達成される。
によるライトプロテクトは、ＣＰＵからの書き込みが可
能なＰＲＯＭを内蔵する１チップＣＰＵによるライトプ
ロテクトにおいて、該ＰＲＯＭに書き込み制御信号を与
える独立なＰＲＯＭ書き込み用の第１の外部端子と、該
ＣＰＵからの少なくとも該ＰＲＯＭへ直接接続されてい
ないライト制御用の第２の外部端子と、該第１の外部端
子に該第２の外部端子のライト制御信号を接続するか否
かをコントロールするコントロール手段とを備えてお
り、そのことにより上記目的が達成される。
【００１０】
【作用】上記のように独立のＰＲＯＭ書き込み用外部端
子を設け、且つこのＰＲＯＭ書き込み用外部端子にＣＰ
Ｕの書き込み制御信号を接続するか否かをコントロール
するコントロール手段を設ける構成によれば、ＰＲＯＭ
に対する書き込み制限をハード的に行うことが可能にな
る。
子を設け、且つこのＰＲＯＭ書き込み用外部端子にＣＰ
Ｕの書き込み制御信号を接続するか否かをコントロール
するコントロール手段を設ける構成によれば、ＰＲＯＭ
に対する書き込み制限をハード的に行うことが可能にな
る。
【００１１】従って、この１チップＣＰＵによるライト
プロテクトよれば、プログラムソフトが暴走した場合や
プログラムソフトが改ざんされた場合でも、ＰＲＯＭに
対する書き込み制限を確実に行うことができる。
プロテクトよれば、プログラムソフトが暴走した場合や
プログラムソフトが改ざんされた場合でも、ＰＲＯＭに
対する書き込み制限を確実に行うことができる。
【００１２】
【実施例】以下に本発明の実施例を説明する。
【００１３】図１は本発明１チップＣＰＵの回路構成を
示す。この１チップＣＰＵ１００は、ＣＰＵ１０、入出
力バッファ、インターフェース等からなる周辺回路１１
およびＰＲＯＭ１２を一体的に実装して構成されてい
る。
示す。この１チップＣＰＵ１００は、ＣＰＵ１０、入出
力バッファ、インターフェース等からなる周辺回路１１
およびＰＲＯＭ１２を一体的に実装して構成されてい
る。
【００１４】また、この１チップＣＰＵ１００は図示す
る外部端子ａ、ｂ、ｃ、ｄ、ｅが設けられ、外部端子ａ
を介してＣＰＵ１０から外部メモリ等の外部素子にアド
レス信号１が与えられる。また、外部端子ｂを介して外
部素子との間でデータ信号２のやりとりが行われる。ま
た、外部端子ｃを介してＣＰＵ１０から外部メモリにデ
ータ読み取りのためのリード制御信号３が与えられる。
更に、外部端子ｄを介してＣＰＵ１０から外部メモリに
データ書き込みのためのライト制御信号４が与えられ
る。これらの信号１、２、３は、また、チップ内部で接
続された周辺回路１１およびＰＲＯＭ１３にも与えられ
る。これに対して、ライト制御信号４は周辺回路１１の
みに与えられる。
る外部端子ａ、ｂ、ｃ、ｄ、ｅが設けられ、外部端子ａ
を介してＣＰＵ１０から外部メモリ等の外部素子にアド
レス信号１が与えられる。また、外部端子ｂを介して外
部素子との間でデータ信号２のやりとりが行われる。ま
た、外部端子ｃを介してＣＰＵ１０から外部メモリにデ
ータ読み取りのためのリード制御信号３が与えられる。
更に、外部端子ｄを介してＣＰＵ１０から外部メモリに
データ書き込みのためのライト制御信号４が与えられ
る。これらの信号１、２、３は、また、チップ内部で接
続された周辺回路１１およびＰＲＯＭ１３にも与えられ
る。これに対して、ライト制御信号４は周辺回路１１の
みに与えられる。
【００１５】周辺回路１１からはＰＲＯＭ１２にチップ
セレクト信号５が与えられる。なお、図中６は周辺回路
１１に設けられるＩ／Ｏポートである。
セレクト信号５が与えられる。なお、図中６は周辺回路
１１に設けられるＩ／Ｏポートである。
【００１６】加えて、この１チップＣＰＵ１００には、
外部端子ｅを介してＰＲＯＭ１２にデータを書き込むた
めのＰＲＯＭ用ライト制御信号７が与えられようになっ
ている。このようにして独立の外部端子ｅを設けると、
ＣＰＵ１０のライト制御信号４とＰＲＯＭ用ライト制御
信号７とがチップ内部で接続されることがなく、両制御
信号４、７は以下に示す手段によりチップ外部で接続、
接続解除されるようになっている。
外部端子ｅを介してＰＲＯＭ１２にデータを書き込むた
めのＰＲＯＭ用ライト制御信号７が与えられようになっ
ている。このようにして独立の外部端子ｅを設けると、
ＣＰＵ１０のライト制御信号４とＰＲＯＭ用ライト制御
信号７とがチップ内部で接続されることがなく、両制御
信号４、７は以下に示す手段によりチップ外部で接続、
接続解除されるようになっている。
【００１７】すなわち、外部端子ｄと外部端子ｅは、チ
ップ外部においてライトプロテクトスイッチ１３および
カットジャンパー１４を介して接続されている。ここ
で、ライトプロテクトスイッチ１３は、一時的に書き込
みを可能／不可能に切り換えるためのスイッチである。
また、カットジャンパー１４は永久に書き込みを不可能
にするための導通パターンであり、該カットジャンパー
１４を外力等により切断すると、ＰＲＯＭ１２への書き
込みが永久に不可能になる。
ップ外部においてライトプロテクトスイッチ１３および
カットジャンパー１４を介して接続されている。ここ
で、ライトプロテクトスイッチ１３は、一時的に書き込
みを可能／不可能に切り換えるためのスイッチである。
また、カットジャンパー１４は永久に書き込みを不可能
にするための導通パターンであり、該カットジャンパー
１４を外力等により切断すると、ＰＲＯＭ１２への書き
込みが永久に不可能になる。
【００１８】すなわち、ＰＲＯＭ１２へのデータの書き
込みは、チップ外部でＣＰＵ１０のライト制御信号４と
ＰＲＯＭ用ライト制御信号７とを接続した場合にのみ可
能であり、カットジャンパー１４を切断すると、以後両
制御信号４、７が接続されることがないので、ＰＲＯＭ
１２に対する書き込みが永久に不可能になるのである。
従って、このような構成によれば、ＰＲＯＭ１２に対す
る書き込み制限をハード的に行うことが可能になる。
込みは、チップ外部でＣＰＵ１０のライト制御信号４と
ＰＲＯＭ用ライト制御信号７とを接続した場合にのみ可
能であり、カットジャンパー１４を切断すると、以後両
制御信号４、７が接続されることがないので、ＰＲＯＭ
１２に対する書き込みが永久に不可能になるのである。
従って、このような構成によれば、ＰＲＯＭ１２に対す
る書き込み制限をハード的に行うことが可能になる。
【００１９】加えて、ＰＲＯＭ１２にはプルアップ抵抗
１５が接続されている。このプルアップ抵抗１５はＰＲ
ＯＭ用ライト制御信号７に何も接続されていない時に該
ＰＲＯＭ用ライト制御信号７を非アクティブ状態に固定
するためのものである。
１５が接続されている。このプルアップ抵抗１５はＰＲ
ＯＭ用ライト制御信号７に何も接続されていない時に該
ＰＲＯＭ用ライト制御信号７を非アクティブ状態に固定
するためのものである。
【００２０】なお、図中に破線で示す信号８は、周辺回
路１１でアドレスをデコードしてＰＲＯＭ用ライト制御
信号７に接続される信号であり、この信号８を用いるこ
とにより、予めＰＲＯＭ１２の書き込み不可となるエリ
アを特定アドレス領域において限定することができる。
路１１でアドレスをデコードしてＰＲＯＭ用ライト制御
信号７に接続される信号であり、この信号８を用いるこ
とにより、予めＰＲＯＭ１２の書き込み不可となるエリ
アを特定アドレス領域において限定することができる。
【００２１】なお、本発明において、ＰＲＯＭ１２に対
する書き込み制限をハード的に行う手段としては、上記
のライトプロテクトスイッチ１３、カットジャンパー１
４に限定されるものでないことはもちろんである。
する書き込み制限をハード的に行う手段としては、上記
のライトプロテクトスイッチ１３、カットジャンパー１
４に限定されるものでないことはもちろんである。
【００２２】
【発明の効果】以上の本発明１チップＣＰＵによるライ
トプロテクトによれば、ＰＲＯＭに対する書き込み制限
をハード的に行うことが可能になるので、ＰＲＯＭのプ
ログラムソフトが暴走した場合やプログラムソフトが改
ざんされた場合でも、ＰＲＯＭに対する書き込み制限を
確実に行うことができる。
トプロテクトによれば、ＰＲＯＭに対する書き込み制限
をハード的に行うことが可能になるので、ＰＲＯＭのプ
ログラムソフトが暴走した場合やプログラムソフトが改
ざんされた場合でも、ＰＲＯＭに対する書き込み制限を
確実に行うことができる。
【００２３】従って、この１チップＣＰＵによるライト
プロテクトをＩＣカードに応用する場合は、そのセキュ
リティ性を格段に向上できる利点がある。
プロテクトをＩＣカードに応用する場合は、そのセキュ
リティ性を格段に向上できる利点がある。
【図１】本発明１チップＣＰＵによるライトプロテクト
の回路図。
の回路図。
【図２】従来の１チップＣＰＵを示す回路図。
１ アドレス信号 ２ データ信号 ３ リード制御信号 ４ ライト制御信号 ５ チップセレクト信号 ６ Ｉ／Ｏポート ７ ＰＲＯＭ用ライト制御信号 １０ ＣＰＵ １１ 周辺回路 １２ ＰＲＯＭ １３ ライトプロテクトスイッチ １４ カットジャンパー １５ プルアップ抵抗 １００ １チップＣＰＵ ａ、ｂ、ｃ、ｄ、ｅ 外部端子
Claims (1)
- 【請求項１】ＣＰＵからの書き込みが可能なＰＲＯＭを
内蔵する１チップＣＰＵによるライトプロテクトにおい
て、 該ＰＲＯＭに書き込み制御信号を与える独立なＰＲＯＭ
書き込み用の第１の外部端子と、 該ＣＰＵからの少なくとも該ＰＲＯＭへ直接接続されて
いないライト制御用の第２の外部端子と、 該第１の外部端子に該第２の外部端子のライト制御信号
を接続するか否かをコントロールするコントロール手段
とを備えた１チップＣＰＵによるライトプロテクト。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5081392A JPH05250267A (ja) | 1992-03-09 | 1992-03-09 | １チップｃｐｕによるライトプロテクト |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5081392A JPH05250267A (ja) | 1992-03-09 | 1992-03-09 | １チップｃｐｕによるライトプロテクト |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05250267A true JPH05250267A (ja) | 1993-09-28 |
Family
ID=12869209
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5081392A Withdrawn JPH05250267A (ja) | 1992-03-09 | 1992-03-09 | １チップｃｐｕによるライトプロテクト |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05250267A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100679503B1 (ko) * | 2004-07-08 | 2007-02-07 | 후지쯔 가부시끼가이샤 | 비접촉 ｉｃ 기록 매체, 기록 매체 관리 프로그램을기록한 컴퓨터로 판독 가능한 기록 매체 및 기록 매체관리 방법 |
| US10817612B2 (en) | 2014-05-16 | 2020-10-27 | Sony Semiconductor Solutions Corporation | Information processing device, information processing method, and electronic apparatus |
-
1992
- 1992-03-09 JP JP5081392A patent/JPH05250267A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100679503B1 (ko) * | 2004-07-08 | 2007-02-07 | 후지쯔 가부시끼가이샤 | 비접촉 ｉｃ 기록 매체, 기록 매체 관리 프로그램을기록한 컴퓨터로 판독 가능한 기록 매체 및 기록 매체관리 방법 |
| US10817612B2 (en) | 2014-05-16 | 2020-10-27 | Sony Semiconductor Solutions Corporation | Information processing device, information processing method, and electronic apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5687346A (en) | PC card and PC card system with dual port ram and switchable rewritable ROM | |
| EP0617369B1 (en) | I/O memory card and I/O memory card control method | |
| KR20020025793A (ko) | 메모리 장치 및 메모리 액세스 제한 방법 | |
| JP2003527653A (ja) | データ処理デバイスと方法 | |
| US20030120945A1 (en) | Program writable IC card and method thereof | |
| GB2242766A (en) | Protecting stored data | |
| JPH10171938A (ja) | Ｐｃカード | |
| JPH05250267A (ja) | １チップｃｐｕによるライトプロテクト | |
| US7287098B2 (en) | Control method and electronic device enabling recognition of functions installed in the electronic device | |
| JPH05266681A (ja) | Ｅｅｐｒｏｍ | |
| US20010052079A1 (en) | Program writable IC card and method thereof | |
| KR960004223B1 (ko) | 기억장치 | |
| JPH0223481A (ja) | カードリーダ装置 | |
| JPH02128266A (ja) | 保護機能付レジスタ | |
| JP4001652B2 (ja) | Ｉｃカード | |
| JPH08292915A (ja) | 不揮発性メモリ内蔵の集積回路装置 | |
| JPH0628173A (ja) | プログラムの置換方法及び装置 | |
| JPH02148152A (ja) | マイクロコンピュータ | |
| JP2000306067A (ja) | Ｉｃカード | |
| US20030149877A1 (en) | Smart card with keypro function | |
| JPH06187520A (ja) | Ｉｃメモリカード | |
| JP3931001B2 (ja) | プログラム書き込み可能なｉｃカードの処理方法 | |
| JPH0416833B2 (ja) | ||
| JPH02112086A (ja) | メモリカードのリード／ライト装置 | |
| JP2005190276A (ja) | メモリカード |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990518 |