JPH05251449A - 突起電極及びその形成方法 - Google Patents
突起電極及びその形成方法Info
- Publication number
- JPH05251449A JPH05251449A JP3266569A JP26656991A JPH05251449A JP H05251449 A JPH05251449 A JP H05251449A JP 3266569 A JP3266569 A JP 3266569A JP 26656991 A JP26656991 A JP 26656991A JP H05251449 A JPH05251449 A JP H05251449A
- Authority
- JP
- Japan
- Prior art keywords
- protruding electrode
- photoresist
- forming
- hole
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 円錐形状の突起電極を形成することにより、
高さのばらつきのある半導体素子の突起電極を用いて
も、全ての突起電極をボンディング荷重を適正にして、
しかも良好に接合する。 【構成】 回路基板への実装に用いる突起電極であっ
て、先端の尖った円錐形状２２を設けるようにしたもの
である。その突起電極は、半導体ウエハ１１上にホトレ
ジスト１４を形成し、そのホトレジスト１４上に小さな
穴１９を開けたマスクメタル１５を形成し、その穴１９
を通してホトレジスト１４を露光現像することにより、
マスクメタル１５に開けた穴径よりも大きな穴２０をホ
トレジスト１４に開け、突起電極材料を蒸着することに
より高さが均一で、先端の尖った円錐形状の突起電極２
２を形成する。
高さのばらつきのある半導体素子の突起電極を用いて
も、全ての突起電極をボンディング荷重を適正にして、
しかも良好に接合する。 【構成】 回路基板への実装に用いる突起電極であっ
て、先端の尖った円錐形状２２を設けるようにしたもの
である。その突起電極は、半導体ウエハ１１上にホトレ
ジスト１４を形成し、そのホトレジスト１４上に小さな
穴１９を開けたマスクメタル１５を形成し、その穴１９
を通してホトレジスト１４を露光現像することにより、
マスクメタル１５に開けた穴径よりも大きな穴２０をホ
トレジスト１４に開け、突起電極材料を蒸着することに
より高さが均一で、先端の尖った円錐形状の突起電極２
２を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体素子の実装に用
いる突起電極の構造とその形成方法に関するものであ
る。
いる突起電極の構造とその形成方法に関するものであ
る。
【０００２】
【従来の技術】従来、このような分野の技術としては、
工業調査会、ハイブリッドマイクロエレクトロニクスハ
ンドブック、４８２〜４８３頁（１９８９）に記載され
るものがあった。図４はかかる従来の突起電極の形成工
程断面図である。
工業調査会、ハイブリッドマイクロエレクトロニクスハ
ンドブック、４８２〜４８３頁（１９８９）に記載され
るものがあった。図４はかかる従来の突起電極の形成工
程断面図である。
【０００３】以下、従来の半導体素子の突起電極形成方
法を図４を用いて説明する。まず、図４（ａ）に示すよ
うに、予め回路を形成したウエハ５０上にアルミ配線５
１と絶縁保護膜５２を形成し、その基板上にバリヤメタ
ル５３を被着する。なお、このバリヤメタル５３として
は、Ｔｉ・Ｐｄ・Ａｕ等の多層膜が用いられる。
法を図４を用いて説明する。まず、図４（ａ）に示すよ
うに、予め回路を形成したウエハ５０上にアルミ配線５
１と絶縁保護膜５２を形成し、その基板上にバリヤメタ
ル５３を被着する。なお、このバリヤメタル５３として
は、Ｔｉ・Ｐｄ・Ａｕ等の多層膜が用いられる。
【０００４】次いで、図４（ｂ）に示すように、めっき
用ホトレジスト５４をホトリソグラフィ技術を用いて形
成する。次いで、図４（ｃ）に示すように、めっき処理
により突起電極５５を形成し、めっき用ホトレジストを
除去する。次に、図４（ｄ）に示すように、突起電極５
５上にエッチング用ホトレジスト５６を形成する。
用ホトレジスト５４をホトリソグラフィ技術を用いて形
成する。次いで、図４（ｃ）に示すように、めっき処理
により突起電極５５を形成し、めっき用ホトレジストを
除去する。次に、図４（ｄ）に示すように、突起電極５
５上にエッチング用ホトレジスト５６を形成する。
【０００５】次に、図４（ｅ）に示すように、不用なバ
リアメタルを除去し、エッチング用ホトレジスト５６を
除去し、突起電極５７を形成する。続いて、図５を用い
て従来の半導体素子の基板への実装について説明する。
なお、前記従来例と同じ部分については、同じ番号を付
してその説明を省略する。図４において形成された突起
電極５７を有する個々の素子に分割された半導体素子６
１と基板５８を用いて接続を行なうにあたり、図５
（ａ）に示すように、突起電極５７と基板５８上の基板
配線５９との位置合せを行なう。続いて、図５（ｂ）に
示すように、半導体素子６１を加圧した状態で重ね合
せ、基板５８と半導体素子６１との間に供給した素子固
定樹脂６０を硬化させ、半導体素子６１を基板５８上に
固定し、接続する。この時、素子固定樹脂６０は予め基
板表面に供給するか、重ね合わせた後に注入するように
しても良い。
リアメタルを除去し、エッチング用ホトレジスト５６を
除去し、突起電極５７を形成する。続いて、図５を用い
て従来の半導体素子の基板への実装について説明する。
なお、前記従来例と同じ部分については、同じ番号を付
してその説明を省略する。図４において形成された突起
電極５７を有する個々の素子に分割された半導体素子６
１と基板５８を用いて接続を行なうにあたり、図５
（ａ）に示すように、突起電極５７と基板５８上の基板
配線５９との位置合せを行なう。続いて、図５（ｂ）に
示すように、半導体素子６１を加圧した状態で重ね合
せ、基板５８と半導体素子６１との間に供給した素子固
定樹脂６０を硬化させ、半導体素子６１を基板５８上に
固定し、接続する。この時、素子固定樹脂６０は予め基
板表面に供給するか、重ね合わせた後に注入するように
しても良い。
【０００６】
【発明が解決しようとする課題】しかしながら、従来の
半導体素子の突起電極形成方法では、突起電極の高さの
ばらつきが生じやすく、また、従来の突起電極の先端は
平面状であるために、突起電極と基板配線は面接触状態
で接合される。このため大きなボンディング荷重を加え
なければ高さの低い突起電極を接合することができな
い。また、大きなボンディング荷重を加え素子接合を行
なった場合には、素子内部にクラック等が発生したり、
素子内部に発生する応力で素子が正常に動作しなくなる
等の問題点があった。
半導体素子の突起電極形成方法では、突起電極の高さの
ばらつきが生じやすく、また、従来の突起電極の先端は
平面状であるために、突起電極と基板配線は面接触状態
で接合される。このため大きなボンディング荷重を加え
なければ高さの低い突起電極を接合することができな
い。また、大きなボンディング荷重を加え素子接合を行
なった場合には、素子内部にクラック等が発生したり、
素子内部に発生する応力で素子が正常に動作しなくなる
等の問題点があった。
【０００７】本発明は、上記問題点を除去し、円錐形状
の突起電極を形成することにより、高さのばらつきのあ
る半導体素子の突起電極を用いても、全ての突起電極を
ボンディング荷重を適正にして、しかも良好に接合する
ことができる突起電極及びその形成方法を提供するを目
的とする。
の突起電極を形成することにより、高さのばらつきのあ
る半導体素子の突起電極を用いても、全ての突起電極を
ボンディング荷重を適正にして、しかも良好に接合する
ことができる突起電極及びその形成方法を提供するを目
的とする。
【０００８】
【課題を解決するための手段】本発明は、上記目的を達
成するために、回路基板への実装に用いる突起電極であ
って、先端の尖った円錐形状を設けるようにしたもので
ある。その突起電極の形成方法において、回路を形成し
た半導体ウエハ、あるいは回路基板上にホトレジストを
形成し、該ホトレジスト上に小さな穴を開けたマスクメ
タルを形成し、前記穴を通して前記ホトレジストを露光
現像することにより、マスクメタルに開けた穴径よりも
大きな穴を前記ホトレジストに開け、突起電極材料を蒸
着することにより高さが均一で、先端の尖った円錐形状
の突起電極を形成するようにしたものである。
成するために、回路基板への実装に用いる突起電極であ
って、先端の尖った円錐形状を設けるようにしたもので
ある。その突起電極の形成方法において、回路を形成し
た半導体ウエハ、あるいは回路基板上にホトレジストを
形成し、該ホトレジスト上に小さな穴を開けたマスクメ
タルを形成し、前記穴を通して前記ホトレジストを露光
現像することにより、マスクメタルに開けた穴径よりも
大きな穴を前記ホトレジストに開け、突起電極材料を蒸
着することにより高さが均一で、先端の尖った円錐形状
の突起電極を形成するようにしたものである。
【０００９】そのようにして形成された先端の尖った円
錐形状の突起電極の高さを、更にめっきにより高くなる
ように形成することができる。
錐形状の突起電極の高さを、更にめっきにより高くなる
ように形成することができる。
【００１０】
【作用】本発明によれば、上記のように、先端の尖った
円錐形状の突起電極を形成して、これを用い、素子接続
を行なうことにより、突起電極に高さのばらつきが生じ
ても、小さな荷重で全ての突起電極を良好に接続するこ
とができる。
円錐形状の突起電極を形成して、これを用い、素子接続
を行なうことにより、突起電極に高さのばらつきが生じ
ても、小さな荷重で全ての突起電極を良好に接続するこ
とができる。
【００１１】
【実施例】以下、本発明の実施例について図面を参照し
ながら詳細に説明する。図１は本発明の実施例を示す半
導体素子の第１の突起電極形成方法を工程順に示したも
のである。本工程は次のように実施される。まず、図１
（ａ）に示すように、予め回路が形成されている半導体
ウエハ（以下、単にウエハという）１１上に形成された
アルミ配線１２上の電極部（接続を行ないたい箇所）に
貫通穴を開けた絶縁膜１３を形成する。
ながら詳細に説明する。図１は本発明の実施例を示す半
導体素子の第１の突起電極形成方法を工程順に示したも
のである。本工程は次のように実施される。まず、図１
（ａ）に示すように、予め回路が形成されている半導体
ウエハ（以下、単にウエハという）１１上に形成された
アルミ配線１２上の電極部（接続を行ないたい箇所）に
貫通穴を開けた絶縁膜１３を形成する。
【００１２】次に、図１（ｂ）に示すように、絶縁膜１
３の全面に厚付けホトレジスト１４を塗布し、ベークし
た後に、マスクメタル１５を蒸着する。この膜の上にホ
トレジスト１６を塗布し、ベークする。次に、図１
（ｃ）に示すように、ホトマスク１７を用いＵＶ光１８
により露光する。
３の全面に厚付けホトレジスト１４を塗布し、ベークし
た後に、マスクメタル１５を蒸着する。この膜の上にホ
トレジスト１６を塗布し、ベークする。次に、図１
（ｃ）に示すように、ホトマスク１７を用いＵＶ光１８
により露光する。
【００１３】次に、図１（ｄ）に示すように、ホトレジ
スト１６を現像する、この後マスクメタル１５をエッチ
ングし、穴１９を開ける。図中に示すＵＶ照射方向（真
上及び斜め上方）から、この穴１９を通して厚付けホト
レジスト１４を露光する。次に、図１（ｅ）に示すよう
に、厚付けホトレジスト１４を現像することにより、下
方が広がった穴２０が形成される。
スト１６を現像する、この後マスクメタル１５をエッチ
ングし、穴１９を開ける。図中に示すＵＶ照射方向（真
上及び斜め上方）から、この穴１９を通して厚付けホト
レジスト１４を露光する。次に、図１（ｅ）に示すよう
に、厚付けホトレジスト１４を現像することにより、下
方が広がった穴２０が形成される。
【００１４】次に、この状態のウエハを蒸着装置に設置
し、図１（ｆ）に示すように、ウエハに対して垂直方向
２１から突起電極を形成する金属材料を蒸着する。この
蒸着により、マスクメタル１５上には蒸着膜２３が形成
され、厚付けホトレジストの穴２０内には、先端の尖っ
た円錐形状の突起電極２２が形成される。次に、図１
（ｇ）に示すように、剥離剤、または溶剤を用いて厚付
けホトレジスト１４を剥離することにより、ウエハ１１
上に円錐形状の突起電極２２が得られる。
し、図１（ｆ）に示すように、ウエハに対して垂直方向
２１から突起電極を形成する金属材料を蒸着する。この
蒸着により、マスクメタル１５上には蒸着膜２３が形成
され、厚付けホトレジストの穴２０内には、先端の尖っ
た円錐形状の突起電極２２が形成される。次に、図１
（ｇ）に示すように、剥離剤、または溶剤を用いて厚付
けホトレジスト１４を剥離することにより、ウエハ１１
上に円錐形状の突起電極２２が得られる。
【００１５】この半導体素子の突起電極の形成方法によ
れば、蒸着膜２３が厚くなり、マスクメタル１５に開け
た穴１９を塞いでしまうと、厚付けホトレジスト１４の
穴２０の中に金属材料が供給されないため、自動的に突
起電極２２の形成が止まるので、高さのばらつきの少な
い突起電極を形成することができる。図２は本発明の実
施例を示す半導体素子の第２の突起電極形成方法を工程
順に示したものである。
れば、蒸着膜２３が厚くなり、マスクメタル１５に開け
た穴１９を塞いでしまうと、厚付けホトレジスト１４の
穴２０の中に金属材料が供給されないため、自動的に突
起電極２２の形成が止まるので、高さのばらつきの少な
い突起電極を形成することができる。図２は本発明の実
施例を示す半導体素子の第２の突起電極形成方法を工程
順に示したものである。
【００１６】本突起電極形成方法は、第１の突起電極形
成方法で形成した突起電極よりも高さの高い突起電極を
形成することができる。本工程は第１の突起電極形成方
法と同様な工程で実施されるので、異なる点に重点を置
き説明する。まず、図２（ａ）に示すように、回路の形
成されているウエハ１１には、図１に示す第１の突起電
極形成方法で用いたウエハ全面に、後のめっき工程時に
めっき電極として使用するカレントフィルム２４と、突
起電極を形成する箇所にのみバリヤメタル２５を設け
る。以下、図２（ｂ）から（ｇ）工程は、第１の突起電
極形成方法と同様に工程を施した。そして、図２（ｈ）
以降の工程は、突起電極２２を高くするために実施する
めっき工程である。
成方法で形成した突起電極よりも高さの高い突起電極を
形成することができる。本工程は第１の突起電極形成方
法と同様な工程で実施されるので、異なる点に重点を置
き説明する。まず、図２（ａ）に示すように、回路の形
成されているウエハ１１には、図１に示す第１の突起電
極形成方法で用いたウエハ全面に、後のめっき工程時に
めっき電極として使用するカレントフィルム２４と、突
起電極を形成する箇所にのみバリヤメタル２５を設け
る。以下、図２（ｂ）から（ｇ）工程は、第１の突起電
極形成方法と同様に工程を施した。そして、図２（ｈ）
以降の工程は、突起電極２２を高くするために実施する
めっき工程である。
【００１７】図２（ｈ）に示すように、図２（ｇ）工程
迄の工程で突起電極を形成したウエハ１１上の全面にめ
っき用の厚付けレジスト２６を塗布し、突起電極のみレ
ジストを取り除いたものである。このウエハを電気めっ
きし、突起電極２２の高さを高くする。この時、突起電
極の先端部に電荷が集中するので、先端は尖ったままの
形状を維持し、図２（ｉ）に示すように、高さの高い先
端の尖った円錐形状の突起電極２７を形成する。
迄の工程で突起電極を形成したウエハ１１上の全面にめ
っき用の厚付けレジスト２６を塗布し、突起電極のみレ
ジストを取り除いたものである。このウエハを電気めっ
きし、突起電極２２の高さを高くする。この時、突起電
極の先端部に電荷が集中するので、先端は尖ったままの
形状を維持し、図２（ｉ）に示すように、高さの高い先
端の尖った円錐形状の突起電極２７を形成する。
【００１８】次に、図２（ｊ）に示すように、めっき用
の厚付けレジスト２６を除去し、更に、バリアメタル２
５をマスクとし、不要部分のカレントフィルム２４を取
り除く。この様にして、先端の尖った高さの高い円錐状
の突起電極２７を得ることができる。図３は本発明の円
錐形状の突起電極を用いて半導体素子を基板へ接続を行
なった例を示す図である。
の厚付けレジスト２６を除去し、更に、バリアメタル２
５をマスクとし、不要部分のカレントフィルム２４を取
り除く。この様にして、先端の尖った高さの高い円錐状
の突起電極２７を得ることができる。図３は本発明の円
錐形状の突起電極を用いて半導体素子を基板へ接続を行
なった例を示す図である。
【００１９】まず、図３（ａ）に示すように、図１また
は図２において示した円錐形状の突起電極３３を有する
個々に分離された半導体素子３０と基板３４を対向さ
せ、円錐形状の突起電極３３と基板３４上の基板配線３
５との位置合せを行なう。続いて、図３（ｂ）に示すよ
うに、半導体素子３０と基板３４を重ね合せ、円錐形状
の突起電極３３の頂点が潰れるように加圧し、予め半導
体素子３０と基板３４との間に供給した素子固定樹脂３
６を硬化させ接続するものである。この時、素子固定樹
脂３６は、予め基板３４または半導体素子３０上に供給
するか、重ね合せ、荷重を加えた状態で側面から注入す
るようにしても良い。
は図２において示した円錐形状の突起電極３３を有する
個々に分離された半導体素子３０と基板３４を対向さ
せ、円錐形状の突起電極３３と基板３４上の基板配線３
５との位置合せを行なう。続いて、図３（ｂ）に示すよ
うに、半導体素子３０と基板３４を重ね合せ、円錐形状
の突起電極３３の頂点が潰れるように加圧し、予め半導
体素子３０と基板３４との間に供給した素子固定樹脂３
６を硬化させ接続するものである。この時、素子固定樹
脂３６は、予め基板３４または半導体素子３０上に供給
するか、重ね合せ、荷重を加えた状態で側面から注入す
るようにしても良い。
【００２０】また、基板上の基板配線が柔らかい場合に
は、そこに円錐形状の突起電極３３の頂点が刺さるよう
に構成してもよい。以上の実施例において、突起電極は
半導体回路を形成したウエハ上に形成するものとして説
明を行なったが、回路基板上に本実施例の突起電極を形
成することも可能であり、回路基板上に設けた突起電極
と、半導体素子の接続や、チップ部品の接続等に本発明
を用いても良好な接続を行なうことができる。
は、そこに円錐形状の突起電極３３の頂点が刺さるよう
に構成してもよい。以上の実施例において、突起電極は
半導体回路を形成したウエハ上に形成するものとして説
明を行なったが、回路基板上に本実施例の突起電極を形
成することも可能であり、回路基板上に設けた突起電極
と、半導体素子の接続や、チップ部品の接続等に本発明
を用いても良好な接続を行なうことができる。
【００２１】なお、本発明は上記実施例に限定されるも
のではなく、本発明の趣旨に基づいて種々の変形が可能
であり、これらを本発明の範囲から排除するものではな
い。
のではなく、本発明の趣旨に基づいて種々の変形が可能
であり、これらを本発明の範囲から排除するものではな
い。
【００２２】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、高さばらつきの少ない先端の尖った円錐状の突
起電極を形成できる。また、高さを高くする工程など
で、例え突起電極の高さにばらつきが生じても、円錐形
状の突起電極の頂点が潰れるので、従来の突起電極を用
いるよりも小さな加圧力で全ての電極を良好に接合する
ことができる。これにより、実装時に過大な荷重を加え
る必要が無くなり、半導体素子へのダメージを低減する
ことができ、接続の信頼性向上に大きく貢献することが
できる。
よれば、高さばらつきの少ない先端の尖った円錐状の突
起電極を形成できる。また、高さを高くする工程など
で、例え突起電極の高さにばらつきが生じても、円錐形
状の突起電極の頂点が潰れるので、従来の突起電極を用
いるよりも小さな加圧力で全ての電極を良好に接合する
ことができる。これにより、実装時に過大な荷重を加え
る必要が無くなり、半導体素子へのダメージを低減する
ことができ、接続の信頼性向上に大きく貢献することが
できる。
【図１】本発明の実施例を示す半導体素子の第１の突起
電極形成断面図である。
電極形成断面図である。
【図２】本発明の実施例を示す半導体素子の第２の突起
電極形成断面図である。
電極形成断面図である。
【図３】本発明の突起電極を用いた実装工程断面図であ
る。
る。
【図４】従来の半導体素子の突起電極形成工程断面図で
ある。
ある。
【図５】従来の突起電極を用いた実装工程断面図であ
る。
る。
１１ 半導体ウエハ １２ アルミ配線 １３ 絶縁膜 １４，１６ ホトレジスト １５ マスクメタル １７ ホトマスク １８ ＵＶ光 １９，２０ 穴 ２３ 蒸着膜 ２２，２７，３３ 円錐形状の突起電極 ２４ カレントフィルム ２５ バリヤメタル ２６ めっき用のレジスト ３０ 半導体素子 ３４ 基板 ３５ 基板配線 ３６ 素子固定樹脂
───────────────────────────────────────────────────── フロントページの続き (72)発明者 村越 孝一 東京都港区虎ノ門１丁目７番12号 沖電気 工業株式会社内
Claims (5)
- 【請求項１】 回路基板への実装に用いる突起電極であ
って、先端の尖った円錐形状を有する突起電極。 - 【請求項２】 請求項１記載の突起電極において、該突
起電極は半導体素子に形成してなる突起電極。 - 【請求項３】 請求項１記載の突起電極において、該突
起電極は回路基板に形成してなる突起電極。 - 【請求項４】 回路基板への実装に用いる突起電極の形
成方法において、 （ａ）回路を形成した半導体ウエハ、あるいは回路基板
上にホトレジストを形成し、 （ｂ）該ホトレジスト上に小さな穴を開けたマスクメタ
ルを形成し、 （ｃ）前記穴を通して前記ホトレジストを露光現像する
ことにより、マスクメタルに開けた穴径よりも大きな穴
を前記ホトレジストに開け、 （ｄ）突起電極材料を蒸着することにより高さが均一
で、先端の尖った円錐形状の突起電極を形成する突起電
極の形成方法。 - 【請求項５】 回路基板への実装に用いる突起電極の形
成方法において、 （ａ）回路を形成した半導体ウエハ、あるいは回路基板
上にホトレジストを形成し、 （ｂ）該ホトレジスト上に小さな穴を開けたマスクメタ
ルを形成し、 （ｃ）前記穴を通して前記ホトレジストを露光現像する
ことにより、マスクメタルに開けた穴径よりも大きな穴
を前記ホトレジストに開け、 （ｄ）突起電極材料を蒸着することにより高さが均一
で、先端の尖った円錐形状の突起電極を形成し、 （ｅ）該突起電極の高さをめっきにより高くする突起電
極の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3266569A JPH05251449A (ja) | 1991-10-16 | 1991-10-16 | 突起電極及びその形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3266569A JPH05251449A (ja) | 1991-10-16 | 1991-10-16 | 突起電極及びその形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05251449A true JPH05251449A (ja) | 1993-09-28 |
Family
ID=17432646
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3266569A Withdrawn JPH05251449A (ja) | 1991-10-16 | 1991-10-16 | 突起電極及びその形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05251449A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5668410A (en) * | 1994-01-31 | 1997-09-16 | Casio Computer Co., Ltd. | Projecting electrode structure having a double-layer conductive layer |
| JP2008091933A (ja) * | 1995-11-17 | 2008-04-17 | Dainippon Printing Co Ltd | 電子部品 |
-
1991
- 1991-10-16 JP JP3266569A patent/JPH05251449A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5668410A (en) * | 1994-01-31 | 1997-09-16 | Casio Computer Co., Ltd. | Projecting electrode structure having a double-layer conductive layer |
| JP2008091933A (ja) * | 1995-11-17 | 2008-04-17 | Dainippon Printing Co Ltd | 電子部品 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5198385A (en) | Photolithographic formation of die-to-package airbridge in a semiconductor device | |
| US5298459A (en) | Method of manufacturing semiconductor device terminal having a gold bump electrode | |
| US6248962B1 (en) | Electrically conductive projections of the same material as their substrate | |
| US6667235B2 (en) | Semiconductor device and manufacturing method therefor | |
| JP2001060648A (ja) | リードフレーム及びその製造方法並びに半導体装置 | |
| KR100614548B1 (ko) | 반도체 소자 실장용 배선 기판의 제조 방법 및 반도체 장치 | |
| US6763585B2 (en) | Method for producing micro bump | |
| JPH05251449A (ja) | 突起電極及びその形成方法 | |
| JP2748530B2 (ja) | 半導体装置の製造方法 | |
| JPH03198342A (ja) | 半導体装置の製造方法 | |
| JP2982703B2 (ja) | 半導体パッケージ及びその製造方法 | |
| JPH03101233A (ja) | 電極構造及びその製造方法 | |
| JP2874184B2 (ja) | 半導体装置の製造方法 | |
| JP3003394B2 (ja) | 突起電極の製造方法 | |
| JP2003068736A (ja) | 半導体装置およびその製造方法 | |
| JP2734585B2 (ja) | 半導体装置の製造方法 | |
| JPH0350734A (ja) | 集積回路の製造方法 | |
| JP3049872B2 (ja) | 半導体装置の製造方法 | |
| JPH02220440A (ja) | 半導体装置の製造方法 | |
| JPH05251448A (ja) | 半導体素子の実装方法及びそのバンプ電極の形成方法 | |
| JPH02232947A (ja) | 半導体集積回路装置およびその実装方法 | |
| JPH0480536B2 (ja) | ||
| JPH05206201A (ja) | 半導体装置とその製造方法 | |
| JPH04323839A (ja) | 半導体素子の実装方法 | |
| JPH09186190A (ja) | 突起電極の構造およびその形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990107 |