JPH05251491A - ワイヤボンディング方法と半導体装置 - Google Patents

ワイヤボンディング方法と半導体装置

Info

Publication number
JPH05251491A
JPH05251491A JP4915192A JP4915192A JPH05251491A JP H05251491 A JPH05251491 A JP H05251491A JP 4915192 A JP4915192 A JP 4915192A JP 4915192 A JP4915192 A JP 4915192A JP H05251491 A JPH05251491 A JP H05251491A
Authority
JP
Japan
Prior art keywords
bonding
wire
inner lead
capillary
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP4915192A
Other languages
English (en)
Inventor
Mamoru Suwa
守 諏訪
Junichi Kasai
純一 河西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP4915192A priority Critical patent/JPH05251491A/ja
Publication of JPH05251491A publication Critical patent/JPH05251491A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/0711—Apparatus therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/015—Manufacture or treatment of bond wires
    • H10W72/01551—Changing the shapes of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/0711—Apparatus therefor
    • H10W72/07141—Means for applying energy, e.g. ovens or lasers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07521—Aligning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/521—Structures or relative sizes of bond wires
    • H10W72/522—Multilayered bond wires, e.g. having a coating concentric around a core
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/581—Auxiliary members, e.g. flow barriers
    • H10W72/583—Reinforcing structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 （修正有） 【目的】 半導体装置におけるボンディング方法と半導
体装置の構成に関し、ワイヤの確実な接続を確保して生
産性の向上を図ることを目的とする。 【構成】 チップ上の電極パッド11a と対応するインナ
リードとの間が絶縁被覆層を持つワイヤで接続されてい
る半導体装置のワイヤボンディング方法を、ワイヤの端
部に形成した圧着ボール13c を介して該ワイヤを貫通す
るキャピラリで電極パッドに接続した後、キャピラリ15
を対応するインナリード12d の接続領域に移動させてイ
ンナリード12d に仮ボンディング接続し、その接続領域
外側近傍で切断した後、切り離されたワイヤ13の切断さ
れた端部に形成した圧着ボール13c を、キャピラリ15で
上記インナリード12d の仮ボンディング接続領域にボン
ディング接合して構成する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置の製造プロセ
スにおけるワイヤボンディング方法と半導体装置の構成
に係り、特に半導体チップ（以下単にチップとする）上
のパッドピッチが小さいためボンディング・ワイヤに絶
縁被覆線を使用した半導体装置における該ボンディング
・ワイヤの確実な接続を確保することで生産性の向上を
図ったワイヤボンディング方法と半導体装置に関する。
【０００２】半導体装置の製造プロセスにはチップ上の
電極パッドとパッケージ基板やリードフレーム等のイン
ナリード部との間を例えば太さ30μm 程度の金(Au)，ア
ルミニウム(Al), 銅(Cu), 銀(Ag)等の細線からなるボン
ディング・ワイヤで接続する工程があるが、半導体装置
としての小型化・高集積度化等の要求が進展するにつれ
てボンディング距離の長大化（例えば４〜10mm) やその
縮小化（例えば１mm以下) , またはチップ上のパッドピ
ッチの狭小化等が要求されるようになってきている。
【０００３】これらの要求に対応するには隣接するワイ
ヤ間の接触等による電気的ショートを抑制しなければな
らず、そのため表面が絶縁被覆層で覆われたボンディン
グ・ワイヤによるボンディング接続技術が実用化される
ようになってきている。
【０００４】しかしかかるボンディング・ワイヤでは、
インナリード側へのボンディング接続の際に絶縁被覆層
がワイヤの芯線とインナリード表面との間に残留するこ
とがあり、充分な接続強度を持つ確実な接続を確保する
ことが難しいことからその解決が強く望まれている。
【０００５】
【従来の技術】図２は半導体装置の構成例を説明する概
念図であり、(2-1) は側断面図,(2-2)は平面図である。
【０００６】また図３は従来のワイヤボンディング方法
を説明する図であり、図４は問題点を説明する図であ
る。なお図ではチップがパッケージ基板に搭載されてい
る半導体装置の場合を例として説明する。
【０００７】図２で半導体装置１は、チップ11と平面視
角形をなしその中央部にはステージ12a が凹の段差面を
もって形成されていると共に表面周囲には周壁12b が突
出して形成されているセラミック等からなるパッケージ
基板12およびその周壁上面に添着される蓋板14とを主要
構成部材として構成されている。
【０００８】この内、チップ11にはその上面の周辺に沿
う所定位置に複数の電極パッド 11aが整列した状態で形
成されている。またパッケージ基板12には、そのステー
ジ12a 周囲上面の上記チップ11の各電極パッド 11aと対
応する位置に外部接続端子 12cに繋がる導体パターン 1
2dが形成されている。
【０００９】そこで上記チップ11の各電極パッド 11aと
パッケージ基板12の該各電極パッドに対応する導体パタ
ーン 12dとの間を絶縁被覆層で覆われた芯線直径が30μ
m 程度のボンディング・ワイヤ（以下単にワイヤとす
る）13でボンディング接続して該チップ11をパッケージ
基板12に実装した後、蓋板14で該チップ11を上記導体パ
ターン12d 領域と共に封止して所要の半導体装置１が構
成されている。
【００１０】なお、この場合におけるワイヤ13の電極パ
ッド 11aと導体パターン 12dに対するボンディング接続
には熱圧着や超音波圧着または両者の併合等による接続
技術が利用されているが、以下図３によって超音波圧着
技術による場合について説明する。
【００１１】図３で、(3-1) はボンディング時の状態を
説明する図,(3-2)はボンディング後の状態を示す平面図
である。なお図では図２の半導体装置１を構成する場合
を例としているので図２と同じ対象部材には同一の記号
を付して表わしている。
【００１２】図３の(3-1) でチップ11上の電極パッド11
a とパッケージ基板12上の対応する導体パターン12d と
の間をワイヤ13でボンディング接続するには、図示され
ないストッカ用リール等に巻かれている該ワイヤ13を図
示されない超音波装置のホーンに装着されたキャピラリ
15の貫通孔15a に貫通させた後、該キャピラリ15の先端
部15b から突出するワイヤ13の端部13a を該キャピラリ
15の先端部15b で電極パッド11a 上に押圧しながら超音
波エネルギを付加して該ワイヤ13を電極パッド11a に接
続し、更に該キャピラリ15を破線で示す矢印ａのように
導体パターン12d 上に移動させた後同様に押圧した状態
で超音波エネルギを付加して導体パターン12d と接続す
る。
【００１３】この場合、上述したチップ11上の電極パッ
ド11a はパッケージ基板12上の導体パターン12d より小
さいのが普通である。そこでワイヤ13を上記電極パッド
11a と接続するときには、該ワイヤ13の端部を図示され
ない電極板に接近させて該電極板との間に電気的スパー
クを起こさせてその先端部13a に微小な球状の圧着ボー
ルを形成した後、該電極パッド11a に押圧しながら超音
波エネルギを付加して両者を圧着接続するようにしてい
るが、該ワイヤ13を被覆している絶縁被覆層はスパーク
による圧着ボール形成時に消滅するので確実な接続を確
保することができる。
【００１４】またパッケージ基板12上の導体パターン12
d と接続するときには充分な接続面積が確保し得るの
で、導体パターン12d に対する押圧力を増やすと共に大
きい超音波エネルギを付加して上記絶縁被覆層を破壊す
ることで容易に接続することができる。
【００１５】従って(3-2) に示す如く、チップ11上の電
極パッド11a とパッケージ基板12上の導体パターン12d
との間がワイヤ13で接続された図２の半導体装置１を容
易に構成することができる。
【００１６】かかる半導体装置１ではワイヤ13自体が絶
縁被覆層で覆われているため、ボンディング距離が上述
したように長い場合でもまた短い場合でも更にはチップ
上のパッドピッチが狭小化された場合でも隣接するワイ
ヤ間の接触による電気的ショートが避けられるメリット
がある。
【００１７】
【発明が解決しようとする課題】かかる構成になる半導
体装置では最初に接合するワイヤ13と電極パッド11a と
の間は上述した圧着ボールを予め形成することで確実な
接続を確保することができる。
【００１８】しかし、継続して接合するワイヤ13と導体
パターン12d との間はその間に介在するワイヤ13の絶縁
被覆層を破壊して接合することになるため両者間の接合
力ひいては接続性にバラツキが生じ易い。
【００１９】この状態を説明するため導体パターン12d
に対するワイヤ13との接合領域を拡大視した図４で、(4
-1) は接続時の状態を示し(4-2) は接続状態を示したも
のである。
【００２０】(4-1) で、図示されないチップ11に繋がる
ワイヤ13は破線ｂで示す図３で説明したキャピラリ15の
先端部15b でパッケージ基板12の導体パターン12d 上に
押圧されたまま超音波エネルギが付加された状態にあ
る。
【００２１】そこで該キャピラリ15を例えば矢印ｃで示
すように斜め上方に退避させると、導体パターン12d に
接続された該ワイヤ13が押圧部根本で切断して(4-2) で
示す如き状態となる。
【００２２】この場合、ワイヤ13の絶縁被覆層13-1は上
記キャピラリ15の押圧力および超音波エネルギによって
その大部分が破壊されるので該ワイヤ13と導体パターン
12dとを接続することができるが、該絶縁被覆層13-1の
一部は例えば介在物〜となってワイヤ13の芯線13-2
と導体パターン12d との間に介在する。
【００２３】特にこの場合の絶縁物からなる介在物〜
は、上記キャピラリ15の押圧力や超音波エネルギのバ
ラツキによってその位置や大きさが変動する。従って、
ワイヤ13と導体パターン12d との間の接合力ひいては接
続性を一定化することができず、常時安定した状態で両
者の接続を確保することができないと言う問題があっ
た。
【００２４】
【課題を解決するための手段】上記課題は、半導体チッ
プの上面周辺近傍に整列して配設されている複数の電極
パッドと該半導体チップ周辺近傍外側の該各電極パッド
と対応する位置に配設されているインナリードとの間が
絶縁被覆層を持つボンディング・ワイヤでボンディング
接続されてなる半導体装置のワイヤボンディング方法で
あって、ボンディング・ワイヤをその端部に形成した圧
着ボールを介して該ボンディング・ワイヤを貫通させた
キャピラリで電極パッドにボンディング接続した後、該
キャピラリを対応するインナリードの接続領域に移動さ
せた状態でそれを貫通するボンディング・ワイヤを該キ
ャピラリでインナリードに仮ボンディング接続し、更に
その接続領域の外側近傍で切断した後、切り離されたボ
ンディング・ワイヤの切断された端部に形成した圧着ボ
ールを、該ボンディング・ワイヤを貫通させたキャピラ
リで上記インナリードの仮ボンディング接続領域にボン
ディング接合するワイヤボンディング方法によって解決
される。
【００２５】また、半導体チップの上面周辺近傍に整列
して配設されている複数の電極パッドと該半導体チップ
周辺近傍外側の該各電極パッドと対応する位置に配設さ
れているインナリードとの間が絶縁被覆層で覆われたボ
ンディング・ワイヤでボンディング接続されてなる半導
体装置であって、電極パッドとインナリードとの間を接
続するボンディング・ワイヤが、電極パッドに対して
は、ボンディング・ワイヤの端部に形成した圧着ボール
を介して該ボンディング・ワイヤを貫通させたキャピラ
リで接続され、インナリードに対しては、ボンディング
・ワイヤのキャピラリによるインナリードへの仮ボンデ
ィング接続と、該接続後の接続領域外側近傍での切断で
切り離されたボンディング・ワイヤの切断端部に形成し
た圧着ボールのキャピラリによる該仮ボンディング接続
領域へのボンディング接合との併合で接続されて構成さ
れている半導体装置によって解決される。
【００２６】
【作用】ワイヤとチップ間の接続に利用している圧着ボ
ールを該ワイヤと導体パターン12d との間に介在させる
と、両者の確実な接続を実現することができる。
【００２７】そこで本発明では、ワイヤと導体パターン
とを仮接続させた後該ワイヤ先端に図３で説明した方法
で圧着ボールを形成した状態で該仮接続された領域を再
度ボンディング接続するようにしている。
【００２８】このことはワイヤの芯線が該圧着ボールを
介して導体パターンと接続されることを意味する。従っ
てワイヤと導体パターン間の接続の確実化を実現するこ
とができる。
【００２９】
【実施例】図１は本発明になるボンディング方法の一例
を工程的に説明する図であり、(1-1) は図４と同じ仮接
続時の状態を示し，(1-2) は圧着ボール形成時の状態,
(1-3)は再ボンディング時の状態, (1-4) は接続完了時
の状態をそれぞれ表わしている。
【００３０】なお図ではいずれも図２の半導体装置１を
構成する場合を例としているので図２および図３と同じ
対象部材には同一の記号を付して表わしている。導体パ
ターン12d にワイヤ13を押圧した状態を示した図の(1-
1) でキャピラリ15を矢印ｃのように退避させると、該
導体パターン12d に接続されているワイヤ13は図４で説
明した如くに切断するがその残部は抽出図（イ）に示す
ように該キャピラリ15の中に位置する。
【００３１】なおこの時点では該当領域を拡大視した円
内図（ロ）に示すように、導体パターン12d とワイヤ13
との間に絶縁被覆層13-1の一部が介在物として残留する
ので図４で説明した仮接続状態にある。
【００３２】そこで上記キャピラリ15の中に位置するワ
イヤ13を抽出図（ハ）のように押し出した後、該ワイヤ
13の先端部に通常の技術（例えば DC 2000Ｖ程度の高電
位にある電極板21を接近させて該電極板21とワイヤ13と
の間でスパークさせる技術）によって抽出図（ニ）で示
すような微小球状の圧着ボール13c を形成することがで
きる。
【００３３】なおこの際のスパークによってワイヤ13の
該圧着ボール13c 近傍の絶縁被覆層13-1が消滅すること
は前述した通りである。次いで該圧着ボール13c が形成
されているワイヤ13をキャピラリ15によって矢印ｄのよ
うに移動させて(1-2) で示すワイヤ13の仮接続領域を押
圧し再度超音波エネルギを付加すると圧着ボール13c を
該ワイヤ13の仮接続領域に接合することができるが、(1
-3) はこのときの状態を表わしたものである。
【００３４】そこでキャピラリ15を矢印ｅのように退避
させることで上記圧着ボール13c を上記ワイヤ13の仮接
続領域に接合することができて(1-4) の状態にすること
ができる。
【００３５】特にこの場合には、導体パターン12d 上の
ワイヤ13は該当領域を拡大視した円内図（ホ）に示すよ
うにワイヤ13の芯線13-2が圧着ボール13c を介して導体
パターン12d と接続するので、該ワイヤ13と導体パター
ン12d との間の確実な接続を実現することができる。
【００３６】
【発明の効果】上述の如く本発明により、半導体チップ
上のパッドピッチが小さいためボンディング・ワイヤに
絶縁被覆線を使用した半導体装置における該ボンディン
グ・ワイヤの確実な接続を確保して生産性の向上を図っ
たワイヤボンディング方法と半導体装置を提供すること
ができる。
【００３７】なお本発明の説明では半導体チップがパッ
ケージ基板に搭載されている半導体装置の場合を例とし
ているが、該半導体チップがリードフレームに実装され
た半導体装置の場合でも上述したワイヤボンディング方
法を適用することで同等の効果を得ることができる。
【図面の簡単な説明】
【図１】 本発明になるボンディング方法の一例を工程
的に説明する図。
【図２】 半導体装置の構成例を説明する概念図。
【図３】 従来のワイヤボンディング方法を説明する
図。
【図４】 問題点を説明する図
【符号の説明】
11 半導体チップ 11a 電
極パッド 12d 導体パターン（インナリード） 13 ボンディング・ワイヤ 13-1 絶縁被覆層 13-2
芯線 13c 圧着ボール 15 キャピラリ 21 電極板

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップの上面周辺近傍に整列して
    配設されている複数の電極パッドと該半導体チップ周辺
    近傍外側の該各電極パッドと対応する位置に配設されて
    いるインナリードとの間が絶縁被覆層を持つボンディン
    グ・ワイヤでボンディング接続されてなる半導体装置の
    ワイヤボンディング方法であって、 ボンディング・ワイヤをその端部に形成した圧着ボール
    を介して該ボンディング・ワイヤを貫通させたキャピラ
    リで電極パッドにボンディング接続した後、 該キャピラリ(15)を対応するインナリード(12d) の接続
    領域に移動させた状態でそれを貫通するボンディング・
    ワイヤ(13)を該キャピラリ(15)でインナリード(12d) に
    仮ボンディング接続し、更にその接続領域の外側近傍で
    切断した後、 切り離されたボンディング・ワイヤ(13)の切断された端
    部に形成した圧着ボール(13c) を、該ボンディング・ワ
    イヤ(13)を貫通させたキャピラリ(15)で上記インナリー
    ド(12d) の仮ボンディング接続領域にボンディング接合
    することを特徴としたワイヤボンディング方法。
  2. 【請求項２】 半導体チップの上面周辺近傍に整列して
    配設されている複数の電極パッドと該半導体チップ周辺
    近傍外側の該各電極パッドと対応する位置に配設されて
    いるインナリードとの間が絶縁被覆層で覆われたボンデ
    ィング・ワイヤでボンディング接続されてなる半導体装
    置であって、 電極パッド(11a) とインナリード(12d) との間を接続す
    るボンディング・ワイヤ(13)が、 電極パッド(11a) に対しては、ボンディング・ワイヤ(1
    3)の端部に形成した圧着ボールを介して該ボンディング
    ・ワイヤを貫通させたキャピラリで接続され、 インナリード(12d) に対しては、ボンディング・ワイヤ
    (13)のキャピラリ(15)によるインナリード(12d) への仮
    ボンディング接続と、該接続後の接続領域外側近傍での
    切断で切り離されたボンディング・ワイヤ(13)の切断端
    部に形成した圧着ボール(13c) のキャピラリ(15)による
    該仮ボンディング接続領域へのボンディング接合との併
    合で接続されて構成されていることを特徴とした半導体
    装置。
JP4915192A 1992-03-06 1992-03-06 ワイヤボンディング方法と半導体装置 Withdrawn JPH05251491A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4915192A JPH05251491A (ja) 1992-03-06 1992-03-06 ワイヤボンディング方法と半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4915192A JPH05251491A (ja) 1992-03-06 1992-03-06 ワイヤボンディング方法と半導体装置

Publications (1)

Publication Number Publication Date
JPH05251491A true JPH05251491A (ja) 1993-09-28

Family

ID=12823100

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4915192A Withdrawn JPH05251491A (ja) 1992-03-06 1992-03-06 ワイヤボンディング方法と半導体装置

Country Status (1)

Country Link
JP (1) JPH05251491A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06326164A (ja) * 1993-05-13 1994-11-25 Nec Corp ワイヤボンディング装置および方法
US20240087968A1 (en) * 2022-09-08 2024-03-14 Mitsubishi Electric Corporation Semiconductor device, method of manufacturing semiconductor device, and power conversion apparatus

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06326164A (ja) * 1993-05-13 1994-11-25 Nec Corp ワイヤボンディング装置および方法
US20240087968A1 (en) * 2022-09-08 2024-03-14 Mitsubishi Electric Corporation Semiconductor device, method of manufacturing semiconductor device, and power conversion apparatus
US12593720B2 (en) * 2022-09-08 2026-03-31 Mitsubishi Electric Corporation Semiconductor device comprising electrode terminals coated with an insulating film having a thickness of less than 100 microns, method of manufacturing the semiconductor device, and power conversion apparatus comprising the semiconductor device

Similar Documents

Publication Publication Date Title
JPH11191565A5 (ja)
JPH06302653A (ja) 半導体装置
US10903129B2 (en) Electronic device
JP2002222824A (ja) 半導体装置及びその製造方法
JPH05251491A (ja) ワイヤボンディング方法と半導体装置
JPH07307409A (ja) 半導体装置及びその製造方法
JP4629284B2 (ja) 半導体装置およびその製造方法
JPH0982742A (ja) ワイヤボンディング方法
JP2007214238A (ja) 半導体装置およびその製造方法
JPH10112479A (ja) 基板の接続方法
JPH05267385A (ja) ワイヤーボンディング装置
JP2000012621A (ja) 半導体装置およびその製造方法
JP2000323515A (ja) Ｉｃチップと回路基板との接続方法
JP2785441B2 (ja) 半導体装置とその製造方法
JPH08250545A (ja) 半導体装置およびその製造方法
JP2848344B2 (ja) 半導体装置および半導体装置の製造方法
JPH07254632A (ja) 半導体装置及びその製造方法
JPH05243309A (ja) ワイヤボンディング方法とそれを用いた半導体装置
JP2000068316A (ja) 集積回路装置
JPH0510362Y2 (ja)
JPH11111752A (ja) ボンディングワイヤ
JPS6344744A (ja) 半導体チツプへのバンプ形成方法
JPH118269A (ja) 電子部品の製造方法、電子装置の製造方法、電子部品及び電子装置
JPH10199913A (ja) ワイヤボンディング方法
JPH11330125A (ja) キャピラリ、バンプ形成方法、並びに電子部品及びその製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990518