JPH05252105A - Ｓａｔ信号処理装置 - Google Patents

Abstract

(57)【要約】 【目的】セルラー式携帯電話機において、簡単な回路構
成によって受信したＳＡＴ信号周波数と、ＳＡＴカラー
コードの示す周波数との一致を判別できるようにする。 【構成】受信したＳＡＴ信号に応じてデジタルＰＬＬ回
路２０より出力される進相パルスＳＡＤＤまたは遅相パ
ルスＳＳＵＢを計数するカウンタ部１１と、計数値に基
づいて上記ＰＬＬ回路２０のフリーラン周波数ｆｒに対
するＳＡＴ信号周波数ｆｏの大小判別を行なう比較判別
部１２と、受信したＳＡＴカラーコードＳＣ１，ＳＣ０
と上記判別結果から、ＳＡＴ信号とＳＡＴカラーコード
の示す周波数との一致を判別する一致判別部１３とを備
えている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、セルラー式携帯電話機
に使用されるＳＡＴ信号処理装置の改良に関する。

【０００２】

【従来の技術】近時、基地局との間で電波信号によって
通話信号および制御信号を相互伝送して通話を行なうよ
うにした携帯電話機が開発され使用されるようになって
きたが、このような携帯電話機では、移動しながら情報
伝送を行なうことができるため、高度情報化社会のニー
ズにマッチして急速に普及している。ところで、このよ
うな携帯電話機では、送信および受信のために予め複数
のチャネルが割り当てられているが、携帯電話機の普及
に伴って使用回線が増大しているため、同一周波数を離
れたエリア（セル）に割り当てて重複使用するようにし
て、周波数の使用効率を向上させるようにされている。

【０００３】ところが、同一周波数を離れたエリアに設
定した場合であっても、電波伝搬状況の変動などによっ
て他のエリアの周波数が混信することがあるため、送信
電波にアナログＳＡＴ信号（SUPERVISERY AUDIO TONE）
を重畳させるとともに、そのアナログＳＡＴ信号の周波
数を示すＳＡＴカラーコード（２ビットのデジタル信
号）を同時に伝送し、受信したアナログＳＡＴ信号の周
波数が、同時に受信したＳＡＴカラーコードで示される
周波数と一致している場合に限って、必要な通話処理を
行なうようになっている。

【０００４】図１０は、このような携帯電話機に使用さ
れるＳＡＴ信号処理装置１００の一例を示したもので、
受信復調されたＳＡＴ信号を２値化したＲＳＡＴ（５９
７０Ｈｚ，６０００Ｈｚ，６０３０Ｈｚの３種類）がア
ナログＰＬＬ回路１０１に加えられて受信ＳＡＴ信号に
位相のロックした信号（周波数については、受信ＳＡＴ
信号よりも高く設定されることが多い）がデジタルＰＬ
Ｌ回路１０２にフリーラン信号として加えられ、デジタ
ルＰＬＬ回路１０２では、フリーラン信号を受信ＳＡＴ
信号にロックさせた信号を出力する。すると、一致判別
回路１０３では、ＳＡＴ信号と同時に伝送されて来るＳ
ＡＴカラーコードＳＣ１，ＳＣ０と受信ＳＡＴ信号にロ
ックした信号とを処理して、受信ＳＡＴ信号の周波数と
ＳＡＴカラーコードの示す周波数との一致を判別するよ
うになっており、デジタルＰＬＬ回路１０２を使用する
ことによって、瞬間的にＳＡＴ信号が途絶えた場合であ
ってもＳＡＴ信号にロックした信号を継続出力させて安
定した判別処理を行えるようになっている。

【０００５】ところが、このようなＳＡＴ信号処理回路
では、アナログＰＬＬ回路１０１を使用しているため
に、電圧制御発振回路１０１ｃなどにコンデンサなどを
使用しなければならずＩＣ化が困難なうえに、ＳＡＴ信
号に位相ロックされた信号とデジタル信号であるＳＡＴ
カラーコードとを一致判別回路１０３で処理して周波数
の一致判別を行わなければならず、回路構成が複雑にな
るため改善が望まれていた。

【０００６】

【発明が解決しようとする課題】本発明は、上記事情に
鑑みて提案されるもので、簡単な回路構成によって受信
したＳＡＴ信号の周波数と、ＳＡＴカラーコードの示す
周波数との一致を判別できるようにしたＳＡＴ信号処理
装置を提供することを目的としている。

【０００７】

【課題を解決するための手段】上記目的を達成するため
に提案される本発明は、受信したＳＡＴ信号に応じてデ
ジタルＰＬＬ回路より出力される進相パルスまたは遅相
パルスを計数するカウンタ部と、計数値に基づいて上記
ＰＬＬ回路のフリーラン周波数に対するＳＡＴ信号周波
数の大小判別を行なう比較判別部と、受信したＳＡＴカ
ラーコードと上記比較判別結果から、ＳＡＴ信号とＳＡ
Ｔカラーコードの示す周波数との一致を判別する一致判
別部とを備えた構成とされている。

【０００８】

【作用】本発明のＳＡＴ信号処理装置では、受信したＳ
ＡＴ信号をデジタルＰＬＬ回路に加えると、ＳＡＴ信号
の周波数がデジタルＰＬＬ回路のフリーラン信号の周波
数よりも高いときには進相パルスが、低いときには遅相
パルスが出力され、フリーラン信号がＳＡＴ信号にロッ
クするとパルス出力が停止する。このデジタルＰＬＬ回
路から出力されるパルスをカウンタ部で計数し、計数値
を比較判別部で基準値と比較して、受信したＳＡＴ信号
周波数のフリーラン周波数に対する大小を判別する。そ
して、一致判別部では、比較判別部の判別結果とＳＡＴ
カラーコードとを受けて、受信ＳＡＴ信号の周波数とＳ
ＡＴカラーコードの示す周波数との一致判別を行なう。
このため、従来のように、受信したＳＡＴ信号をデジタ
ルＰＬＬ回路でロックさせるためのアナログＰＬＬ回路
などが不要になるとともに、フリーラン周波数に対する
ＳＡＴ信号周波数の大小関係を求めてデジタル的に判別
処理を行うことができる。

【０００９】

【実施例】以下に、図面を参照して本発明の実施例を説
明する。図１は、本発明のＳＡＴ信号処理装置１の構成
例を示したもので、図において、１０はＳＡＴ信号処理
回路、２０は周波数ｆｒ（６０００Ｈｚ）のフリーラン
信号を有したデジタルＰＬＬ回路を示しており、ＳＡＴ
信号処理回路１０は、受信したＳＡＴ信号（周波数５９
７０Ｈｚ，６０００Ｈｚ，６０３０Ｈｚ）に応じてデジ
タルＰＬＬ回路２０より出力される進相パルスＳＡＤＤ
または遅相パルスＳＳＵＢを計数するカウンタ部１１
と、カウンタ部１１の計数値に基づいてフリーラン周波
数ｆｒに対するＳＡＴ信号周波数ｆｏの大小判別を行な
う比較判別部１２と、受信したＳＡＴカラーコードと比
較判別部１２における判別結果から、ＳＡＴ信号とＳＡ
Ｔカラーコードの示す周波数との一致を判別する一致判
別部１３と、各部のタイミング制御を行なう制御処理部
１４とを備えている。尚、デジタルＰＬＬ回路２０で
は、周波数９６ＫＨｚの基準フリーラン信号を分周する
ことによって周波数ｆｒ（６０００Ｈｚ）のフリーラン
信号を得ている。

【００１０】このような構成のＳＡＴ信号処理装置１の
概略動作を説明する。 デジタルＰＬＬ回路２０では、受信復調されたＳＡＴ
信号周波数ｆｏに応じて、ｆｏ＝５９７０Ｈｚのときに
は遅相パルスＳＳＵＢを周期的に出力し、ｆｏ＝６０３
０Ｈｚのときには進相パルスＳＡＤＤを周期的に出力す
る一方、ｆｏ＝６０００Ｈｚのときには、フリーラン信
号がＳＡＴ信号にロックして進相パルスおよび遅相パル
スの出力を停止する。 ＳＡＴ信号処理回路１０のカウンタ部１１では、デジ
タルＰＬＬ回路２０から出力されるパルス信号（進相パ
ルスまたは遅相パルス）をカウントして比較判別部１２
に伝送し、比較判別部１２では、伝送されたパルスカウ
ント値を予め設定された基準値と比較して、デジタルＰ
ＬＬ回路２０のフリーラン周波数ｆｒに対する受信ＳＡ
Ｔ信号周波数ｆｏの大小関係を判別して一致判別部１３
に伝送する。 すると、一致判別部１３では、判別結果を同時に伝送
されて来るＳＡＴカラーコードとともに処理して、ＳＡ
Ｔ信号周波数ｆｏとＳＡＴカラーコードＳＣ０，ＳＣ１
の示す周波数との一致判別を行い、判別信号ＳＡＴＪを
出力する。 上記処理によって周波数の一致が判別されたときに
は、後段によって必要な通話処理を行うが、周波数の一
致が判別されないときには、後段における通話処理を保
留する。

【００１１】このように、本発明のＳＡＴ信号処理装置
１によれば、受信したＳＡＴ信号に応じてデジタルＰＬ
Ｌ回路から出力されるパルス信号、すなわち、進相パル
ス、遅相パルス、あるいは、パルス出力の停止に基づい
て、受信したＳＡＴ信号のフリーラン周波数の大小関係
を判別し、この判別結果とＳＡＴカラーコードをデジタ
ル的に処理するので、従来のように、受信したＳＡＴ信
号にロックした信号をデジタルＰＬＬ回路で生成して処
理するような構成に比べて、アナログＰＬＬ回路が不要
になるとともに、一致判別部の処理を簡略にすることが
できる。

【００１２】図２は、本発明のＳＡＴ信号処理装置１の
ＳＡＴ信号処理回路１０を具体的に示したもので、図１
と同一部分には同一の符号を付している。カウンタ部１
１は、デジタルＰＬＬ回路２０から出力される進相パル
スＳＡＤＤをカウントするカウンタＣ１および遅相パル
スＳＳＵＢをカウントするカウンタＣ２と、クロック信
号が入力される毎にカウンタＣ１，Ｃ２の２進カウント
値を保持出力するフリップフロップＦＦ１，ＦＦ２とを
備えている。尚、フリップフロップＦＦ３，ＦＦ４およ
びアンドゲートＡ１（Ａ２），オアゲートＯＲ１，ＯＲ
３（ＯＲ２，ＯＲ４）は、ＳＡＴ信号が断続的に受信さ
れて、所定期間内にデジタルＰＬＬ回路２０から進相パ
ルスＳＡＤＤまたは遅相パルスＳＳＵＢが１６回以上出
力された場合に、フリップフロップＦＦ１，ＦＦ２にク
ロック信号を伝送して、後述する判別信号ＳＡＴＪを強
制的に「Ｈ」レベル（不一致）状態にさせる動作を行な
う。

【００１３】比較判別部１２は、Ａ系（Ａ０〜Ａ３）お
よびＢ系（Ｂ０〜Ｂ３）の４ビットデジタルデータを比
較して、Ａ系＞＝Ｂ系のときに信号を出力するデジタル
コンパレータＣＰ１，ＣＰ２を備えており、コンパレー
タＣＰ１は、進相パルスＳＡＤＤのカウント値が基準値
Ｅ１（実施例では、Ｅ１を２進数で０１０１に設定）を
越えたときに「Ｈ」レベルの比較判別信号ＲＡＤＤを出
力し、また、コンパレータＣＰ２は、遅相パルスＳＳＵ
Ｂのカウント値が基準値Ｅ２（実施例では、２進数で０
１１０に設定）を越えたときに「Ｈ」レベルの比較判別
信号ＲＳＵＢを出力するようになっている。尚、ナンド
ゲートＮＡ１，ＮＡ２は、カウンタ部１１から出力され
る進相パルスＳＡＤＤ、遅相パルスＳＳＵＢのカウント
値が１６（２進数で１１１１）になったときに、判別信
号ＳＡＴＪを強制的に「Ｈ」レベルにするためのもので
ある。

【００１４】一致判別部１３は、比較判別部１２から出
力される比較判別信号ＲＡＤＤ，ＲＳＵＢをデコーダＤ
Ｃ１でデコードし、このデコード信号とＳＡＴカラーコ
ードＳＣ０，ＳＣ１とを各種のゲート（アンドゲートＡ
３，Ａ４、ナンドゲートＮＡ３〜ＮＡ６、排他的オアゲ
ートＥＸ０１，ＥＸＯ２、ノアゲートＮＯ１、オアゲー
トＯＲ５）で論理処理することによって判別信号ＳＡＴ
Ｊを出力するようにされている。尚、デコーダＤＣ１
は、Ａ，Ｂの各入力レベルに応じてＹ３〜Ｙ０の４ビッ
トに所定の信号を出力するようになっている。

【００１５】また、制御処理部１４は、分周回路ＤＶ１
〜ＤＶ３、フリップフロップＦＦ５〜ＦＦ７を備えてお
り、ＳＡＴ信号処理回路１０の各部の動作に必要なタイ
ミングパルスを生成出力するようになっている。すなわ
ち、図３に示したように、デジタルＰＬＬ回路２０側か
ら供給される１９２ＫＨｚ信号を分周回路ＤＶ１で６４
分周して３ＫＨｚの信号を生成し、この信号を更に分周
回路ＤＶ３で分周して周期２２．３ｍｓの比較タイミン
グパルスＳＣＰＥＮと判別タイミングパルスＪＴを出力
し、これによって、フリップフロップＦＦ７から判別許
容信号ＪＥＮを出力するとともに、一致判別部１３から
判別信号ＳＡＴＪを出力させるようになっている。ま
た、分周回路ＤＶ２とフリップフロップＦＦ６では、Ｓ
ＡＴ信号ＲＳＡＴを１６周期分受信した時点でＳＡＴ検
出信号ＳＡＴＥＮを一致判別部１３に出力するようにな
っており、これによって、ＳＡＴ信号が受信されない場
合には強制的に判別信号ＳＡＴＪを「Ｈ」レベルにして
不一致状態を判別出力させている。尚、一致判別部１３
に接続されるＣＰＵ側（不図示）では、判別許容信号Ｊ
ＥＮを受けて判別信号ＳＡＴＪを取り込み、この後に、
制御処理部１４側にリセット信号ＪＥＣＬを送出して判
別許容信号ＪＥＮおよびＳＡＴ検出信号ＳＡＴＥＮをリ
セットさせている。

【００１６】次に、このような構成のＳＡＴ信号処理回
路１０を含む本発明のＳＡＴ信号処理装置１の詳細な動
作を、図４〜図６のタイミングチャートを参照して説明
する。尚、デジタルＰＬＬ回路の動作については後述す
る。

【００１７】１．デジタルＰＬＬ回路２０にｆｏ＝６０
００ＨｚのＳＡＴ信号が入力されてロックした場合の動
作。 この状態では、デジタルＰＬＬ回路２０において、フ
リーラン信号がＳＡＴ信号に位相ロックするため、進相
パルスＳＡＤＤおよび遅相パルスＳＳＵＢのいずれも出
力されない。 制御処理部１４から比較タイミングパルスＳＣＰＥＮ
が出力された後、次の比較タイミングパルスＳＣＰＥＮ
が出力されると、カウンタ部１１のフリップフロップＦ
Ｆ１，ＦＦ２はカウンタＣ１，Ｃ２のカウント値（いず
れも０）を取り込んで比較判別部１２に送出し、この
後、判別タイミングパルスＪＴに同期してカウンタＣ
１，Ｃ２およびフリップフロップＦ３，Ｆ４をリセット
する。この後、カウンタＣ１，Ｃ２は、次の判別のため
に、引き続いてデジタルＰＬＬ回路２０側から伝送され
るパルスをカウントする。 比較判別部１２のコンパレータＣＰ１，ＣＰ２では、
カウンタ部１１から伝送されたカウント値がいずれも０
であるので、「Ｌ」レベルの比較判別信号ＲＡＤＤ，Ｒ
ＳＵＢを一致判別部１３に出力する。この場合、ナンド
ゲートＮＡ１，ＮＡ２の出力は、カウント値がいずれも
０であるので「Ｈ」レベルとなる。 一致判別部１３では、比較判別部１２から伝送される
比較判別信号ＲＡＤＤ，ＲＳＵＢ（「Ｌ」レベル）を受
けて、デコーダＤＣ１のＹ３〜Ｙ０端子に２進数１１１
０のデコード信号を出力し、このデコード信号とＳＡＴ
カラーコードＳＣ１，ＳＣ０（０１）を論理処理するこ
とによってナンドゲートＮＡ６からオアゲートＯＲ５に
「Ｌ」レベルの判別信号を送出する。 制御処理部１４では、判別タイミングパルスＪＴが
「Ｌ」レベルになると、フリップフロップＦＦ７から判
別許容信号ＪＥＮを出力し、後段の信号処理部（不図
示）では、判別許容信号ＪＥＮを受けると判別信号ＳＡ
ＴＪの取り込み処理を行い、この後に、制御処理部１４
側にリセットパルスＪＥＣＬを出力する。 制御処理部１４では、リセットパルスＪＥＣＬを受け
ると、分周回路ＤＶ２およびフリップフロップＦＦ６，
ＦＦ７をリセットし、これによって、判別許容信号ＪＥ
Ｎを「Ｌ」レベルにして、後段のＣＰＵの判別信号ＳＡ
ＴＪの取り込みを禁止させる。

【００１８】尚、上記説明では、一致判別部１３に入力
されるＳＡＴカラーコードＳＣ１，ＳＣ０を６０００Ｈ
ｚを示す（０１）であるとして述べたが、５９７０Ｈｚ
を示す（００）や、６０３０Ｈｚを示す（１０）が入力
された場合には、一致判別部１３のナンドゲートＮＡ６
の出力レベルが「Ｈ」レベル（不一致）状態となって、
受信したＳＡＴ信号周波数とＳＡＴカラーコードとの不
一致を示す判別信号ＳＡＴＪを出力するようになってい
る。（以上、図４のタイミングチャート参照）。

【００１９】２．デジタルＰＬＬ回路２０にｆｏ＝６０
３０ＨｚのＳＡＴ信号が入力された場合の動作。 この状態では、デジタルＰＬＬ回路２０からフリーラ
ン周波数ｆｒの位相を進めるための進相パルスＳＡＤＤ
が、ＳＡＴ信号の約１２周期毎に出力される。これは、
デジタルＰＬＬ回路２０において、フリーラン周波数ｆ
ｒの位相を１サイクル分だけ進相させる処理を行ってい
るためで、６０３０ＨｚのＳＡＴ信号がフリーラン周波
数ｆｒの１サイクル分だけ位相がずれるのに要する時間
が、ＳＡＴ信号の約１２周期分に相当するためである。 制御処理部１４から比較タイミングパルスＳＣＰＥＮ
が出力された後、次の比較タイミングパルスＳＣＰＥＮ
が出力されると、カウンタ部１１のフリップフロップＦ
Ｆ１，ＦＦ２はカウンタＣ１の進相パルスのカウント値
（例えば、１６進数で０ＢＨ）およびカウンタＣ２の遅
相パルスのカウント値（００Ｈ）を取り込んで比較判別
部１２に送出し、この後、判別タイミングパルスＪＴに
同期してカウンタＣ１，Ｃ２およびフリップフロップＦ
３，Ｆ４がリセットされる。この後、カウンタＣ１，Ｃ
２は、次の判別のために引き続いてデジタルＰＬＬ回路
２０側から伝送されるパルスカウントを行なう。 比較判別部１２では、カウンタ部１１から伝送された
カウント値を受けて、コンパレータＣＰ１からは「Ｈ」
レベルの比較判別信号ＲＡＤＤを、コンパレータＣＰ２
からは「Ｌ」レベルの比較判別信号ＲＳＵＢを一致判別
部２３に出力する。この場合、カウンタＣ１，Ｃ２から
出力されるカウント値は１６に達していないので、ナン
ドゲートＮＡ１，ＮＡ２の出力はいずれも「Ｈ」レベル
となる。 一致判別部１３では、比較判別部１２から伝送される
比較判別信号ＲＡＤＤ（「Ｈ」レベル），ＲＳＵＢ
（「Ｌ」レベル）を受けて、デコーダＤＣ１のＹ３〜Ｙ
０端子から２進数１１０１のデコード信号を出力し、こ
のデコード信号とＳＡＴカラーコードＳＣ１，ＳＣ０
（１０）を論理処理することによってナンドゲートＮＡ
６からオアゲートＯＲ５に「Ｌ」レベルの判別信号を送
出する。 制御処理部１４では、判別タイミングパルスＪＴが
「Ｌ」レベルになると、フリップフロップＦＦ７から判
別許容信号ＪＥＮを出力し、後段の信号処理部（不図
示）では、判別許容信号ＪＥＮを受けると、判別信号Ｓ
ＡＴＪの取り込み処理を行い、この後に、制御処理部１
４側にリセットパルスＪＥＣＬを出力する。 制御処理部１４では、リセットパルスＪＥＣＬを受け
ると、分周回路ＤＶ２およびフリップフロップＦＦ６，
ＦＦ７をリセットし、これによって、判別許容信号ＪＥ
Ｎを「Ｌ」レベルにして、後段のＣＰＵの判別信号ＳＡ
ＴＪの取り込みを禁止させる。

【００２０】尚、上記説明では、一致判別部１３に入力
されるＳＡＴカラーコードＳＣ１，ＳＣ０を６０３０Ｈ
ｚを示す（１０）であるとして述べたが、５９７０Ｈｚ
を示す（００）や、６０００Ｈｚを示す（０１）が入力
されると、一致判別部１３のナンドゲートＮＡ６の出力
レベルが「Ｈ」レベル（不一致）状態となって、受信し
たＳＡＴ信号周波数とＳＡＴカラーコードとの不一致を
示す判別信号ＳＡＴＪを出力するようになっている。
（以上、図５のタイミングチャート参照）。

【００２１】３．デジタルＰＬＬ回路２０にｆｏ＝５９
７０ＨｚのＳＡＴ信号が入力された場合の動作。 この状態では、デジタルＰＬＬ回路２０からフリーラ
ン周波数ｆｒの位相を遅らせるための遅相パルスＳＳＵ
Ｂが、ＳＡＴ信号の約６周期毎に出力される。これは、
デジタルＰＬＬ回路２０において、フリーラン周波数ｆ
ｒの位相を１／２サイクルだけ遅相させる処理を行って
いるためで、５９７０ＨｚのＳＡＴ信号がフリーラン周
波数ｆｒの１／２サイクル分だけ位相がずれるのに要す
る時間が、ＳＡＴ信号の約６周期分に相当するためであ
る。 制御処理部１４から比較タイミングパルスＳＣＰＥＮ
出力された後、次の比較タイミングパルスＳＣＰＥＮが
出力されると、カウンタ部１１のフリップフロップＦＦ
１，ＦＦ２はカウンタＣ１の進相パルスのカウント値
（００Ｈ）およびカウンタＣ２の遅相パルスのカウント
値（例えば０ＢＨ）を取り込んで比較判別部１２に送出
し、この後、判別タイミングパルスＪＴに同期してカウ
ンタＣ１，Ｃ２およびフリップフロップＦ３，Ｆ４がリ
セットされる。この後、カウンタＣ１，Ｃ２は、次の判
別のために引き続いてデジタルＰＬＬ回路２０側から伝
送されるパルスカウントを行なう。 比較判別部１２では、カウンタ部１１から伝送された
カウント値を受けて、コンパレータＣＰ１からは「Ｌ」
レベルの比較判別信号ＲＡＤＤを、コンパレータＣＰ２
からは「Ｈ」レベルの比較判別信号ＲＳＵＢを一致判別
部１３に出力する。この場合、ナンドゲートＮＡ１，Ｎ
Ａ２の出力はいずれも「Ｈ」レベルとなる 一致判別部１３では、比較判別部１２から伝送される
比較判別信号ＲＡＤＤ（「Ｌ」レベル），ＲＳＵＢ
（「Ｈ」レベル）を受けて、デコーダＤＣ１のＹ３〜Ｙ
０端子から２進数１０１１のデコード信号を出力し、こ
のデコード信号とＳＡＴカラーコードＳＣ１，ＳＣ０
（００）を論理処理することによってナンドゲートＮＡ
６からオアゲートＯＲ５に「Ｌ」レベルの判別信号を送
出する。 制御処理部１４では、判別タイミングパルスＪＴが
「Ｌ」レベルになると、フリップフロップＦＦ７から判
別許容パルスＪＥＮを出力し、後段の信号処理部（不図
示）では、判別許容パルスＪＥＮを受けると、判別信号
ＳＡＴＪの取り込み処理を行い、この後に、制御処理部
１４側にリセットパルスＪＥＣＬを出力する。 制御処理部１４では、リセットパルスＪＥＣＬを受け
ると、分周回路ＤＶ２およびフリップフロップＦＦ６，
ＦＦ７をリセットし、これによって、判別許容信号を
「Ｌ」レベルにして、後段のＣＰＵの判別信号ＳＡＴＪ
の取り込みを禁止させる。

【００２２】尚、上記説明では、一致判別部１３に入力
されるＳＡＴカラーコードＳＣ１，ＳＣ０を５９７０Ｈ
ｚを示す（００）であるとして述べたが、６０３０Ｈｚ
を示す（１０）や、６０００Ｈｚを示す（０１）が入力
されると、一致判別部１３のナンドゲートＮＡ６の出力
レベルが「Ｈ」レベル（不一致）状態となって、受信し
たＳＡＴ信号周波数とＳＡＴカラーコードとの不一致を
検出するようになっている。（以上、図６のタイミング
チャート参照）。

【００２３】４．ＳＡＴ信号が受信されず、ＲＳＡＴが
「Ｈ」レベルまたは「Ｌ」レベルの保持状態となった場
合の動作。 制御処理部１４の分周回路ＤＶ２では、クロック端子Ｃ
ＬＫにＳＡＴ信号ＲＳＡＴが入力されないので、フリッ
プフロップＦＦ６から「Ｌ」レベルのＳＡＴ検出信号Ｓ
ＡＴＥＮが出力されず、このＳＡＴ検出信号ＳＡＴＥＮ
を一致判別部１３のオアゲートＯＲ５に加えることによ
って、フリップフロップ７から判別許容信号ＪＥＮが出
力されても、強制的に不一致を示す「Ｈ」レベルの判別
信号ＳＡＴＪを出力させている。

【００２４】５．５９７０Ｈｚ，６０００Ｈｚ，６０３
０Ｈｚ以外の信号が受信された場合の動作。 この状態では、デジタルＰＬＬ回路２０から進相パルス
ＳＡＤＤあるいは遅相パルスＳＳＵＢが不規則に出力さ
れ、比較タイミングパルスＳＣＰＥＮが出力されるまで
にカウンタ部１１のカウンタＣ１またはＣ２で１６回パ
ルスがカウントされると、アンドゲートＡ１（Ａ２），
オアゲートＯＲ１，ＯＲ３（ＯＲ２，ＯＲ４）およびフ
リップフロップ３（４）によってフリップフロップ１
（２）にクロック信号が伝送されてカウント値（１１１
１）が比較判別部１２に伝送され、ナンドゲートＮＡ１
（ＮＡ２）から「Ｌ」レベルの信号が一致判別部１３側
に伝送されて、ＳＡＴカラーコードにかかわらず、強制
的に「Ｈ」レベルの判別信号ＳＡＴＪが出力されるよう
になっている。

【００２５】このように、本発明のＳＡＴ信号処理装置
１のＳＡＴ信号処理回路１０によれば、デジタルＰＬＬ
回路２０側から伝送される進相パルスＳＡＤＤあるいは
遅相パルスＳＳＵＢの計数値に基づいて、フリーラン周
波数ｆｒに対するＳＡＴ信号周波数ｆｏの大小を判別
し、判別したデータとＳＡＴカラーコードとを処理して
周波数の一致判別を行うようにしているので、従来のよ
うに、デジタルＰＬＬ回路のロック周波数範囲を広げる
ためのアナログＰＬＬ回路などが不要となり集積化しや
すいうえに、デジタルＰＬＬ回路から出力される信号が
進相パルス、遅相パルスなどのデジタル信号であるの
で、デジタル処理を行うことによって安定した判別処理
を行わせることができる。

【００２６】次に、デジタルＰＬＬ回路２０の構成およ
び概略動作を以下に説明する。図７は、上述したデジタ
ルＰＬＬ回路２０の詳細な構成例を示したもので、図に
おいて、２１は周波数ｆｒ＝９６ＫＨｚの基準フリーラ
ン信号を得るための原発振信号を出力する発振回路、２
２は発振信号を分周する分周回路、２３はフリーラン信
号をＳＡＴ信号ＲＳＡＴの位相にロックさせる制御を行
なう位相制御回路、２４は位相比較回路２５の制御に必
要なタイミングパルスを生成出力するタイミングパルス
発生回路である。尚、デジタルＰＬＬ回路２０の内部で
は、周波数９６ＫＨｚの基準フリーラン信号を分周する
ことによって周波数ｆｒ（６０００Ｈｚ）のフリーラン
信号を得ている。

【００２７】このようなデジタルＰＬＬ回路２０では、
図８の（ａ）に示したように、基準フリーラン信号（ｆ
ｒ＝９６ＫＨｚ）の８サイクル毎の期間Ｔのうち、最初
および最後の１サイクル分を除く６サイクルの検知期間
Ｔｏを前半Ｔｆおよび後半Ｔｓに分け、この検知期間Ｔ
ｏにおける各サイクルのＳＡＴ信号の入力の有無をカウ
ントして処理し、この処理結果に基づいてフリーラン信
号の位相がＳＡＴ信号に一致するように、基準フリーラ
ン信号にパルス信号を付加したりあるいは削除する制御
を行なうようになっている。

【００２８】すなわち、位相比較回路２５では、検知期
間Ｔｏにおいてカウント許容信号ＣＮＴＥＮが出力され
ている期間は、ＳＡＴ信号ＲＳＡＴの「Ｈ」レベル状態
をカウンタＣ１Ｃでカウントするとともに、ＳＡＴ信号
ＲＳＡＴの「Ｌ」レベル状態をカウンタＣ０Ｃでカウン
トし、また、比較許容信号ＣＰＥＮが出力されている期
間は、カウンタＦ１Ｃ，Ｆ０Ｃによって前半の検知期間
ＴｆにおけるＳＡＴ信号の「Ｈ」レベルおよび「Ｌ」レ
ベル状態をカウントし、更に、ＥＣＣＬ信号が出力され
ると、カウンタＳ１Ｃ，Ｓ０Ｃによって後半の検知期間
ＴｓにおけるＳＡＴ信号の「Ｈ」レベルおよび「Ｌ」レ
ベル状態をカウントするようになっている。そして、こ
れらの各カウンタのカウント結果をセレクタＳＴＡ，Ｓ
ＴＢ、コンパレータＣＰＣ，ＣＰＤおよびフリップフロ
ップＦＦＣ，ＦＦＤで処理して、進相パルスあるいは遅
相パルスを出力させ、これによって、ＳＡＴ信号のレベ
ル変化点が検知期間Ｔｏ内に入らないように、基準フリ
ーラン信号にパルス信号を挿入したり、あるいはパルス
信号を削除するようになっている。

【００２９】図８の（ａ），（ｂ）および図９の
（ａ），（ｂ）は、このようなデジタルＰＬＬ回路２０
の動作をタイムチャートをもって示したもので、図８の
（ａ）に示したように、ＳＡＴ信号が後半の検知期間Ｔ
ｓにレベル変化点を有している場合には、位相比較回路
２５から進相パルスＳＡＤＤを位相制御回路２３に出力
し、フリーラン信号にパルス挿入を行って位相を１サイ
クルだけ進め、逆に、図８の（ｂ）に示したように、Ｓ
ＡＴ信号が前半の検知期間Ｔｆにレベル変化点を有して
いる場合には、位相比較回路２５から遅相パルスＳＳＵ
Ｂを位相制御回路２３に出力し、基準フリーラン信号の
パルス削除を行って位相を１／２サイクルだけ遅らせる
ようになっている。

【００３０】また、図９の（ａ）に示したように、ＳＡ
Ｔ信号が前半および後半の双方の検知期間Ｔｆ，Ｔｓに
おいてレベル変化点を有している場合には（検知期間内
で判定されたレベルに対して反転レベルの期間が３以上
であれば）、進相パルスＳＡＤＤとともにＳＰＤ信号を
出力して基準フリーラン信号９６ＫＨｚの２サイクル分
にパルス挿入を行って進相処理を行なわせる一方、図９
の（ｂ）に示したように、ＳＡＴ信号が前半および後半
の検知期間Ｔｆ，Ｔｓの境界でレベル変化点を有してい
る場合にも位相のズレが大きいものと見なして進相ある
いは遅相の角度を倍にするＳＰＤ信号を同時に出力する
ようになっている。

【００３１】このように、デジタルＰＬＬ回路では、基
準フリーラン信号にパルス挿入や削除を施して進相処理
あるいは遅相処理を行うことによって、ＳＡＴ信号のレ
ベル変化点を検知期間Ｔｏの外側にシフトさせ、これに
よって、進相パルスあるいは遅相パルスの出力されない
ロック状態を維持するようになっている。

【００３２】

【発明の効果】以上の説明から理解されるように、本発
明のＳＡＴ信号処理装置によれば、受信したＳＡＴ信号
周波数に応じてデジタルＰＬＬ回路から出力される進相
パルスあるいは遅相パルスをカウントすることによっ
て、デジタルＰＬＬ回路のフリーラン周波数に対するＳ
ＡＴ信号周波数の大小判別を行い、求めた判別データと
ＳＡＴカラーコードから周波数の一致判別処理を行な
う。このため、従来のようにデジタルＰＬＬ回路のロッ
ク範囲を広げるためのアナログＰＬＬ回路などが不要と
なり、高集積化を容易に行なうことができる。また、Ｓ
ＡＴ信号周波数の大小判別データとＳＡＴカラーコード
とをデジタル的に論理処理すれば良いので、従来のよう
に、ＳＡＴ信号そのものを処理する場合に比べて、処理
を簡略化させることができる。

【図面の簡単な説明】

【図１】本発明のＳＡＴ信号処理装置の構成例図であ
る。

【図２】図１に示したＳＡＴ信号処理装置に用いられる
ＳＡＴ信号処理回路の回路例図である。

【図３】図２に示したＳＡＴ信号処理回路の制御処理部
の出力信号を説明するタイムチャートである。

【図４】図２に示したＳＡＴ信号処理回路の、ロック時
における動作を説明するタイムチャートである。

【図５】図２に示したＳＡＴ信号処理回路において、進
相パルスが入力された場合の動作を説明するタイムチャ
ートである。

【図６】図２に示したＳＡＴ信号処理回路において、遅
相パルスが入力された場合の動作を説明するタイムチャ
ートである。

【図７】デジタルＰＬＬ回路の回路例図である。

【図８】（ａ），（ｂ）は、図７に示したデジタルＰＬ
Ｌ回路の動作を説明するタイムチャートである。

【図９】（ａ），（ｂ）は、図７に示したデジタルＰＬ
Ｌ回路の動作を説明するタイムチャートである。

【図１０】従来のＳＡＴ信号処理装置の構成例図であ
る。

【符号の説明】

１０・・・ＳＡＴ信号処理回路 １１・・・カウンタ部 １２・・・比較判別部 １３・・・一致判別部 ２０・・・デジタルＰＬＬ回路 ｆｒ・・・フリーラン周波数 ｆｏ・・・ＳＡＴ信号周波数 ＲＳＡＴ・・・ＳＡＴ信号 ＳＡＤＤ・・・進相パルス ＳＳＵＢ・・・遅相パルス ＳＣ０，ＳＣ１・・・ＳＡＴカラーコード

Claims (1)

【特許請求の範囲】
1. 【請求項１】受信したＳＡＴ信号に応じてデジタルＰＬ
   Ｌ回路より出力される進相パルスまたは遅相パルスを計
   数するカウンタ部と、計数値に基づいて上記ＰＬＬ回路
   のフリーラン周波数に対するＳＡＴ信号周波数の大小判
   別を行なう比較判別部と、受信したＳＡＴカラーコード
   と上記判別結果から、ＳＡＴ信号とＳＡＴカラーコード
   の示す周波数との一致を判別する一致判別部とを備えた
   ＳＡＴ信号処理装置。