JPH052522A - 共有記憶装置 - Google Patents
共有記憶装置Info
- Publication number
- JPH052522A JPH052522A JP40591A JP40591A JPH052522A JP H052522 A JPH052522 A JP H052522A JP 40591 A JP40591 A JP 40591A JP 40591 A JP40591 A JP 40591A JP H052522 A JPH052522 A JP H052522A
- Authority
- JP
- Japan
- Prior art keywords
- storage device
- shared storage
- information processing
- shared
- processing system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】
【構成】 バリッドビット１０は、共有記憶装置内に有
効なデータを保持しているか否かを表わす。バリッドビ
ット制御部１１は、バリッドビット１０の内容を各情報
処理システム２，３から設定あるいは解除する。判断部
１２は、各情報処理システム２，３からの共有記憶装置
リード要求に対してバリッドビット１０の内容を参照し
リード可能か否かを判断する。通知部１３は、この判断
結果を要求元システムに通知する。 【効果】 各情報処理システム２，３が個々に共有記憶
装置１の使用可能チェックを行なう必要がなくなり、共
有記憶装置１内のデータ制御を効率よく確実に遂行でき
る。
効なデータを保持しているか否かを表わす。バリッドビ
ット制御部１１は、バリッドビット１０の内容を各情報
処理システム２，３から設定あるいは解除する。判断部
１２は、各情報処理システム２，３からの共有記憶装置
リード要求に対してバリッドビット１０の内容を参照し
リード可能か否かを判断する。通知部１３は、この判断
結果を要求元システムに通知する。 【効果】 各情報処理システム２，３が個々に共有記憶
装置１の使用可能チェックを行なう必要がなくなり、共
有記憶装置１内のデータ制御を効率よく確実に遂行でき
る。
Description
【０００１】
【産業上の利用分野】本発明は共有記憶装置に関し、特
に、複数の情報処理システムから共有される共有記憶装
置に関する。
に、複数の情報処理システムから共有される共有記憶装
置に関する。
【０００２】
【従来の技術】従来の共有記憶装置は、複数の情報処理
システムから共有される共有記憶装置を利用する場合
は、共有記憶装置が有効なデータを保持しているか否
か、すなわち共有記憶装置内のデータの初期設定が必要
か否かを各々の情報処理システム２側で事前にチェック
を行なう必要がある。
システムから共有される共有記憶装置を利用する場合
は、共有記憶装置が有効なデータを保持しているか否
か、すなわち共有記憶装置内のデータの初期設定が必要
か否かを各々の情報処理システム２側で事前にチェック
を行なう必要がある。
【０００３】
【発明が解決しようとする課題】上述した従来の共有記
憶装置では、共有記憶装置内のデータを有効か否かのチ
ェックを複数の共有記憶装置でその都度個別に行なわな
ければならないので効率が悪く誤動作が起きやすいとい
う欠点がある。
憶装置では、共有記憶装置内のデータを有効か否かのチ
ェックを複数の共有記憶装置でその都度個別に行なわな
ければならないので効率が悪く誤動作が起きやすいとい
う欠点がある。
【０００４】
【課題を解決するための手段】本発明は、複数の独立し
た情報処理システムから共有される共有記憶装置におい
て、前記共有記憶装置内に有効なデータを保持している
か否かを表わす手段と、この表わす手段の内容を前記各
情報処理システムから設定あるいは解除する手段（１
１）と、前記各情報処理システムからの共有記憶装置リ
ード要求に対して前記表わす手段の内容を参照しリード
可能か否かを判断する手段と、この判断結果を要求元シ
ステムに通知する手段とを具備することを特徴とするも
のである。
た情報処理システムから共有される共有記憶装置におい
て、前記共有記憶装置内に有効なデータを保持している
か否かを表わす手段と、この表わす手段の内容を前記各
情報処理システムから設定あるいは解除する手段（１
１）と、前記各情報処理システムからの共有記憶装置リ
ード要求に対して前記表わす手段の内容を参照しリード
可能か否かを判断する手段と、この判断結果を要求元シ
ステムに通知する手段とを具備することを特徴とするも
のである。
【０００５】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００６】図１は本発明の一実施例を示す構成図であ
り、複数の情報処理システムから共有される共有記憶装
置１と、独立した情報処理システム２、情報処理システ
ム３とを示している。共有記憶装置１は、共有記憶装置
１内に有効なデータを保持しているか否かを表示するダ
イナミックＲＡＭであるバリッドビット１０と、バリッ
ドビット１０をマイクロプログラムにて制御するバリッ
ドビット制御部１１と、共有記憶装置１が使用可能がど
うかを判断する判断部１２と、その判断結果を情報処理
システムに通知する通知部１３を具備する。
り、複数の情報処理システムから共有される共有記憶装
置１と、独立した情報処理システム２、情報処理システ
ム３とを示している。共有記憶装置１は、共有記憶装置
１内に有効なデータを保持しているか否かを表示するダ
イナミックＲＡＭであるバリッドビット１０と、バリッ
ドビット１０をマイクロプログラムにて制御するバリッ
ドビット制御部１１と、共有記憶装置１が使用可能がど
うかを判断する判断部１２と、その判断結果を情報処理
システムに通知する通知部１３を具備する。
【０００７】次に、この実施例に示す共有記憶装置の動
作を説明する。
作を説明する。
【０００８】まず、情報処理システム２が共有記憶装置
１の使用を開始する場合について示す。
１の使用を開始する場合について示す。
【０００９】情報処理システム２が共有記憶装置１の使
用を開始する場合、情報処理システム２は共有記憶装置
１にリード要求を出す。このリード要求を受けとった共
有記憶装置１内の判断部１２はバリッドビット１０の内
容を参照しリード可能か否かを判別する。
用を開始する場合、情報処理システム２は共有記憶装置
１にリード要求を出す。このリード要求を受けとった共
有記憶装置１内の判断部１２はバリッドビット１０の内
容を参照しリード可能か否かを判別する。
【００１０】いま、バリッドビットが設定されていたと
すると、判断部１２は他の情報処理システムが既に共有
記憶装置１を使用していると認識しリード可能な旨の正
常リターンを選択する。次に通知部１３は、この判断結
果をリード要求元の情報処理システム２へ通知し、情報
処理システム２は正常リターンが返ってきたのでそのま
ま共有記憶装置１を使用し続ける。
すると、判断部１２は他の情報処理システムが既に共有
記憶装置１を使用していると認識しリード可能な旨の正
常リターンを選択する。次に通知部１３は、この判断結
果をリード要求元の情報処理システム２へ通知し、情報
処理システム２は正常リターンが返ってきたのでそのま
ま共有記憶装置１を使用し続ける。
【００１１】逆にバリッドビット１０が設定されていな
かったとすると、判断部１２は共有記憶装置１が、いま
までどの情報処理システムからも使用されていなかった
ので、リード不可と判断し異常リターンを選択する。通
知部１３によってリード要求元に異常リターンが返る
と、情報処理システム２は、共有記憶装置１の初期設定
を行ない、続いてバリッドビット制御部１１にバリッド
ビット設定要求を行なう。バリッドビット制御部１１は
この要求を受け、バリッドビットを設定する。バリッド
ビット設定終了後情報処理システム２は再び共有記憶装
置１に対するリード要求を実施し以後正常に使用するこ
とが可能となる。
かったとすると、判断部１２は共有記憶装置１が、いま
までどの情報処理システムからも使用されていなかった
ので、リード不可と判断し異常リターンを選択する。通
知部１３によってリード要求元に異常リターンが返る
と、情報処理システム２は、共有記憶装置１の初期設定
を行ない、続いてバリッドビット制御部１１にバリッド
ビット設定要求を行なう。バリッドビット制御部１１は
この要求を受け、バリッドビットを設定する。バリッド
ビット設定終了後情報処理システム２は再び共有記憶装
置１に対するリード要求を実施し以後正常に使用するこ
とが可能となる。
【００１２】情報処理システム３が共有記憶装置１の使
用を開始する場合も同様の処理を行なう。
用を開始する場合も同様の処理を行なう。
【００１３】次に、バリッドビット１０の解除を行なう
場合について説明する。
場合について説明する。
【００１４】情報処理システム２が共有記憶装置１の使
用を終了する場合、情報処理システム２は情報処理シス
テム３へ共有記憶装置１の使用終了を通知し、情報処理
システム３からの応答を待つ。情報処理システム３から
共有記憶装置１を使用中の旨応答があった場合は情報処
理システム２は共有記憶装置１には何もアクセスを行な
わない。情報処理システム３から共有記憶装置１の未使
用を通知された場合、あるいは情報処理システム３が停
止している場合、情報処理システム２は共有記憶装置１
内のバリッドビット制御部１１にバリッドビット解除要
求を通知する。バリッドビット制御部１１は前記要求を
受けバリッドビット１０の解除を行なう。
用を終了する場合、情報処理システム２は情報処理シス
テム３へ共有記憶装置１の使用終了を通知し、情報処理
システム３からの応答を待つ。情報処理システム３から
共有記憶装置１を使用中の旨応答があった場合は情報処
理システム２は共有記憶装置１には何もアクセスを行な
わない。情報処理システム３から共有記憶装置１の未使
用を通知された場合、あるいは情報処理システム３が停
止している場合、情報処理システム２は共有記憶装置１
内のバリッドビット制御部１１にバリッドビット解除要
求を通知する。バリッドビット制御部１１は前記要求を
受けバリッドビット１０の解除を行なう。
【００１５】
【発明の効果】以上説明したように、本発明は、複数の
情報処理システムから共有される共有記憶装置内に有効
なデータを保持しているか否かを示す手段を設け共有記
憶装置側でアクセス可能か否かを判断させることによ
り、従来のように各情報処理システムが個々に共有記憶
装置の使用可能チェックを行なう必要がなくなり、共有
記憶装置内のデータ制御を効率よく確実に遂行できると
いう効果を奏する。
情報処理システムから共有される共有記憶装置内に有効
なデータを保持しているか否かを示す手段を設け共有記
憶装置側でアクセス可能か否かを判断させることによ
り、従来のように各情報処理システムが個々に共有記憶
装置の使用可能チェックを行なう必要がなくなり、共有
記憶装置内のデータ制御を効率よく確実に遂行できると
いう効果を奏する。
【図面の簡単な説明】
【図１】本発明の一実施例の構成図である。
１ 共有記憶装置
２ 情報処理システム
３ 情報処理システム
１０ バリッドビット
１１ バリッドビット制御部
１２ 判断部
１３ 通知部
Claims (2)
- 【請求項１】 複数の独立した情報処理システムから共
有される共有記憶装置において、前記共有記憶装置内に
有効なデータを保持しているか否かを表わす手段と、こ
の表わす手段の内容を前記各情報処理システムから設定
あるいは解除する手段と、前記各情報処理システムから
の共有記憶装置リード要求に対して前記表わす手段の内
容を参照しリード可能か否かを判断する手段と、この判
断結果を要求元システムに通知する手段とを具備するこ
とを特徴とする共有記憶装置。 - 【請求項２】 前記表わす手段が、前記共有記憶装置内
に有効なデータを保持しているか否かを表示するダイナ
ミックＲＡＭであることを特徴とする請求項１記載の共
有記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP40591A JPH052522A (ja) | 1991-01-08 | 1991-01-08 | 共有記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP40591A JPH052522A (ja) | 1991-01-08 | 1991-01-08 | 共有記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH052522A true JPH052522A (ja) | 1993-01-08 |
Family
ID=11472894
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP40591A Pending JPH052522A (ja) | 1991-01-08 | 1991-01-08 | 共有記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH052522A (ja) |
-
1991
- 1991-01-08 JP JP40591A patent/JPH052522A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6564271B2 (en) | Method and apparatus for automatically transferring I/O blocks between a host system and a host adapter | |
| US5781927A (en) | Main memory arbitration with priority scheduling capability including multiple priorty signal connections | |
| JP2003076451A (ja) | 情報処理装置および状態の問合せに対する応答方法 | |
| JPH052522A (ja) | 共有記憶装置 | |
| JPH0825757A (ja) | プリンタ装置 | |
| JP2828005B2 (ja) | プリンタ装置 | |
| JPH04256055A (ja) | 有効データ保持状態表示方式 | |
| JPH10283329A (ja) | メモリ排他制御方法 | |
| JP2868002B1 (ja) | 磁気ディスクシステムおよび磁気ディスク制御装置 | |
| JPS58182737A (ja) | 情報処理装置 | |
| JP3227568B2 (ja) | プラグ＆プレイシステムの自動制御回路 | |
| JPH05282244A (ja) | 情報処理装置 | |
| JP3273191B2 (ja) | データ転送装置 | |
| JPS6220584B2 (ja) | ||
| JPH0370262B2 (ja) | ||
| JP2837893B2 (ja) | マイクロコンピュータ装置 | |
| JP2910444B2 (ja) | バス送信制御方式 | |
| JPH02219157A (ja) | コンピュータシステム内のバスアービタ | |
| JP2752834B2 (ja) | データ転送装置 | |
| JPH05173902A (ja) | スモール・コンピュータ・システム・インタフェース情報監視装置 | |
| JPS6376041A (ja) | 複数ポ−トに対するデ−タのリ−ド，ライト方式 | |
| JPS62114047A (ja) | 記憶装置 | |
| JPH08305653A (ja) | 記憶装置の入出力制御方法 | |
| JPS61138344A (ja) | デバツグ方式 | |
| JPH03216373A (ja) | ページプリンタ |