JPH0525392B2 - - Google Patents
Info
- Publication number
- JPH0525392B2 JPH0525392B2 JP23974286A JP23974286A JPH0525392B2 JP H0525392 B2 JPH0525392 B2 JP H0525392B2 JP 23974286 A JP23974286 A JP 23974286A JP 23974286 A JP23974286 A JP 23974286A JP H0525392 B2 JPH0525392 B2 JP H0525392B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- semiconductor
- pieces
- transistor
- plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/811—Multiple chips on leadframes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5368—Shapes of wire connectors the bond wires having helical loops
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Bipolar Transistors (AREA)
- Wire Bonding (AREA)
- Power Conversion In General (AREA)
Description
本発明は、複数の電極を有する半導体片を複数
個内蔵し、半導体片の各電極に共通外部端子が直
接あるいは間接に接続される半導体装置に関す
る。
個内蔵し、半導体片の各電極に共通外部端子が直
接あるいは間接に接続される半導体装置に関す
る。
上述のような半導体装置の一例としてのトラン
ジスタモジユールを第２図ａ，ｂに示す。２個の
トランジスタ片１がコレクタ端子板２を介して絶
縁板３１の上に固着され、トランジスタ片１上の
エミツタ電極およびベース電極はそれぞれ導線６
のボンデイングにより絶縁板３１上に固着された
エミツタ端子板４、ベース端子板５と接続されて
いる。コレクタ端子板２、エミツタ端子板４、ベ
ース端子板５の端部は垂直に立ち上がつて、それ
ぞれ外部引出し端子２１，４１、接続用端子５１
が形成されている。別にベース駆動用の補助エミ
ツタ端子４２、補助ベース端子５２が接続板３２
の上に固定され、それぞれエミツタ端子板４、ベ
ース接続用端子５１に接続されている。絶縁板３
１，３２は共通の金属基板７の上に固着されてお
り、この基板に鎖線８で示す外囲器を接着し、そ
の中に樹脂を充填することによりトランジスタ片
１が外部雰囲気から遮蔽されている。ところが、
このような半導体装置は、トランジスタ片１から
各端子の接続孔９までにインダクタンスLsを有し
ているため、高周波動作をさせた場合、次の二つ
の問題点があつた。 一つは、前記インダクタンスLsとトランジスタ
片１のスイツチング時間tfで決定されるサージ電
圧Vs＝Ls×Ic／tfによりトランジスタに過大電圧
が加わる。ここで、Icはトランジスタ片１に流れ
る電流値である。他の一つは、複数のトランジス
タ片を並列にて用いた場合、各々のトランジスタ
片１から接続孔９までのインダクタンスが異な
り、トランジスタ片１がターンオンする際に流れ
るターンオン電流の間にずれを生じ、高周波動作
では大きなターンオン損失のずれとなつて現れ
る。
ジスタモジユールを第２図ａ，ｂに示す。２個の
トランジスタ片１がコレクタ端子板２を介して絶
縁板３１の上に固着され、トランジスタ片１上の
エミツタ電極およびベース電極はそれぞれ導線６
のボンデイングにより絶縁板３１上に固着された
エミツタ端子板４、ベース端子板５と接続されて
いる。コレクタ端子板２、エミツタ端子板４、ベ
ース端子板５の端部は垂直に立ち上がつて、それ
ぞれ外部引出し端子２１，４１、接続用端子５１
が形成されている。別にベース駆動用の補助エミ
ツタ端子４２、補助ベース端子５２が接続板３２
の上に固定され、それぞれエミツタ端子板４、ベ
ース接続用端子５１に接続されている。絶縁板３
１，３２は共通の金属基板７の上に固着されてお
り、この基板に鎖線８で示す外囲器を接着し、そ
の中に樹脂を充填することによりトランジスタ片
１が外部雰囲気から遮蔽されている。ところが、
このような半導体装置は、トランジスタ片１から
各端子の接続孔９までにインダクタンスLsを有し
ているため、高周波動作をさせた場合、次の二つ
の問題点があつた。 一つは、前記インダクタンスLsとトランジスタ
片１のスイツチング時間tfで決定されるサージ電
圧Vs＝Ls×Ic／tfによりトランジスタに過大電圧
が加わる。ここで、Icはトランジスタ片１に流れ
る電流値である。他の一つは、複数のトランジス
タ片を並列にて用いた場合、各々のトランジスタ
片１から接続孔９までのインダクタンスが異な
り、トランジスタ片１がターンオンする際に流れ
るターンオン電流の間にずれを生じ、高周波動作
では大きなターンオン損失のずれとなつて現れ
る。
本発明は、上述の問題点に鑑み、各半導体片の
電極と端子導体の外部端部との間のインダクタン
スを小さく、かつその値の差も小さくして高速動
作の際に過大なサージ電圧が加わることなく、ま
た各半導体片過渡電流のバランスがとれる半導体
装置を提供することを目的とする。
電極と端子導体の外部端部との間のインダクタン
スを小さく、かつその値の差も小さくして高速動
作の際に過大なサージ電圧が加わることなく、ま
た各半導体片過渡電流のバランスがとれる半導体
装置を提供することを目的とする。
本発明は、一列に配列された複数の半導体片と
面を半導体片の面に平行にして絶縁板を介して互
いにずらして重ねられた複数の端子板とを共通基
板上に固定し、半導体片の電極と端子板の露出面
とを接続する導線を半導体片の配列方向に垂直に
し、各端子板にそれぞれ一つの端子導体を互いに
間隔を介して重なる位置に連結するもので、この
結果、各電極から端子へ流れる電流によつて生ず
る磁界が打消されてインダクタンスが小さくな
り、またその値もほぼ等しくなつて上記の目的が
達成される。さらに二つの補助端子を設ける場合
には、導線によりそれぞれ端子導体と端子板との
連結部近くに接続し、各導線をより合わせること
により上記と同様の効果が生ずる。
面を半導体片の面に平行にして絶縁板を介して互
いにずらして重ねられた複数の端子板とを共通基
板上に固定し、半導体片の電極と端子板の露出面
とを接続する導線を半導体片の配列方向に垂直に
し、各端子板にそれぞれ一つの端子導体を互いに
間隔を介して重なる位置に連結するもので、この
結果、各電極から端子へ流れる電流によつて生ず
る磁界が打消されてインダクタンスが小さくな
り、またその値もほぼ等しくなつて上記の目的が
達成される。さらに二つの補助端子を設ける場合
には、導線によりそれぞれ端子導体と端子板との
連結部近くに接続し、各導線をより合わせること
により上記と同様の効果が生ずる。
第１図ａ，ｂは本発明の一実施例を示し、第２
図と共通の点には同一の符号が付されている。２
個のトランジスタ片１は、第２図の場合と同様絶
縁板３１を介して金属基板７の上に固着されたコ
レクタ端子板２の上に固着されている。しかし、
第２図の場合と異なりコレクタ端子板２はトラン
ジスタ片１の配列方向に垂直に広がつており、端
部の中央から外部引出し端子２１が立上がつてい
る。コレクタ端子板２の露出面には絶縁板３３が
固着され、さらにその上にエミツタ端子板４が固
着されている。エミツタ端子板４の端部中央から
はコレクタ端子２１と間隔を置いて平行にエミツ
タ端子４１が立てられている。エミツタ端子板４
の上には絶縁板３４を介してベース端子板５が固
着され、ベース端子板５の端部中央からはエミツ
タ端子４と間隔を置いて平行にベース接続用端子
５１が立てられている。トランジスタ片１の上の
エミツタ電極およびベース電極は、トランジスタ
片１の配列方向に垂直な平行導線６によつてそれ
ぞれエミツタ端子板４、ベース端子板５と接続さ
れており、基板上に絶縁体３５を介して固定され
た補助エミツタ端子４２はエミツタ端子４１と、
また補助ベース端子５２はベース接続用端子５１
と導線６１，６２で接続されるが、導線６１，６
２は密により合わされている。この結果、コレク
タ端子２１よりエミツタ端子４１に流れる電流あ
るいは補助ベース端子５２から補助エミツタ端子
４２に流れる電流は、トランジスタ片から平行な
経路を通つて逆行することになり、トランジスタ
片１から各端子の接続孔９までのインダクタンス
が小さくなる。また、トランジスタ片１からコレ
クタ端子２１、エミツタ端子４１の接続孔９まで
の経路は平行でほぼ等しくなるため、インダクタ
ンスもほぼ等しくなる。図の実施例ではコレクタ
端子２１、エミツタ端子４１をそれぞれコレクタ
端子板２、エミツタ端子板４の端部の中央から立
ち上げているが、端部の端から立ち上げてもイン
ダクタンスに対する効果は大きく変わらない。
図と共通の点には同一の符号が付されている。２
個のトランジスタ片１は、第２図の場合と同様絶
縁板３１を介して金属基板７の上に固着されたコ
レクタ端子板２の上に固着されている。しかし、
第２図の場合と異なりコレクタ端子板２はトラン
ジスタ片１の配列方向に垂直に広がつており、端
部の中央から外部引出し端子２１が立上がつてい
る。コレクタ端子板２の露出面には絶縁板３３が
固着され、さらにその上にエミツタ端子板４が固
着されている。エミツタ端子板４の端部中央から
はコレクタ端子２１と間隔を置いて平行にエミツ
タ端子４１が立てられている。エミツタ端子板４
の上には絶縁板３４を介してベース端子板５が固
着され、ベース端子板５の端部中央からはエミツ
タ端子４と間隔を置いて平行にベース接続用端子
５１が立てられている。トランジスタ片１の上の
エミツタ電極およびベース電極は、トランジスタ
片１の配列方向に垂直な平行導線６によつてそれ
ぞれエミツタ端子板４、ベース端子板５と接続さ
れており、基板上に絶縁体３５を介して固定され
た補助エミツタ端子４２はエミツタ端子４１と、
また補助ベース端子５２はベース接続用端子５１
と導線６１，６２で接続されるが、導線６１，６
２は密により合わされている。この結果、コレク
タ端子２１よりエミツタ端子４１に流れる電流あ
るいは補助ベース端子５２から補助エミツタ端子
４２に流れる電流は、トランジスタ片から平行な
経路を通つて逆行することになり、トランジスタ
片１から各端子の接続孔９までのインダクタンス
が小さくなる。また、トランジスタ片１からコレ
クタ端子２１、エミツタ端子４１の接続孔９まで
の経路は平行でほぼ等しくなるため、インダクタ
ンスもほぼ等しくなる。図の実施例ではコレクタ
端子２１、エミツタ端子４１をそれぞれコレクタ
端子板２、エミツタ端子板４の端部の中央から立
ち上げているが、端部の端から立ち上げてもイン
ダクタンスに対する効果は大きく変わらない。
本発明によれば、複数の半導体片に対して共通
な端子板を絶縁板を介して重ね合わせ、また端子
板と半導体片の電極を接続する導線を平行にし、
各端子板に接続される端子導体も重なる位置で平
行にすることによつて、各電極から端子に流れる
電流が平行に逆行することによりインダクタンス
が小さくなり、スイツチング時に大きな過電圧が
加わることなく、またインダクタンスの差が少な
くなつてターンオン電流のずれがなくなり、大き
なターンオン損失のずれが生じることがない。本
発明は実施例で述べたバイポーラトランジスタモ
ジユールに限らず、電界効果トランジスタあるい
はサイリスタからなるモジユールにも有効に適用
できることはいうまでもない。
な端子板を絶縁板を介して重ね合わせ、また端子
板と半導体片の電極を接続する導線を平行にし、
各端子板に接続される端子導体も重なる位置で平
行にすることによつて、各電極から端子に流れる
電流が平行に逆行することによりインダクタンス
が小さくなり、スイツチング時に大きな過電圧が
加わることなく、またインダクタンスの差が少な
くなつてターンオン電流のずれがなくなり、大き
なターンオン損失のずれが生じることがない。本
発明は実施例で述べたバイポーラトランジスタモ
ジユールに限らず、電界効果トランジスタあるい
はサイリスタからなるモジユールにも有効に適用
できることはいうまでもない。
第１図は本発明の一実施例を示し、ａが平面
図、ｂが正面図、第２図は従来のトランジスタモ
ジユールを示し、ａが平面図、ｂが正面図であ
る。 １……トランジスタ片、２……コレクタ端子
板、２１……コレクタ端子、３１，３３，３４…
…絶縁板、４……エミツタ端子板、４１……エミ
ツタ端子、４２……補助エミツタ端子、５……ベ
ース端子板、５１……ベース接続用端子、５２…
…補助ベース端子、６……導線、７……基板、８
……外囲器。
図、ｂが正面図、第２図は従来のトランジスタモ
ジユールを示し、ａが平面図、ｂが正面図であ
る。 １……トランジスタ片、２……コレクタ端子
板、２１……コレクタ端子、３１，３３，３４…
…絶縁板、４……エミツタ端子板、４１……エミ
ツタ端子、４２……補助エミツタ端子、５……ベ
ース端子板、５１……ベース接続用端子、５２…
…補助ベース端子、６……導線、７……基板、８
……外囲器。
Claims (1)
- 【特許請求の範囲】 １ 複数の電極を有する半導体片を複数個内蔵
し、該半導体片の各電極に共通外部端子が直接あ
るいは間接に接続されるものにおいて、一列に配
列された複数の半導体片と面を半導体片の面に平
行にして絶縁板を介して互いにずらして重ねられ
た複数の端子板とが共通基板上に固定され、半導
体片の電極と端子板の露出面とを接続する導線が
半導体片の配列方向に垂直にされ、各端子板には
それぞれ一つの端子導体が間隔を介して重なる位
置に連結されたことを特徴とする半導体装置。 ２ 特許請求の範囲第１項記載の装置において、
二つの補助端子が互いにより合わされる導線によ
りそれぞれ端子板と端子導体の連結部近傍に接続
されたことを特徴とする半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61239742A JPS6393126A (ja) | 1986-10-08 | 1986-10-08 | 半導体装置 |
| US07/104,083 US4825279A (en) | 1986-10-08 | 1987-10-05 | Semiconductor device |
| DE19873734067 DE3734067A1 (de) | 1986-10-08 | 1987-10-08 | Halbleitervorrichtung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61239742A JPS6393126A (ja) | 1986-10-08 | 1986-10-08 | 半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6080028A Division JPH0783087B2 (ja) | 1994-04-19 | 1994-04-19 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6393126A JPS6393126A (ja) | 1988-04-23 |
| JPH0525392B2 true JPH0525392B2 (ja) | 1993-04-12 |
Family
ID=17049256
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61239742A Granted JPS6393126A (ja) | 1986-10-08 | 1986-10-08 | 半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4825279A (ja) |
| JP (1) | JPS6393126A (ja) |
| DE (1) | DE3734067A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016092283A (ja) * | 2014-11-07 | 2016-05-23 | 三菱電機株式会社 | 回路基板 |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4907068A (en) * | 1987-01-21 | 1990-03-06 | Siemens Aktiengesellschaft | Semiconductor arrangement having at least one semiconductor body |
| JPH0617316Y2 (ja) * | 1988-08-09 | 1994-05-02 | 富士電機株式会社 | 半導体装置 |
| DE4000618A1 (de) * | 1989-01-27 | 1990-08-02 | Felten & Guilleaume Energie | Abgrenzeinheit mit verringertem wellenwiderstand fuer kks-(kathodischer korrosionsschutz-)anlagen |
| DE3937045A1 (de) * | 1989-11-07 | 1991-05-08 | Abb Ixys Semiconductor Gmbh | Leistungshalbleitermodul |
| US4965710A (en) * | 1989-11-16 | 1990-10-23 | International Rectifier Corporation | Insulated gate bipolar transistor power module |
| JPH03263363A (ja) * | 1990-02-23 | 1991-11-22 | Fuji Electric Co Ltd | 半導体装置 |
| JP2744675B2 (ja) * | 1990-05-16 | 1998-04-28 | オ−クマ株式会社 | トランジスタモジュール |
| EP0460554A1 (en) * | 1990-05-30 | 1991-12-11 | Sanyo Electric Co., Ltd. | Hybrid integrated circuit device |
| GB2249869B (en) * | 1990-09-17 | 1994-10-12 | Fuji Electric Co Ltd | Semiconductor device |
| US5243217A (en) * | 1990-11-03 | 1993-09-07 | Fuji Electric Co., Ltd. | Sealed semiconductor device with protruding portion |
| JPH0521704A (ja) * | 1991-07-11 | 1993-01-29 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| DE4130160A1 (de) | 1991-09-11 | 1993-03-25 | Export Contor Aussenhandel | Elektronische schaltung |
| JP3357220B2 (ja) * | 1995-07-07 | 2002-12-16 | 三菱電機株式会社 | 半導体装置 |
| JPH09172116A (ja) * | 1995-12-21 | 1997-06-30 | Mitsubishi Electric Corp | 半導体装置 |
| DE19627858A1 (de) * | 1996-07-11 | 1998-01-22 | Eurotec Ges Fuer Energiesparte | Komplexes Leistungsbauelement |
| DE19927285C2 (de) * | 1999-06-15 | 2003-05-22 | Eupec Gmbh & Co Kg | Niederinduktives Halbleiterbauelement |
| JP3876770B2 (ja) * | 2002-06-07 | 2007-02-07 | 日産自動車株式会社 | 配線構造 |
| JP2007062793A (ja) * | 2005-08-31 | 2007-03-15 | Toppan Printing Co Ltd | ダンボール箱および紙封筒 |
| US11837826B2 (en) * | 2014-11-18 | 2023-12-05 | Transportation Ip Holdings, Llc | Bus bar and power electronic device with current shaping terminal connector and method of making a terminal connector |
| DE102022213003B4 (de) * | 2022-12-02 | 2025-05-22 | Zf Friedrichshafen Ag | Leistungsmodul für einen Wandler mit verdrillten Signalpinpaaren zur Steuersignalführung, Wandler, elektrischer Achsantrieb sowie Fahrzeug |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3893159A (en) * | 1974-02-26 | 1975-07-01 | Rca Corp | Multiple cell high frequency power semiconductor device having bond wires of differing inductance from cell to cell |
| US3886505A (en) * | 1974-04-29 | 1975-05-27 | Rca Corp | Semiconductor package having means to tune out output capacitance |
| JPS5312271A (en) * | 1976-07-20 | 1978-02-03 | Nec Corp | Substrate for electronic circuit element |
| JPS59135752A (ja) * | 1983-01-24 | 1984-08-04 | Mitsubishi Electric Corp | 半導体装置 |
| JPS6092646A (ja) * | 1983-10-27 | 1985-05-24 | Toshiba Corp | 二層構造リ−ドフレ−ム |
| JPS60180154A (ja) * | 1984-02-27 | 1985-09-13 | Clarion Co Ltd | 半導体装置 |
| JPS61218151A (ja) * | 1985-03-23 | 1986-09-27 | Hitachi Ltd | 半導体装置 |
-
1986
- 1986-10-08 JP JP61239742A patent/JPS6393126A/ja active Granted
-
1987
- 1987-10-05 US US07/104,083 patent/US4825279A/en not_active Expired - Lifetime
- 1987-10-08 DE DE19873734067 patent/DE3734067A1/de active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016092283A (ja) * | 2014-11-07 | 2016-05-23 | 三菱電機株式会社 | 回路基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4825279A (en) | 1989-04-25 |
| JPS6393126A (ja) | 1988-04-23 |
| DE3734067C2 (ja) | 1990-05-10 |
| DE3734067A1 (de) | 1988-05-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11171122B2 (en) | Semiconductor device | |
| JPS6393126A (ja) | 半導体装置 | |
| EP0585578B1 (en) | Semiconductor device with reduced floating inductance and method of fabricating same | |
| EP0415439B1 (en) | Composite semiconductor device having function for overcurrent detection | |
| JP6864713B2 (ja) | パワーモジュール構造 | |
| US6441317B1 (en) | Semiconductor module and inverter device | |
| JP4490041B2 (ja) | 電力用半導体装置 | |
| US6424028B1 (en) | Semiconductor devices configured to tolerate connection misalignment | |
| US20150318234A1 (en) | Switch circuit package module | |
| JP3677519B2 (ja) | 電力用半導体モジュール | |
| WO2021261508A1 (ja) | 半導体装置 | |
| US4161740A (en) | High frequency power transistor having reduced interconnection inductance and thermal resistance | |
| JPH0740790B2 (ja) | 大電力パワ−モジユ−ル | |
| JP2005216876A (ja) | 電力用半導体モジュール | |
| KR940008343B1 (ko) | 대전력 반도체장치 | |
| JP4601874B2 (ja) | 半導体装置 | |
| JPH0513383B2 (ja) | ||
| US4652902A (en) | Power semiconductor device | |
| JPH0783087B2 (ja) | 半導体装置 | |
| US4984051A (en) | Semiconductor device having directly connected source terminal | |
| JPS61139051A (ja) | 半導体装置 | |
| DE10303932A1 (de) | Elektronisches Leistungsmodul mit mindestens zwei Leistungshalbleiterchips und Verfahren zur Herstellung desselben | |
| US11862553B2 (en) | Semiconductor device | |
| JP2001007282A (ja) | パワー半導体素子 | |
| JP3096536B2 (ja) | 混成集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |