JPH0525538U - マルチプロセツサ装置 - Google Patents

Abstract

(57)【要約】 【目的】 バス権調停を高速にすることにより装置の処
理速度を向上させること。 【構成】 バス５と非同期型汎用プロセッサ２との間に
専用プロセッサ１からイネーブル信号OE* を受けるバッ
ファ６を設け、専用プロセッサ１に、読み出したシーケ
ンス制御命令がシーケンス基本命令である場合はイネー
ブル信号OE* をネゲートするとともに非同期型汎用プロ
セッサ２に対する応答確認信号DTACK*をネゲートして専
用プロセッサ１にバス権を与え、読み出したシーケンス
制御命令がシーケンス応用命令である場合はイネーブル
信号OE* 及び応答確認信号DTACK*をアサートするバス・
アービタを設けたことを特徴とするマルチプロセッサ装
置。 【効果】 高速処理が可能となる。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、プログラマブル・コントローラ等において、シーケンス基本命令を 専用プロセッサで処理し、シーケンス応用命令を非同期型汎用プロセッサで処理 するマルチプロセッサ装置に関し、詳しくは、専用プロセッサと非同期型汎用プ ロセッサ間のバス権調停方式を改善するものである。

【０００２】

【従来の技術】

図３に一般的なマルチプロセッサ装置の構成ブロック図を表わし、従来の技術 を説明する。 専用プロセッサ１は大きく分けて、各処理を実行する基本部11、読み出したシ ーケンス制御命令を一旦格納するレジスタ12、バス権調停動作をするバス・アー ビタ13から構成され、非同期型汎用プロセッサ２から起動を受け、第１のバス３ を介して命令用メモリ４から順次、シーケンス制御命令をフェッチしてレジスタ 12に格納する。 フェッチしたシーケンス制御命令がシーケンス応用命令であれば、バス・アー ビタ13は第２のバス５のバス権を非同期型汎用プロセッサ２へ与え、非同期型汎 用プロセッサ２は専用プロセッサ１内のレジスタ12よりシーケンス応用命令をフ ェッチしてその処理を実行する。このシーケンス応用命令の処理を終了すると、 非同期型汎用プロセッサ２は専用プロセッサ１へ終了通知を伝える。 次に、専用プロセッサ１にてフェッチしたシーケンス制御命令がシーケンス基 本命令であれば、専用プロセッサ１内バス・アービタ13は非同期型汎用プロセッ サ２へバス権要求信号BUSREQをアサートする。続いて、非同期型汎用プロセッサ ２からバス権許可信号BUSGRANTを受け、バス権確認信号BUSACKを非同期型汎用プ ロセッサ２にアサートして専用プロセッサ１は第２のバス５のバス権を取得し、 このシーケンス基本命令を実行する。そして、専用プロセッサ１は、フェッチし たシーケンス制御命令がシーケンス基本命令である限り、第２のバス５のバス権 を取り続けて処理を行う。 専用プロセッサ１にてシーケンス応用命令をフェッチすると、バス・アービタ 13はバス権確認信号BUSACKをネゲートし、第２のバス５のバス権を非同期型汎用 プロセッサ５へ与え、シーケンス応用命令の実行を開始する。 このようにして、マルチプロセッサ装置において、専用プロセッサ１と非同期 型汎用プロセッサ２とは互いにバス権を取得し、シーケンス基本命令を専用プロ セッサ１で実行し、シーケンス応用命令を非同期型汎用プロセッサ５で実行して いる。

【０００３】

【考案が解決しようとする課題】

以上のような従来のマルチプロセッサ装置では、非同期型汎用プロセッサ２が シーケンス応用命令を実行する毎に、専用プロセッサ１のシーケンス基本命令の 処理終了通知を伝えるサイクル、バス権調停サイクルが必要であり、装置全体の 処理速度を向上させるための障害であった。 本考案はこのような問題を解決することを課題とし、バス権調停を高速にする ことにより装置の処理速度を向上させることを目的とする。

【０００４】

【課題を解決するための手段】

以上の課題を解決した本考案は、命令用メモリからシーケンス制御命令を読み 出し、このシーケンス制御命令がシーケンス基本命令の場合にこのシーケンス基 本命令を実行する専用プロセッサと、シーケンス制御命令がシーケンス応用命令 の場合にこのシーケンス応用命令を実行する非同期型汎用プロセッサとが同一の バスに設置され、それぞれのプロセッサが前記バスのバス権を獲得してシーケン ス制御命令を処理するマルチプロセッサ装置において、前記バスと前記非同期型 汎用プロセッサとの間に前記専用プロセッサからイネーブル信号を受けるバッフ ァを設け、前記専用プロセッサに、読み出したシーケンス制御命令がシーケンス 基本命令である場合は前記イネーブル信号をネゲートするとともに前記非同期型 汎用プロセッサに対する応答確認信号をネゲートして前記専用プロセッサにバス 権を与え、読み出した前記シーケンス制御命令がシーケンス応用命令である場合 は前記イネーブル信号及び前記応答確認信号をアサートするバス・アービタを設 けたことを特徴とするマルチプロセッサ装置である。

【０００５】

【作用】

本考案のマルチプロセッサ装置は、次のように動作する。 専用プロセッサにてフェッチしたシーケンス制御命令がシーケンス基本命令で ある場合は、専用プロセッサは、バッファに対するイネーブル信号及び非同期型 汎用プロセッサへの応答確認信号をネゲートしてバス権を取得して、シーケンス 基本命令の処理を実行する。専用プロセッサにてフェッチしたシーケンス制御命 令がシーケンス応用命令である場合は、専用プロセッサは、バッファに対するイ ネーブル信号及び応答確認信号をアサートし、非同期型汎用プロセッサへバス権 を譲り、非同期型汎用プロセッサにてシーケンス応用命令の処理を実行する。

【０００６】

【実施例】

本考案を実施したマルチプロセッサ装置の例を図１に表わし、説明する。 図１で図３の従来装置と符号が同じものはその機能は同じであるので、詳しい 説明は省略する。 本考案の特徴は、非同期型汎用プロセッサ２と第２のバス５との間に、バッフ ァ６を設けたことと、専用プロセッサ３に設置するバス・アービタ14の機能を改 善したことである。 バッファ６は、バス・アービタ14からイネーブル信号OE* （ロウ・アクティブ ）を受け、非同期型汎用プロセッサ２と第２のバス５とを接続させる機能を有す る。 バス・アービタ14は、専用プロセッサ１にてフェッチしたシーケンス制御 命令がシーケンス基本命令である場合は、非同期型汎用プロセッサ２に応答確認 信号DTACK*（ロウ・アクティブ）をネゲートするとともに、バッファ６に対する イネーブル信号OE* をネゲートする。また、専用プロセッサ３にてフェッチした シーケンス制御命令がシーケンス応用命令である場合は、非同期型汎用プロセッ サ２に応答確認信号DTACK*（ロウ・アクティブ）をアサートするとともに、バッ ファ６に対するイネーブル信号OE* をアサートする。

【０００７】 このような本考案のマルチプロセッサ装置は、実際には、図２に示すようなプ ログラマブル・コントローラに用いられ、この図を用いて本考案装置の詳しい動 作を説明する。 図２では、非同期型汎用プロセッサ２として68000 等を用いるとともに、命令 用メモリ４にＲＡＭを用い、更に、第２のバス５に、システム・プログラム等を 格納するＲＯＭ７、シーケンス処理のためのデータを格納するデータ用ＲＡＭ８ 、Ｉ／Ｏ９を備える。 はじめに、専用プロセッサ１は命令用ＲＡＭ４からシーケンス制御命令をフェ ッチし、68000 ２は専用プロセッサ１がフェッチしたシーケンス制御命令が格納 されているレジスタ12を読み出す。 この時、シーケンス制御命令がシーケンス基本命令である場合、専用プロセッ サ１内のバス・アービタ14はイネーブル信号OE* 、応答確認信号DTACK*をネゲー トし、専用プロセッサ１は第２のバス５のバス権を得る。そして、専用プロセッ サ１は、シーケンス基本命令を実行し、データ用ＲＡＭ８等にアクセスする。フ ェッチしたシーケンス制御命令がシーケンス基本命令である限り、専用プロセッ サ１は動作を続け、イネーブル信号OE* 、応答確認信号DTACK*はネゲートしたま まである。 また、専用プロセッサ１がフェッチしたシーケンス制御命令がシーケンス応用 命令である場合は、専用プロセッサ１は第２のバス５のバス権を放棄し、バス・ アービタ14はバッファ６に対してイネーブル信号OE* をアサートし、その後、応 答確認信号DTACK*をアサートする。 これにより、68000 ２は専用プロセッサ１がフェッチしたシーケンス応用命令 を読み出し、その処理を実行できる。そして、専用プロセッサ１は、68000 ２が シーケンス応用命令を実行している間に、命令用ＲＡＭ４から次のシーケンス制 御命令をフェッチする。 68000 ２が専用プロセッサ１内のレジスタ12に格納されている次のシーケンス 制御命令を読みに来た時、このシーケンス制御命令がシーケンス応用命令である 場合は、専用プロセッサ１内バス・アービタ14は68000 ２に応答確認信号DTACK* をアサートし、バッファ６にイネーブル信号OE* をアサートして68000 ２と第２ のバス５とを接続する。これにより、68000 ２は第２のバス５のバス権を取得し てこのシーケンス応用命令の処理を実行する。 一方、このシーケンス制御命令がシーケンス基本命令である場合は、専用プロ セッサ１は68000 ２に応答確認信号DTACK*をネゲートしたままでイネーブル信号 OE* をネゲートし、第２のバス５のバス権を取得し、シーケンス基本命令の処理 を実行する。 このように、専用プロセッサ１にフェッチされたシーケンス制御命令の種類に よってイネーブル信号OE* 、応答確認信号DTACK*を制御し、第２のバス５のバス 権調停動作を高速にする。

【０００８】

【考案の効果】

以上述べたように、本考案のマルチプロセッサ装置によれば、非同期型汎用プ ロセッサがシーケンス応用命令をフェッチするサイクルでバス権調停を行うこと ができるので、従来の装置のように、シーケンス応用命令の処理の終了を非同期 型汎用プロセッサから専用プロセッサに伝えるサイクルを省くことができ、その 分高速処理が可能である。 また、図２に示した実施例のように、非同期型汎用プロセッサとして68000 （ 12.5ＭHz）を使用した場合、バス権調停に費やす時間は 720ｎｓから80ｎｓに短 縮される。

【図面の簡単な説明】

【図１】本考案を実施したマルチプロセッサ装置の構成
ブロック図である。

【図２】本考案を実施したマルチプロセッサ装置を用い
たプログラマブル・コントローラの例である。

【図３】従来のマルチプロセッサ装置の構成ブロック図
である。

【符号の説明】

１ 専用プロセッサ 11 基本部 12 レジスタ 13 バス・アービタ 14 バス・アービタ ２ 非同期型汎用プロセッサ ３ 第１のバス ４ 命令用メモリ ５ 第２のバス ６ バッファ ７ ＲＯＭ ８ データ用ＲＡＭ ９ Ｉ／Ｏ

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 命令用メモリからシーケンス制御命令を
   読み出し、このシーケンス制御命令がシーケンス基本命
   令の場合にこのシーケンス基本命令を実行する専用プロ
   セッサと、シーケンス制御命令がシーケンス応用命令の
   場合にこのシーケンス応用命令を実行する非同期型汎用
   プロセッサとが同一のバスに設置され、それぞれのプロ
   セッサが前記バスのバス権を獲得してシーケンス制御命
   令を処理するマルチプロセッサ装置において、前記バス
   と前記非同期型汎用プロセッサとの間に前記専用プロセ
   ッサからイネーブル信号を受けるバッファを設け、前記
   専用プロセッサに、読み出したシーケンス制御命令がシ
   ーケンス基本命令である場合は前記イネーブル信号をネ
   ゲートするとともに前記非同期型汎用プロセッサに対す
   る応答確認信号をネゲートして前記専用プロセッサにバ
   ス権を与え、読み出した前記シーケンス制御命令がシー
   ケンス応用命令である場合は前記イネーブル信号及び前
   記応答確認信号をアサートするバス・アービタを設けた
   ことを特徴とするマルチプロセッサ装置。