JPH0820945B2 - マイクロプロセッサ - Google Patents

Description

【発明の詳細な説明】 【概要】

マイクロプログラム制御方式のマイクロプロセッサに
関し、 マイクロプロセッサの処理速度を向上させることを目
的とし、 各機械語命令を実行するためのマイクロプログラムが
格納されたマイクロプログラムROMと、メモリアクセス
指令に応答してバスを介し外部メモリをアクセスし、バ
ス使用中を示すウエイト信号を出力するメモリアクセス
部と、機械語命令を実行するために該マイクロプログラ
ムROMからマイクロ命令を順次読出して、該メモリアク
セス指令を含む各種制御指令を発し、該ウエイト信号に
応答して動作を停止するマイクロプログラム制御部と、
を備えたマイクロプロセッサにおいて、該マイクロプロ
グラム制御部は、バス衝突を避けるため自己の動作を停
止させる必要があるときにバスチェック信号を出力し、
該マイクロプログラム制御部からバスチェック信号が供
給された場合のみ、該メモリアクセス部からの該ウエイ
ト信号を該マイクロプログラム制御部へ転送するウエイ
ト制御回路を付設して構成する。

【産業上の利用分野】

本発明は、マイクロプログラム制御方式のマイクロプ
ロセッサに関する。

【従来の技術】

この方式のマイクロプロセッサでは、各機械語命令を
実行するためのマイクロプログラムがマイクロプログラ
ムROMに格納され、マイクロプログラム制御部は、機械
語命令を実行するためにこのマイクロプログラムROMか
らマイクロ命令を順次読出して、メモリアクセス部や演
算部等に対し各種制御指令を発する。 従来のマイクロプロセッサでは、マイクロプログラム
制御部がメモリアクセス部へメモリアクセス指令を供給
すると、メモリアクセス部はその動作中内部バスを作用
するので、バス衝突を避けるためにマイクロプログラム
制御部へウエイト信号を供給して、マイクロプログラム
制御部の動作を停止させていた。

【発明が解決しようとする課題】

ところが、メモリアクセス部が内部バスを使用してい
ても、マイクロプログラム制御部は、演算部等に対し、
バス衝突を起こさせることなく処理を実行させることが
可能な場合がある。例えば２バイト演算において、メモ
リアクセス部で上位バイトをアクセスしている間に、内
部バスを使用せずに演算部に下位バイトの演算を実行さ
せることができる場合がある。従来ではこのような場合
にもマイクロプログラム制御部の動作を停止させていた
ので、処理効率が低下し、マイクロプロセッサの処理の
高速化を妨げる原因となっていた。 本発明の目的は、このような問題点に鑑み、マイクロ
プロセッサの処理速度を向上させることにある。

【課題を解決するための手段】

実施例図面第１図を参照して本発明の原理構成を説明
する。 図中、26はマイクロプログラムROMであり、各機械語
命令を実行するためのマイクロプログラムが格納されて
いる。 18はメモリアクセス部であり、メモリアクセス指令に
応答してバス12を介し外部メモリをアクセスし、バス使
用中を示すウエイト信号を出力する。 16はマイクロプログラム制御部であり、機械語命令を
実行するために、マイクロプログラムROM26からマイク
ロ命令を順次読出して、該メモリアクセス指令を含む各
種制御指令を発し、バス衝突を避けるため自己の動作を
停止させる必要があるときにバスチェック信号を出力
し、ウエイト信号に応答して動作を停止する。 28はウエイト制御回路であり、マイクロプログラム制
御部16からバスチェック信号が供給された場合のみ、メ
モリアクセス部18からのウエイト信号をマイクロプログ
ラム制御部16へ転送する。

【作用】

メモリアクセス部18がバス12を使用している場合にお
いて、バス12を使用せずに演算等の処理を実行させるこ
とができるときは、マイクロプログラム制御部16はこの
処理を実行させた後にバスチェック信号を出力する。メ
モリアクセス部18は、メモリアクセス指令を受けると、
バス衝突を避けるためウエイト信号を出力するが、バス
チェック信号がマイクロプログラム制御部16から出力さ
れるまではマイクロプログラム制御部16へこのウエイト
信号が供給されず、マイクロプログラム制御部16は動作
可能状態となる。 したがって、マイクロプログラム制御部16とメモリア
クセス部18の並行処理が可能となり、マイクロプロセッ
サの処理速度が向上する。

【実施例】

以下、図面に基づいて本発明の一実施例を説明する。 第２図はマイクロプログラム制御方式のマイクロプロ
セッサ10の要部構成を示す。 このマイクロプロセッサ10は、内部バス12により命令
レジスタ14とマイクロプログラム制御部16とメモリアク
セス部18と演算部20と汎用レジスタ22との間が接続され
ている。外部メモリ（不図示）から機械語命令が読み出
され、内部バス12を介して命令レジスタ14にこれが保持
されると、命令デコーダ24はこの機械語命令を解読し、
その結果をマイクロプログラム制御部16へ供給する。マ
イクロプログラム制御部16は、この機械語命令を実行す
るための一連のマイクロ命令をマイクロプログラムROM2
6から順次読み出し、各マイクロ命令に基づいてメモリ
アクセス部18、演算部20又は汎用レジスタ22へ制御指令
を供給する。 例えば、汎用レジスタ22の内容と外部メモリの内容と
の間の演算を行う場合には、外部メモリからデータを読
み出すために、マイクロプログラム制御部16はメモリア
クセス部18へメモリアクセス指令を供給する。この場
合、メモリアクセス部18は内部バス12を使用するので、
バス衝突が発生しないように、ウエイト信号を出力す
る。このウエイト信号は、従来ではマイクロプログラム
制御部16へ直接供給されていたが、本実施例ではウエイ
ト制御回路28へ供給する。 ウエイト制御回路28は、第１図にも示す如く、RSフリ
ップフロップ30、ナンドゲート32及びインバータ34を備
えて構成されており、RSフリップフロップ30のセット入
力端子Ｓへマイクロプログラム制御部16からバスチェッ
ク信号が供給され、RSフリップフロップ30のＱ出力はナ
ンドゲート32の一方の入力端子に供給され、ナンドゲー
ト32の他方の入力端子にはメモリアクセス部18からのウ
エイト信号が供給され、ナンドゲート32の出力は、RSフ
リップフロップ30のリセット入力端子Ｒへ供給されると
ともに、インバータ34を介してマイクロプログラム制御
部16へ供給される。 なお、第２図中、36はシステム制御部であり、マイク
ロプロセッサ10の全体の制御を行なう。 上記構成において、マイクロプログラム制御部16から
メモリアクセス部18へメモリアクセス指令を供給する場
合に、メモリアクセス部18が内部バス12を使用するため
マイクロプログラム制御部16が次の処理を実行できない
ときは、マイクロプログラム制御部16はメモリアクセス
部18へバスチェック信号（高レベル）をメモリアクセス
指令と同時に出力する。これにより、RSフリップフロッ
プ30のＱ出力は高レベルとなり、メモリアクセス部18か
ら出力されるウエイト信号はナンドゲート32、インバー
タ34を介してマイクロプログラム制御部16へ供給され、
マイクロプログラム制御部16の動作が停止する。RSフリ
ップフロップ30は、メモリアクセス処理が終了してウエ
イト信号が低レベルになると、リセットされる。この場
合のマイクロプログラム制御部16とメモリアクセス部18
の動作状態遷移は第４図に示す従来の場合と同様にな
る。 しかし、メモリアクセス部18が内部バス12を使用して
いる場合において、内部バス12を使用せずに演算等の処
理を実行させることができるときは、例えば、２バイト
演算においてメモリアクセス部18で上位バイトをアクセ
スしている間に、内部バス12を使用せずに演算部20に下
位バイトの演算を実行させることができるときには、次
の様な並行処理を行う。すなわち、マイクロプログラム
制御部16はこの演算処理を実行させた後にバスチェック
信号を出力する。メモリアクセス部18は、メモリアクセ
ス指令を受けると直ちにウエイト信号を出力するが、バ
スチェック信号がマイクロプログラム制御部16から出力
されるまではRSフリップフロップ30のＱ出力は低レベル
であり、ナンドゲート32が閉じているので、この間はマ
イクロプログラム制御部16へウエイト信号が供給され
ず、マイクロプログラム制御部16は動作可能状態とな
り、前記演算処理が行われる。そして、バスチェック信
号がマイクロプログラム制御部16から出力されたとき
に、ナンドゲート32が開かれてこのウエイト信号がマイ
クロプログラム制御部16へ供給され、マイクロプログラ
ム制御部16が停止状態となる。したがって、第３図に示
す如くマイクロプログラム制御部16とメモリアクセス部
18の並行処理が可能となり、マイクロプロセッサ10の処
理速度が向上する。

【発明の効果】

以上説明した如く、本発明に係るマイクロプロセッサ
では、メモリアクセス部がバスを使用していても、バス
チェック信号がマイクロプログラム制御部から出力され
るまではマイクロプログラム制御部へウエイト信号が供
給されず、マイクロプログラム制御部は動作可能状態と
なり、したがって、マイクロプログラム制御部とメモリ
アクセス部の並行処理が可能となるので、マイクロプロ
セッサの処理速度が従来よりも向上するという優れた効
果を奏する。

【図面の簡単な説明】

第１図乃至第３図は本発明の一実施例に係り、 第１図は第２図の要部詳細構成図、 第２図はマイクロプログラム制御方式のマイクロプロセ
ッサ要部構成を示すブロック図、 第３図はマイクロプログラム制御部とメモリアクセス部
の動作状態遷移図である。 第４図は従来のマイクロプロセッサのマイクロプログラ
ム制御部とメモリアクセス部の動作状態遷移図である。 図中、 10はマイクロプロセッサ 12は内部バス 16はマイクロプログラム制御部 18はメモリアクセス部 20は演算部 26はマイクロプログラムROM 28はウエイト制御回路 30はRSフリップフロップ

Claims (1)

【特許請求の範囲】
1. 【請求項１】各機械語命令を実行するためのマイクロプ
   ログラムが格納されたマイクロプログラムROM（26）
   と、 メモリアクセス指令に応答してバス（12）を介し外部メ
   モリをアクセスし、バス使用中を示すウエイト信号を出
   力するメモリアクセス部（18）と、 機械語命令を実行するために該マイクロプログラムROM
   からマイクロ命令を順次読出して、該メモリアクセス指
   令を含む各種制御指令を発し、該ウエイト信号に応答し
   て動作を停止するマイクロプログラム制御部（16）と、 を備えたマイクロプロセッサにおいて、 該マイクロプログラム制御部（16）は、バス衝突を避け
   るため自己の動作を停止させる必要があるときにバスチ
   ェック信号を出力し、 該マイクロプログラム制御部からバスチェック信号が供
   給された場合のみ、該メモリアクセス部からの該ウエイ
   ト信号を該マイクロプログラム制御部へ転送するウエイ
   ト制御回路（28） を付設したことを特徴とするマイクロプロセッサ。