JPH05257883A - データ処理装置 - Google Patents
データ処理装置Info
- Publication number
- JPH05257883A JPH05257883A JP5217892A JP5217892A JPH05257883A JP H05257883 A JPH05257883 A JP H05257883A JP 5217892 A JP5217892 A JP 5217892A JP 5217892 A JP5217892 A JP 5217892A JP H05257883 A JPH05257883 A JP H05257883A
- Authority
- JP
- Japan
- Prior art keywords
- address
- data
- bus
- data transfer
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Information Transfer Systems (AREA)
Abstract
(57)【要約】
【目的】 データ転送を起動する複数のモジュールが同
時にアドレスバス，データバスを並行使用できる。 【構成】 モジュール１，２からアドレスバス５上に転
送されたアドレスがアドレス保持回路９に保持される
と、アドレス転送終了信号線８によりモジュール３，４
からモジュール１，２にアドレス転送終了が指示されて
アドレスバス５を解放させた後、アドレス保持回路９に
保持されるアドレスに基づいてモジュール３，４が読み
出した所望のデータをデータバス６上に転送させ、デー
タ転送終了信号線７によりモジュール３，４からモジュ
ール１，２にデータ転送終了を指示する構成を特徴とす
る。
時にアドレスバス，データバスを並行使用できる。 【構成】 モジュール１，２からアドレスバス５上に転
送されたアドレスがアドレス保持回路９に保持される
と、アドレス転送終了信号線８によりモジュール３，４
からモジュール１，２にアドレス転送終了が指示されて
アドレスバス５を解放させた後、アドレス保持回路９に
保持されるアドレスに基づいてモジュール３，４が読み
出した所望のデータをデータバス６上に転送させ、デー
タ転送終了信号線７によりモジュール３，４からモジュ
ール１，２にデータ転送終了を指示する構成を特徴とす
る。
Description
【０００１】
【産業上の利用分野】本発明は、データ転送を起動する
モジュールとデータ転送に応答するモジュールを複数備
えたデータ処理装置に関するものである。
モジュールとデータ転送に応答するモジュールを複数備
えたデータ処理装置に関するものである。
【０００２】
【従来の技術】図３はこの種のデータ処理装置の要部構
成を説明する回路ブロック図である。図において、１，
２はデータ転送を起動するモジュール、３，４はデータ
転送に応答するモジュール、５はアドレスバス、６はデ
ータバス、７はデータ転送終了信号線である。
成を説明する回路ブロック図である。図において、１，
２はデータ転送を起動するモジュール、３，４はデータ
転送に応答するモジュール、５はアドレスバス、６はデ
ータバス、７はデータ転送終了信号線である。
【０００３】図４は、図３に示したデータ処理装置のデ
ータ転送処理タイミングを説明するタイミングチャート
である。図において、１１はデータ転送を起動するモジ
ュール１，２が出力するアドレスバス５のアドレス値、
１２はデータ転送に応答するモジュール３，４が出力す
るデータバス６のデータ値、１３はデータ転送に応答す
るモジュール３，４が出力するデータ転送終了信号線７
上のデータ転送終了を示す値である。
ータ転送処理タイミングを説明するタイミングチャート
である。図において、１１はデータ転送を起動するモジ
ュール１，２が出力するアドレスバス５のアドレス値、
１２はデータ転送に応答するモジュール３，４が出力す
るデータバス６のデータ値、１３はデータ転送に応答す
るモジュール３，４が出力するデータ転送終了信号線７
上のデータ転送終了を示す値である。
【０００４】次に動作について説明する。データ転送を
起動するモジュール１は、データ転送に応答するモジュ
ール３からデータを読み出すためにアドレスバス５にア
ドレス値１１を出力する。次いで、起動されたデータ転
送に対し応答するため、データ転送に応答するモジュー
ル３は、データバス６にデータ値１２を出力する。デー
タ値１２を出力した後、データ転送に応答するモジュー
ル３は、データ転送終了信号線７にデータ転送終了を示
す値１３を出力する。データ転送を起動するモジュール
１はデータ転送終了を示す値１３を検知し、データバス
６のデータ値１２を受け取ることにより、データ転送を
終了する。データ転送を起動するモジュール２がデータ
転送に応答するモジュール４からデータを読み出す場合
も同様の動作を行い、この動作を繰り返すことにより、
データ処理を実行する。
起動するモジュール１は、データ転送に応答するモジュ
ール３からデータを読み出すためにアドレスバス５にア
ドレス値１１を出力する。次いで、起動されたデータ転
送に対し応答するため、データ転送に応答するモジュー
ル３は、データバス６にデータ値１２を出力する。デー
タ値１２を出力した後、データ転送に応答するモジュー
ル３は、データ転送終了信号線７にデータ転送終了を示
す値１３を出力する。データ転送を起動するモジュール
１はデータ転送終了を示す値１３を検知し、データバス
６のデータ値１２を受け取ることにより、データ転送を
終了する。データ転送を起動するモジュール２がデータ
転送に応答するモジュール４からデータを読み出す場合
も同様の動作を行い、この動作を繰り返すことにより、
データ処理を実行する。
【０００５】
【発明が解決しようとする課題】データ転送を起動する
モジュールとデータ転送に応答するモジュールを複数個
備えたデータ処理装置は、以上のようにデータ転送起動
時から終了するまで、ただ１つのデータ転送を起動する
モジュールがアドレスバス５とデータバス６を占有する
ため、他のデータ転送を起動するモジュールはデータ転
送が完了するまで待機しなければならず、長い時間を必
要とするデータ転送に不要な時間を必要とすという問題
点があった。
モジュールとデータ転送に応答するモジュールを複数個
備えたデータ処理装置は、以上のようにデータ転送起動
時から終了するまで、ただ１つのデータ転送を起動する
モジュールがアドレスバス５とデータバス６を占有する
ため、他のデータ転送を起動するモジュールはデータ転
送が完了するまで待機しなければならず、長い時間を必
要とするデータ転送に不要な時間を必要とすという問題
点があった。
【０００６】本発明は、上記の問題点を解決するために
なされたもので、アドレスバス，データバスの占有時間
を制御することにより、複数のデータ転送を起動するモ
ジュールが同時にアドレスバス，データバスを並行使用
できるデータ処理装置を得ることを目的とする。
なされたもので、アドレスバス，データバスの占有時間
を制御することにより、複数のデータ転送を起動するモ
ジュールが同時にアドレスバス，データバスを並行使用
できるデータ処理装置を得ることを目的とする。
【０００７】
【課題を解決するための手段】本発明に係るデータ処理
装置は、第１のモジュールからアドレスバス上に転送さ
れたアドレスを保持するアドレス保持回路と、第１のモ
ジュールからアドレスバス上へのアドレス転送とアドレ
ス保持回路に保持されるアドレスに基づく第２のモジュ
ールからデータバス上へのデータ転送とを分離して実行
させるバス制御ラインとを設けたものである。
装置は、第１のモジュールからアドレスバス上に転送さ
れたアドレスを保持するアドレス保持回路と、第１のモ
ジュールからアドレスバス上へのアドレス転送とアドレ
ス保持回路に保持されるアドレスに基づく第２のモジュ
ールからデータバス上へのデータ転送とを分離して実行
させるバス制御ラインとを設けたものである。
【０００８】
【作用】本発明においては、第１のモジュールからアド
レスバス上に転送されたアドレスがアドレス保持回路に
保持されると、バス制御ラインにより第２のモジュール
から第１のモジュールにアドレス転送終了が指示されて
アドレスバスを解放させた後、アドレス保持回路に保持
されるアドレスに基づいて第２のモジュールが読み出し
た所望のデータをデータバス上に転送させ、バス制御ラ
インにより第２のモジュールから第１のモジュールにデ
ータ転送終了が指示され、第１のモジュールがデータバ
ス上のデータを受信する。
レスバス上に転送されたアドレスがアドレス保持回路に
保持されると、バス制御ラインにより第２のモジュール
から第１のモジュールにアドレス転送終了が指示されて
アドレスバスを解放させた後、アドレス保持回路に保持
されるアドレスに基づいて第２のモジュールが読み出し
た所望のデータをデータバス上に転送させ、バス制御ラ
インにより第２のモジュールから第１のモジュールにデ
ータ転送終了が指示され、第１のモジュールがデータバ
ス上のデータを受信する。
【０００９】
【実施例】図１は本発明の一実施例を示すデータ処理装
置の要部構成を説明する回路ブロック図であり、図３と
同一のものには同じ符号を付してある。図において、８
はアドレス転送終了信号線、９はデータ転送に応答する
モジュール３に設けられるアドレス保持回路で、アドレ
スバス５の内容を所定タイミングで保持する。１０はデ
ータ転送に応答するモジュール４に設けられるアドレス
保持回路で、アドレスバス５の内容を所定タイミングで
保持する。
置の要部構成を説明する回路ブロック図であり、図３と
同一のものには同じ符号を付してある。図において、８
はアドレス転送終了信号線、９はデータ転送に応答する
モジュール３に設けられるアドレス保持回路で、アドレ
スバス５の内容を所定タイミングで保持する。１０はデ
ータ転送に応答するモジュール４に設けられるアドレス
保持回路で、アドレスバス５の内容を所定タイミングで
保持する。
【００１０】なお、モジュール１，２は、モジュール
３，４はそれぞれ相互にデータのやり取りを行うことが
できる。また、モジュール１，２は図示しないＣＰＵ，
ダイレクトメモリアクセスコントローラ（ＤＭＡＣ）等
を備え、データ転送を起動するマスタとして機能し、モ
ジュール３，４はメモリ，Ｉ／Ｏ線を備え、データ転送
に応答するスレーブとして機能する。さらに、上記５〜
７等によりシステムバス（例えばＶＭＥｂｕｓ，マルチ
バス）が構成され、システムバスに対してマスタ，スレ
ーブが接続されてシステムが構築される。
３，４はそれぞれ相互にデータのやり取りを行うことが
できる。また、モジュール１，２は図示しないＣＰＵ，
ダイレクトメモリアクセスコントローラ（ＤＭＡＣ）等
を備え、データ転送を起動するマスタとして機能し、モ
ジュール３，４はメモリ，Ｉ／Ｏ線を備え、データ転送
に応答するスレーブとして機能する。さらに、上記５〜
７等によりシステムバス（例えばＶＭＥｂｕｓ，マルチ
バス）が構成され、システムバスに対してマスタ，スレ
ーブが接続されてシステムが構築される。
【００１１】このように構成されたデータ処理装置にお
いて、第１のモジュール（モジュール１，２）からアド
レスバス５上に転送されたアドレスがアドレス保持回路
９に保持されると、アドレス転送終了信号線８により第
２のモジュール（モジュール３，４）から第１のモジュ
ール（モジュール１，２）にアドレス転送終了が指示さ
れてアドレスバス５を解放させた後、アドレス保持回路
９に保持されるアドレスに基づいて第２のモジュール
（モジュール３，４）が読み出した所望のデータをデー
タバス６上に転送させ、データ転送終了信号線７により
第２のモジュール（モジュール３，４）から第１のモジ
ュール（モジュール１，２）にデータ転送終了が指示さ
れ、第１のモジュール（モジュール１，２）がデータバ
ス６上のデータを受信することを可能とする。
いて、第１のモジュール（モジュール１，２）からアド
レスバス５上に転送されたアドレスがアドレス保持回路
９に保持されると、アドレス転送終了信号線８により第
２のモジュール（モジュール３，４）から第１のモジュ
ール（モジュール１，２）にアドレス転送終了が指示さ
れてアドレスバス５を解放させた後、アドレス保持回路
９に保持されるアドレスに基づいて第２のモジュール
（モジュール３，４）が読み出した所望のデータをデー
タバス６上に転送させ、データ転送終了信号線７により
第２のモジュール（モジュール３，４）から第１のモジ
ュール（モジュール１，２）にデータ転送終了が指示さ
れ、第１のモジュール（モジュール１，２）がデータバ
ス６上のデータを受信することを可能とする。
【００１２】図２は、図１に示したデータ処理装置の動
作を説明するタイミングチャートである。図において、
１１はデータ転送を起動するモジュール１，２が出力す
るアドレスバス５のアドレス値、１２はデータ転送に応
答するモジュール３，４が出力するデータバス６のデー
タ値、１３はデータ転送に応答するモジュール３，４が
データ転送終了信号線７に出力するデータ転送終了を示
す値、１４はデータ転送に応答するモジュール３，４が
アドレス転送終了信号線８に出力するアドレス転送終了
を示す値である。
作を説明するタイミングチャートである。図において、
１１はデータ転送を起動するモジュール１，２が出力す
るアドレスバス５のアドレス値、１２はデータ転送に応
答するモジュール３，４が出力するデータバス６のデー
タ値、１３はデータ転送に応答するモジュール３，４が
データ転送終了信号線７に出力するデータ転送終了を示
す値、１４はデータ転送に応答するモジュール３，４が
アドレス転送終了信号線８に出力するアドレス転送終了
を示す値である。
【００１３】次に動作について説明する。データ転送を
起動するモジュール１は、データ転送に応答するモジュ
ール３からデータを読み出すためにアドレスバス５にア
ドレス値１１を出力する。次いで、起動されたデータ転
送に対し、データ転送に応答するモジュール３は、アド
レス値１１をアドレス保持回路９によりアドレスを保持
する。アドレスを保持したデータ転送に応答するモジュ
ール３は、アドレス転送終了信号線８にアドレス転送終
了を示す値１４を出力する。データ転送を起動するモジ
ュール１はアドレス転送終了を示す値１４を検知し、ア
ドレス転送を終了する。アドレス転送を検知したデータ
転送を起動するモジュール２は、データ転送に応答する
モジュール４からデータを読み出すため同様のアドレス
転送を行う。アドレス保持回路９にアドレスを保持した
データ転送に応答するモジュール３は、データ値１２を
データバス６に出力し、データ値１２を出力した後、デ
ータ転送終了信号線７にデータ転送終了を示す値１３を
出力する。データ転送終了を示す値１３を検知したデー
タ転送を起動するモジュール１はデータ値１２を受け取
り、データ転送を終了する。データ転送の終了検知した
データ転送に応答するモジュール４はデータ転送を起動
するモジュール２に対し、同様のデータ転送を行う。こ
の動作を繰り返すことによりデータ処理を実行する。
起動するモジュール１は、データ転送に応答するモジュ
ール３からデータを読み出すためにアドレスバス５にア
ドレス値１１を出力する。次いで、起動されたデータ転
送に対し、データ転送に応答するモジュール３は、アド
レス値１１をアドレス保持回路９によりアドレスを保持
する。アドレスを保持したデータ転送に応答するモジュ
ール３は、アドレス転送終了信号線８にアドレス転送終
了を示す値１４を出力する。データ転送を起動するモジ
ュール１はアドレス転送終了を示す値１４を検知し、ア
ドレス転送を終了する。アドレス転送を検知したデータ
転送を起動するモジュール２は、データ転送に応答する
モジュール４からデータを読み出すため同様のアドレス
転送を行う。アドレス保持回路９にアドレスを保持した
データ転送に応答するモジュール３は、データ値１２を
データバス６に出力し、データ値１２を出力した後、デ
ータ転送終了信号線７にデータ転送終了を示す値１３を
出力する。データ転送終了を示す値１３を検知したデー
タ転送を起動するモジュール１はデータ値１２を受け取
り、データ転送を終了する。データ転送の終了検知した
データ転送に応答するモジュール４はデータ転送を起動
するモジュール２に対し、同様のデータ転送を行う。こ
の動作を繰り返すことによりデータ処理を実行する。
【００１４】このようにアドレス転送処理とデータ転送
処理とをそれぞれ分離して実行させ、アドレスバス５，
データバス６を占有する時間を短縮して、各モジュール
が並行してバス使用を可能とし、データ処理効率を高め
ることができる。
処理とをそれぞれ分離して実行させ、アドレスバス５，
データバス６を占有する時間を短縮して、各モジュール
が並行してバス使用を可能とし、データ処理効率を高め
ることができる。
【００１５】
【発明の効果】以上説明したように、本発明は第１のモ
ジュールからアドレスバス上に転送されたアドレスを保
持するアドレス保持回路と、第１のモジュールからアド
レスバス上へのアドレス転送とアドレス保持回路に保持
されるアドレスに基づく第２のモジュールからデータバ
ス上へのデータ転送とを分離して実行させるデータ転送
終了信号線とアドレス転送終了信号線とを設けたので、
各第１のモジュールはデータ転送ために占有したアドレ
スバスをデータバスを介してデータを受信する前に解放
することが可能となるとともに、第２のモジュールは各
第１のモジュールがアドレスバスにアドレスを出力して
いる間に、データバスを介して対応する第１のモジュー
ルに対して読み出したデータを引き渡す並行処理が可能
となる。
ジュールからアドレスバス上に転送されたアドレスを保
持するアドレス保持回路と、第１のモジュールからアド
レスバス上へのアドレス転送とアドレス保持回路に保持
されるアドレスに基づく第２のモジュールからデータバ
ス上へのデータ転送とを分離して実行させるデータ転送
終了信号線とアドレス転送終了信号線とを設けたので、
各第１のモジュールはデータ転送ために占有したアドレ
スバスをデータバスを介してデータを受信する前に解放
することが可能となるとともに、第２のモジュールは各
第１のモジュールがアドレスバスにアドレスを出力して
いる間に、データバスを介して対応する第１のモジュー
ルに対して読み出したデータを引き渡す並行処理が可能
となる。
【００１６】従って、各第１のモジュール，第２のモジ
ュールによるデータ転送処理開始までの待機時間を大幅
に短縮でき、効率の良いデータ転送処理を行うことがで
きる等の効果を奏する。
ュールによるデータ転送処理開始までの待機時間を大幅
に短縮でき、効率の良いデータ転送処理を行うことがで
きる等の効果を奏する。
【図１】本発明の一実施例を示すデータ処理装置の要部
構成を説明する回路ブロック図である。
構成を説明する回路ブロック図である。
【図２】図１に示したデータ処理装置の動作を説明する
タイミングチャートである。
タイミングチャートである。
【図３】この種のデータ処理装置の従来の要部構成を説
明する回路ブロック図である。
明する回路ブロック図である。
【図４】図３に示したデータ処理装置のデータ転送処理
タイミングを説明するタイミングチャートである。
タイミングを説明するタイミングチャートである。
１ モジュール ２ モジュール ３ モジュール ４ モジュール ５ アドレスバス ６ データバス ７ データ転送終了信号線 ８ アドレス転送終了信号線 ９ アドレス保持回路 １０ アドレス保持回路 １１ アドレス値 １２ データ値 １３ データ転送終了を示す値 １４ アドレス転送終了を示す値
Claims (1)
- 【請求項１】 アドレスバス上にアドレスを出力してデ
ータ転送を起動する複数の第１のモジュールと、これら
の第１のモジュールからのデータ転送に応答してデータ
バス上に所望のデータを出力する複数の第２のモジュー
ルとがアドレスバス，データバスに接続されてなるデー
タ処理装置において、前記第１のモジュールから前記ア
ドレスバス上に転送されたアドレスを保持するアドレス
保持回路と、前記第１のモジュールから前記アドレスバ
ス上へのアドレス転送と前記アドレス保持回路に保持さ
れるアドレスに基づく前記第２のモジュールから前記デ
ータバス上へのデータ転送とを分離して実行させるため
のデータ転送終了信号線とアドレス転送終了信号線とを
具備したことを特徴とするデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5217892A JPH05257883A (ja) | 1992-03-11 | 1992-03-11 | データ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5217892A JPH05257883A (ja) | 1992-03-11 | 1992-03-11 | データ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05257883A true JPH05257883A (ja) | 1993-10-08 |
Family
ID=12907557
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5217892A Pending JPH05257883A (ja) | 1992-03-11 | 1992-03-11 | データ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05257883A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011007888A (ja) * | 2009-06-24 | 2011-01-13 | Kawai Musical Instr Mfg Co Ltd | 楽音生成装置のメモリ制御装置 |
-
1992
- 1992-03-11 JP JP5217892A patent/JPH05257883A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011007888A (ja) * | 2009-06-24 | 2011-01-13 | Kawai Musical Instr Mfg Co Ltd | 楽音生成装置のメモリ制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004171209A (ja) | 共有メモリデータ転送装置 | |
| JP2000020451A (ja) | 情報処理装置および方法、並びに提供媒体 | |
| JPH05257883A (ja) | データ処理装置 | |
| JPH0343804A (ja) | シーケンス制御装置 | |
| JP2687716B2 (ja) | 情報処理装置 | |
| JP2004213666A (ja) | Ｄｍａモジュールとその操作方法 | |
| JPH0535693A (ja) | データ転送装置 | |
| JPS61138354A (ja) | デユアル・バス型高速デ−タ処理回路 | |
| JPS6240565A (ja) | メモリ制御方式 | |
| JPH05173936A (ja) | データ転送処理装置 | |
| JPS61271555A (ja) | ダイレクトメモリアクセス転送方式 | |
| JP2579003B2 (ja) | メモリ間データ転送装置 | |
| JPH07210498A (ja) | バス調停回路 | |
| JPH08278939A (ja) | データ転送方法及びデータ転送装置 | |
| JPS6362064A (ja) | バス変換装置 | |
| JP2793305B2 (ja) | イメージデータ出力装置の出力制御方式 | |
| JPH04369065A (ja) | ダイレクトメモリアクセスコントローラ | |
| JPS59189433A (ja) | ダイレクトメモリアクセスによるデ−タ消去方式 | |
| JPH07120329B2 (ja) | バス制御装置 | |
| JPH09259074A (ja) | メモリーアクセス回路 | |
| JPH06110821A (ja) | データ転送システム | |
| JPH07182272A (ja) | Ｄｍａコントローラ回路 | |
| JPH05159042A (ja) | 画像処理装置 | |
| JPS6340955A (ja) | 直接メモリアクセス制御装置 | |
| JPS63304355A (ja) | 高速デ−タ出力制御方式 |