JPH05259639A - プリント配線板の製造方法 - Google Patents
プリント配線板の製造方法Info
- Publication number
- JPH05259639A JPH05259639A JP4055133A JP5513392A JPH05259639A JP H05259639 A JPH05259639 A JP H05259639A JP 4055133 A JP4055133 A JP 4055133A JP 5513392 A JP5513392 A JP 5513392A JP H05259639 A JPH05259639 A JP H05259639A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- circuit pattern
- plating layer
- copper plating
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 量産的な工程ながら、高精度な微細パターン
の形成が可能で、狭ピッチ・多ピンの表面実装型の電子
部品を高密度に、かつ安定した状態に搭載・実装が可能
なプリント配線板の製造方法の提供。 【構成】 導電性支持基体１の主面に感光性樹脂から成
る逆回路パターンの剥離性メッキレジストを形成し、基
体の露出面に電気銅メッキにより回路パターンを形成す
る。次に前記メッキレジストマスクを除去し、感光性樹
脂から成るメッキレジストスト膜を再度形成した後、銅
メッキ層５を形成し、その上に剥離性レジスト膜６の逆
回路パターンを形成し、更に電気銅メッキ７層と半田メ
ッキ層８を順次形成し、剥離性レジスト膜６を除去し、
半田メッキ層８をエッチングレジスト層として化学銅メ
ッキ層５をエッチング除去して所要の回路パターン層を
形成してから半田メッキ層を除去する。
の形成が可能で、狭ピッチ・多ピンの表面実装型の電子
部品を高密度に、かつ安定した状態に搭載・実装が可能
なプリント配線板の製造方法の提供。 【構成】 導電性支持基体１の主面に感光性樹脂から成
る逆回路パターンの剥離性メッキレジストを形成し、基
体の露出面に電気銅メッキにより回路パターンを形成す
る。次に前記メッキレジストマスクを除去し、感光性樹
脂から成るメッキレジストスト膜を再度形成した後、銅
メッキ層５を形成し、その上に剥離性レジスト膜６の逆
回路パターンを形成し、更に電気銅メッキ７層と半田メ
ッキ層８を順次形成し、剥離性レジスト膜６を除去し、
半田メッキ層８をエッチングレジスト層として化学銅メ
ッキ層５をエッチング除去して所要の回路パターン層を
形成してから半田メッキ層を除去する。
Description
【０００１】
【産業上の利用分野】本発明は、プリント配線板の製造
方法に係り、特に電子部品の表面実装に適するプリント
配線板の製造方法に関する。
方法に係り、特に電子部品の表面実装に適するプリント
配線板の製造方法に関する。
【０００２】
【従来の技術】回路構成のコンパクト化、回路構成の小
形大容量化などの点から、いわゆるプリント配線板に、
各種の電子部品を搭載・実装して成る実装回路装置が広
く実用に供されている。ところで、この種のプリント配
線板においては、電子部品の搭載・実装密度を上げた
り、あるいは安定した実装の保持などの観点から、電子
部品の搭載実装面が隣接する絶縁領域面と同一平面を形
成していることが望まれる。そして、このような要望に
対応したプリント配線板は、次のような手段で製造され
ている。第１の手段（方法）は、主面に接着剤層を設け
た積層板を用意し、この積層板の所定位置に所要のスル
ホールを穿設した後、逆回路パターンの永久メッキレジ
ストパターンを被着・形成してから、たとえば化学銅メ
ッキ処理など、いわゆるフルアディティブ法によって所
要の回路パターンを形成する。第２の手段（方法）は、
主面が平滑なたとえばステンレス板面に、感光性ドライ
フィルムを張り合わせ、選択的な露光・現像処理を施
し、逆回路パターンの画像を形成する。次いで、前記ス
テンレス板を一方の電極として電気銅メッキ処理を施
し、所要の回路パターンを形成してから感光性ドライフ
ィルムを剥離し、その後積層型配線板を製造するに当っ
ての、積層する工程でプリプレグ層面などに、ステンレ
ス板面から回路パターンを転写するいわゆる転写法によ
って形成している。
形大容量化などの点から、いわゆるプリント配線板に、
各種の電子部品を搭載・実装して成る実装回路装置が広
く実用に供されている。ところで、この種のプリント配
線板においては、電子部品の搭載・実装密度を上げた
り、あるいは安定した実装の保持などの観点から、電子
部品の搭載実装面が隣接する絶縁領域面と同一平面を形
成していることが望まれる。そして、このような要望に
対応したプリント配線板は、次のような手段で製造され
ている。第１の手段（方法）は、主面に接着剤層を設け
た積層板を用意し、この積層板の所定位置に所要のスル
ホールを穿設した後、逆回路パターンの永久メッキレジ
ストパターンを被着・形成してから、たとえば化学銅メ
ッキ処理など、いわゆるフルアディティブ法によって所
要の回路パターンを形成する。第２の手段（方法）は、
主面が平滑なたとえばステンレス板面に、感光性ドライ
フィルムを張り合わせ、選択的な露光・現像処理を施
し、逆回路パターンの画像を形成する。次いで、前記ス
テンレス板を一方の電極として電気銅メッキ処理を施
し、所要の回路パターンを形成してから感光性ドライフ
ィルムを剥離し、その後積層型配線板を製造するに当っ
ての、積層する工程でプリプレグ層面などに、ステンレ
ス板面から回路パターンを転写するいわゆる転写法によ
って形成している。
【０００３】
【発明が解決しようとする課題】しかしながら、前記プ
リント配線板の製造方法においては、実用上次のような
不都合な問題ある。すなわち、第１の手段の場合は、永
久メッキレジストパターンの現像や永久メッキレジスト
パターン層の剥離工程などにおいて、塩素系有機溶媒の
使用を要するため、安全衛生面の点で問題があるばかり
でなく、回路パターンをフルアディティブ法で形成する
際、所要の厚付けを行うのにメッキ液の管理が困難であ
ること、さらにメッキ処理に比較的長時間（通常10時間
以上）を要することなどの問題がある。また、第２の手
段の場合は、最外層の回路パターンを形成するとき有効
であるが、内層回路パターンも転写形成する場合に工程
が繁雑化するばかりでなく、連続的な製造工程を採るこ
とも困難となる上、積層後のスルホール接続に当たっ
て、穿設したスルホール内壁面に再度メッキ処理を施
し、所要のメッキ層を形成（パートリアディティブ法）
する必要があって量産的といえない。
リント配線板の製造方法においては、実用上次のような
不都合な問題ある。すなわち、第１の手段の場合は、永
久メッキレジストパターンの現像や永久メッキレジスト
パターン層の剥離工程などにおいて、塩素系有機溶媒の
使用を要するため、安全衛生面の点で問題があるばかり
でなく、回路パターンをフルアディティブ法で形成する
際、所要の厚付けを行うのにメッキ液の管理が困難であ
ること、さらにメッキ処理に比較的長時間（通常10時間
以上）を要することなどの問題がある。また、第２の手
段の場合は、最外層の回路パターンを形成するとき有効
であるが、内層回路パターンも転写形成する場合に工程
が繁雑化するばかりでなく、連続的な製造工程を採るこ
とも困難となる上、積層後のスルホール接続に当たっ
て、穿設したスルホール内壁面に再度メッキ処理を施
し、所要のメッキ層を形成（パートリアディティブ法）
する必要があって量産的といえない。
【０００４】本発明は上記事情に対処してなされたもの
で、比較的簡略化された量産的な工程でありながら、高
精度な微細パターンの形成が可能で、狭ピッチ・多ピン
の表面実装型の電子部品を高密度に、かつ安定した状態
に搭載・実装が可能なプリント配線板を容易，量産的に
製造し得る製造方法の提供を目的とする。
で、比較的簡略化された量産的な工程でありながら、高
精度な微細パターンの形成が可能で、狭ピッチ・多ピン
の表面実装型の電子部品を高密度に、かつ安定した状態
に搭載・実装が可能なプリント配線板を容易，量産的に
製造し得る製造方法の提供を目的とする。
【０００５】
【課題を解決するための手段】本発明に係るプリント配
線板の製造方法は、剥離性および平滑性良好な導電性支
持基体主面に感光性樹脂層を形成し、この感光性樹脂層
を選択露光・現像して逆回路パターンのメッキレジスト
パターン層を形成する工程と、前記メッキレジストパタ
ーン層を形成した導電性支持基体を一方の電極側とし、
その露出主面上に電気銅メッキ処理を施し所定の回路パ
ターンを形成する工程と、 前記メッキレジストマスク
を除去し、再度感光性樹脂層を塗布形成し選択露光・現
像した後、少なくとも化学銅メッキ処理を施して銅メッ
キ層を形成する工程と、前記銅メッキ層形成面上に剥離
性レジスト層を張り合わせ選択露光・現像して逆回路パ
ターンを形成する工程と、前記剥離性レジスト層から成
る逆回路パターンを形成した後、少なくとも電気メッキ
層および半田メッキ層を順次形成する工程と、前記剥離
性レジストパターンを剥離除去し、半田メッキ層をエッ
チングレジスト層として露出する前記少なくとも化学銅
メッキ処理により形成した銅メッキ層を選択的にエッチ
ング除去して所要の回路パターン層を形成してから半田
メッキ層を除去する工程と、前記回路パターン層形成面
上に感光性樹脂層の形成，選択・露光による逆回路パタ
ーンの形成した後、少くとも化学銅メッキ層の形成，剥
離性レジストパターンの形成，電気メッキ層の順次形
成，剥離性レジストパターンの剥離除去，半田メッキ層
をエッチングレジスト層とした少くとも化学銅メッキ層
の選択的なエッチング除去による所要の回路パターン層
形成および半田メッキ層の除去を繰り返す工程と、前記
回路パターンの積層形成体を導電性支持基体面から剥離
する工程とを具備して成ることを特徴とする。
線板の製造方法は、剥離性および平滑性良好な導電性支
持基体主面に感光性樹脂層を形成し、この感光性樹脂層
を選択露光・現像して逆回路パターンのメッキレジスト
パターン層を形成する工程と、前記メッキレジストパタ
ーン層を形成した導電性支持基体を一方の電極側とし、
その露出主面上に電気銅メッキ処理を施し所定の回路パ
ターンを形成する工程と、 前記メッキレジストマスク
を除去し、再度感光性樹脂層を塗布形成し選択露光・現
像した後、少なくとも化学銅メッキ処理を施して銅メッ
キ層を形成する工程と、前記銅メッキ層形成面上に剥離
性レジスト層を張り合わせ選択露光・現像して逆回路パ
ターンを形成する工程と、前記剥離性レジスト層から成
る逆回路パターンを形成した後、少なくとも電気メッキ
層および半田メッキ層を順次形成する工程と、前記剥離
性レジストパターンを剥離除去し、半田メッキ層をエッ
チングレジスト層として露出する前記少なくとも化学銅
メッキ処理により形成した銅メッキ層を選択的にエッチ
ング除去して所要の回路パターン層を形成してから半田
メッキ層を除去する工程と、前記回路パターン層形成面
上に感光性樹脂層の形成，選択・露光による逆回路パタ
ーンの形成した後、少くとも化学銅メッキ層の形成，剥
離性レジストパターンの形成，電気メッキ層の順次形
成，剥離性レジストパターンの剥離除去，半田メッキ層
をエッチングレジスト層とした少くとも化学銅メッキ層
の選択的なエッチング除去による所要の回路パターン層
形成および半田メッキ層の除去を繰り返す工程と、前記
回路パターンの積層形成体を導電性支持基体面から剥離
する工程とを具備して成ることを特徴とする。
【０００６】
【作用】本発明に係るプリント配線板の製造方法は、い
わゆるビルドアップ法の特長を活かしたもので、前記工
程の繰り返しなど連続的な作業によって多層型で、かつ
表面の実装パッドなどが、これら実装パッドなどを絶縁
離隔する絶縁層と同一面を成すように構成されたプリン
ト配線板の製造が可能となる。つまり、化学銅メッキお
よび電気銅メッキ、前記メッキ処理時のメッキレジスト
の使い分けなどによって、所要の回路パターンが高精度
に、多層的に設けられるとともに、少なくとも一主面に
おいては回路パターンを含めほぼ同一平面を成している
プリント配線板を容易に得ることができる。
わゆるビルドアップ法の特長を活かしたもので、前記工
程の繰り返しなど連続的な作業によって多層型で、かつ
表面の実装パッドなどが、これら実装パッドなどを絶縁
離隔する絶縁層と同一面を成すように構成されたプリン
ト配線板の製造が可能となる。つまり、化学銅メッキお
よび電気銅メッキ、前記メッキ処理時のメッキレジスト
の使い分けなどによって、所要の回路パターンが高精度
に、多層的に設けられるとともに、少なくとも一主面に
おいては回路パターンを含めほぼ同一平面を成している
プリント配線板を容易に得ることができる。
【０００７】
【実施例】以下、本発明の実施態様を模式的に示す図１
〜図７の断面図を参照して実施例を説明する。
〜図７の断面図を参照して実施例を説明する。
【０００８】先ず、剥離性および平滑性良好な導電性支
持基体、たとえばステンレス板１を用意し（図１）、こ
のステンレス板１の主面に感光性ドライフイルムをラミ
ネートし感光性樹脂層を形成した。その後、前記感光性
樹脂層に選択・露光，現像処理を施して、逆回路パター
ンにメッキレジストパターン２を形成する（図２）。次
いで、前記メッキレジストパターン２を形成した導電性
支持基体１を一方の電極とし、たとえば硫酸銅メッキ液
を用いて電気銅メッキ処理を施し、前記導電性支持基体
１の露出面に電気銅メッキ層を被着し、所要の回路パタ
ーン３を形成した後（図３）、前記メッキレジストパタ
ーン2aを剥離・除去する。その後、再度、感光性樹脂、
たとえばプロビマー（商品名，チバガイギ社製）を塗布
・乾燥し、この感光性樹脂層に選択・露光，現像処理を
施して、逆回路パターンにメッキレジストパターン４を
形成する（図４）。次いで、前面に化学銅メッキ処理を
施した後、さらに要すれば電気銅メッキ処理を施して厚
さ10μm 程度のメッキ層５を形成する。なお、この段階
で要すれば、化学銅メッキ処理に先立って、メッキ層５
形成面を、たとえば過マンガン酸プロセスにより粗面化
しておくことが好ましく、さらに前記メッキ層５は、電
気銅メッキ処理での電極としての機能を呈する程度に厚
く形成し得れば、電気銅メッキ処理は不要となり、微細
なパターンニングの点からその方が望ましい。
持基体、たとえばステンレス板１を用意し（図１）、こ
のステンレス板１の主面に感光性ドライフイルムをラミ
ネートし感光性樹脂層を形成した。その後、前記感光性
樹脂層に選択・露光，現像処理を施して、逆回路パター
ンにメッキレジストパターン２を形成する（図２）。次
いで、前記メッキレジストパターン２を形成した導電性
支持基体１を一方の電極とし、たとえば硫酸銅メッキ液
を用いて電気銅メッキ処理を施し、前記導電性支持基体
１の露出面に電気銅メッキ層を被着し、所要の回路パタ
ーン３を形成した後（図３）、前記メッキレジストパタ
ーン2aを剥離・除去する。その後、再度、感光性樹脂、
たとえばプロビマー（商品名，チバガイギ社製）を塗布
・乾燥し、この感光性樹脂層に選択・露光，現像処理を
施して、逆回路パターンにメッキレジストパターン４を
形成する（図４）。次いで、前面に化学銅メッキ処理を
施した後、さらに要すれば電気銅メッキ処理を施して厚
さ10μm 程度のメッキ層５を形成する。なお、この段階
で要すれば、化学銅メッキ処理に先立って、メッキ層５
形成面を、たとえば過マンガン酸プロセスにより粗面化
しておくことが好ましく、さらに前記メッキ層５は、電
気銅メッキ処理での電極としての機能を呈する程度に厚
く形成し得れば、電気銅メッキ処理は不要となり、微細
なパターンニングの点からその方が望ましい。
【０００９】次に、前記銅メッキ層５を形成した面上に
剥離性の感光性ドライフィルムをラミネートし、選択・
露光，現像処理を施して剥離性レジストパターン６を形
成する。その後、前記に準じた手法で、たとえば硫酸銅
メッキ液を用い剥離性レジストパターン６を形成した露
出面上に、厚さ15μm 程度の電気銅メッキ層７を被着・
形成する。このとき、要すれば下地として化学銅メッキ
層を形成してもよい。しかる後、前記電気銅メッキ層７
上に、厚さ 5μm 程度の半田メッキ層８を被着・形成す
る（図６）。
剥離性の感光性ドライフィルムをラミネートし、選択・
露光，現像処理を施して剥離性レジストパターン６を形
成する。その後、前記に準じた手法で、たとえば硫酸銅
メッキ液を用い剥離性レジストパターン６を形成した露
出面上に、厚さ15μm 程度の電気銅メッキ層７を被着・
形成する。このとき、要すれば下地として化学銅メッキ
層を形成してもよい。しかる後、前記電気銅メッキ層７
上に、厚さ 5μm 程度の半田メッキ層８を被着・形成す
る（図６）。
【００１０】次に、前記剥離性レジストパターン６を剥
離除去し、半田メッキ層８をエッチングレジスト層とし
て、露出する化学銅メッキ層５などを選択的にエッチン
グ除去し、所要の回路パターンを形成してから（図
７）、たとえば硝酸−ホウフッ酸−過酸化水素混合液を
用いて、半田メッキ層８を剥離除去する。そして、これ
らの工程、すなわち前記回路パターン形成面上に、前記
に準じて感光性樹脂層の形成，選択・露光による逆回路
パターンのメッキレジストパターン４の形成、露出面上
に少くとも化学銅メッキ層５の形成，剥離性レジストパ
ターン６の形成，電気銅メッキ層７および半田メッキ層
８の順次形成，剥離性レジストパターン４の剥離除去，
半田メッキ層８をエッチングレジストとした化学メッキ
層５などの選択的なエッチング除去、および半田メッキ
層の除去（図８）の工程を繰り返す。このようにして、
目的とする多層的に回路パターンを形成してから、要す
れば前記最外層に形成された回路パターンと同一平面を
成すように絶縁層を被着・形成した後、前記導電性支持
基体１面に積層形成した多層配線層を、導電性支持基体
１面から剥離することにより、所望の多層型プリント配
線板を製造し得る（図９）。この実施例で、導電性支持
基体１の両主面に多層配線層を積層形成した場合は、一
度に２枚のプリント配線板が得られる。
離除去し、半田メッキ層８をエッチングレジスト層とし
て、露出する化学銅メッキ層５などを選択的にエッチン
グ除去し、所要の回路パターンを形成してから（図
７）、たとえば硝酸−ホウフッ酸−過酸化水素混合液を
用いて、半田メッキ層８を剥離除去する。そして、これ
らの工程、すなわち前記回路パターン形成面上に、前記
に準じて感光性樹脂層の形成，選択・露光による逆回路
パターンのメッキレジストパターン４の形成、露出面上
に少くとも化学銅メッキ層５の形成，剥離性レジストパ
ターン６の形成，電気銅メッキ層７および半田メッキ層
８の順次形成，剥離性レジストパターン４の剥離除去，
半田メッキ層８をエッチングレジストとした化学メッキ
層５などの選択的なエッチング除去、および半田メッキ
層の除去（図８）の工程を繰り返す。このようにして、
目的とする多層的に回路パターンを形成してから、要す
れば前記最外層に形成された回路パターンと同一平面を
成すように絶縁層を被着・形成した後、前記導電性支持
基体１面に積層形成した多層配線層を、導電性支持基体
１面から剥離することにより、所望の多層型プリント配
線板を製造し得る（図９）。この実施例で、導電性支持
基体１の両主面に多層配線層を積層形成した場合は、一
度に２枚のプリント配線板が得られる。
【００１１】そして、前記で得られたプリント配線板の
一主面においては、接続パッドを含む回路パターンおよ
びこの回路パターンを形成する各素パターン間を絶縁す
る絶縁層が同一平面を成しているため、電子部品を容易
に，かつ安定的に搭載・実装し得るとともに、回路パタ
ーンの密度および電子部品の搭載・実装密度の向上を成
し得た。
一主面においては、接続パッドを含む回路パターンおよ
びこの回路パターンを形成する各素パターン間を絶縁す
る絶縁層が同一平面を成しているため、電子部品を容易
に，かつ安定的に搭載・実装し得るとともに、回路パタ
ーンの密度および電子部品の搭載・実装密度の向上を成
し得た。
【００１２】なお、上記実施例では、剥離性および平滑
性良好な導電性支持基体として、ステンレス板を用いた
が、良好な導電性，剥離性および平滑性（主面）を有す
るものであれば、他の金属板などに代替し得ることは勿
論であり、また、前記多層配線層を積層形成も、常に導
電性支持基体の一主面のみに行う必要はなく、両主面を
利用して行ってもよい。
性良好な導電性支持基体として、ステンレス板を用いた
が、良好な導電性，剥離性および平滑性（主面）を有す
るものであれば、他の金属板などに代替し得ることは勿
論であり、また、前記多層配線層を積層形成も、常に導
電性支持基体の一主面のみに行う必要はなく、両主面を
利用して行ってもよい。
【００１３】
【発明の効果】以上説明したように本発明に係るプリン
ト配線板の製造方法によれば、化学銅メッキ，電気銅メ
ッキによる回路パターン形成使い分けおよびパターン形
成工程の短縮化、前記メッキ処理時のメッキレジストの
絶縁層として残存させる場合と剥離除去する場合との使
い分けなどにより、比較的簡略な操作や設備で所要の回
路パターンが多層的に設けられるとともに、少なくとも
一主面においては回路パターンを含めほぼ同一平面を成
しているプリント配線板を容易に得ることができる。す
なわち、比較的簡単な操作（作業）や設備の利用によっ
て、配線密度などが高く、また所要の電子部品を比較的
高密度に表面実装可能な、そして実装回路装置を構成し
たときも高い信頼性を呈するプリント配線板を得ること
ができる。
ト配線板の製造方法によれば、化学銅メッキ，電気銅メ
ッキによる回路パターン形成使い分けおよびパターン形
成工程の短縮化、前記メッキ処理時のメッキレジストの
絶縁層として残存させる場合と剥離除去する場合との使
い分けなどにより、比較的簡略な操作や設備で所要の回
路パターンが多層的に設けられるとともに、少なくとも
一主面においては回路パターンを含めほぼ同一平面を成
しているプリント配線板を容易に得ることができる。す
なわち、比較的簡単な操作（作業）や設備の利用によっ
て、配線密度などが高く、また所要の電子部品を比較的
高密度に表面実装可能な、そして実装回路装置を構成し
たときも高い信頼性を呈するプリント配線板を得ること
ができる。
【図１】本発明に係るプリント配線板の製造方法におい
て用いる導電性支持基体の断面図。
て用いる導電性支持基体の断面図。
【図２】本発明に係るプリント配線板の製造方法におい
て導電性支持基体面に逆回路パターン（絶縁層）を形成
した状態を模式的に示す断面図。
て導電性支持基体面に逆回路パターン（絶縁層）を形成
した状態を模式的に示す断面図。
【図３】本発明に係るプリント配線板の製造方法におい
て第１の回路パターンを成す電気銅メッキ層を形成した
状態を示す断面図。
て第１の回路パターンを成す電気銅メッキ層を形成した
状態を示す断面図。
【図４】本発明に係るプリント配線板の製造方法におい
てメッキレジスト膜を形成した状態を示す断面図。
てメッキレジスト膜を形成した状態を示す断面図。
【図５】本発明に係るプリント配線板の製造方法におい
て化学銅メッキ層を形成した状態を示す断面図。
て化学銅メッキ層を形成した状態を示す断面図。
【図６】本発明に係るプリント配線板の製造方法におい
て剥離性のメッキレジストを介して電気銅メッキ層およ
び半田メッキ層を形成した状態を示す断面図。
て剥離性のメッキレジストを介して電気銅メッキ層およ
び半田メッキ層を形成した状態を示す断面図。
【図７】本発明に係るプリント配線板の製造方法におい
て半田メッキ層をエッチングレジスト膜として化学銅メ
ッキ層などを除去した状態を示す断面図。
て半田メッキ層をエッチングレジスト膜として化学銅メ
ッキ層などを除去した状態を示す断面図。
【図８】本発明に係るプリント配線板の製造方法におい
て半田メッキ層をエッチングレジスト膜として３層目の
回路パターンを形成した状態を示す断面図。
て半田メッキ層をエッチングレジスト膜として３層目の
回路パターンを形成した状態を示す断面図。
【図９】本発明に係るプリント配線板の製造方法におい
て製造したプリント配線板の構造例を示す断面図。
て製造したプリント配線板の構造例を示す断面図。
１…導電性支持基体 ２…剥離性の逆回路パターン
（メッキレジスト） ３…電気銅メッキ層 ４…逆回路パターン（メッキレ
ジスト） ５…化学銅メッキ層 ６…剥離性の逆回
路パターン（メッキレジスト） ７…化学銅−電気銅
メッキ層 ８…半田メッキ層
（メッキレジスト） ３…電気銅メッキ層 ４…逆回路パターン（メッキレ
ジスト） ５…化学銅メッキ層 ６…剥離性の逆回
路パターン（メッキレジスト） ７…化学銅−電気銅
メッキ層 ８…半田メッキ層
Claims (1)
- 【請求項１】 剥離性および平滑性良好な導電性支持基
体主面に感光性樹脂層を形成し、この感光性樹脂層を選
択露光・現像して逆回路パターンのメッキレジストパタ
ーン層を形成する工程と、 前記メッキレジストパターン層を形成した導電性支持基
体を一方の電極側とし、その露出主面上に電気銅メッキ
処理を施し所定の回路パターンを形成する工程と、 前
記メッキレジストマスクを除去し、再度感光性樹脂層を
塗布形成し選択露光・現像した後、少なくとも化学銅メ
ッキ処理を施して銅メッキ層を形成する工程と、 前記銅メッキ層形成面上に剥離性レジスト層を張り合わ
せ選択露光・現像して逆回路パターンを形成する工程
と、 前記剥離性レジスト層から成る逆回路パターンを形成し
た後、少なくとも電気メッキ層および半田メッキ層を順
次形成する工程と、 前記剥離性レジストパターンを剥離除去し、半田メッキ
層をエッチングレジスト層として露出する前記少なくと
も化学銅メッキ処理を施して形成した銅メッキ層を選択
的にエッチング除去して所要の回路パターン層を形成し
てから半田メッキ層を除去する工程と、 前記回路パターン層形成面上に感光性樹脂層の形成，選
択・露光による逆回路パターンの形成した後、少くとも
化学銅メッキ層の形成，剥離性レジストパターンの形
成，電気メッキ層の順次形成，剥離性レジストパターン
の剥離除去，半田メッキ層をエッチングレジスト層とし
た少くとも化学銅メッキ層の選択的なエッチング除去に
よる所要の回路パターン層形成および半田メッキ層の除
去を繰り返す工程と、 前記回路パターンの積層形成体を導電性支持基体面から
剥離する工程とを具備して成ることを特徴とするプリン
ト配線板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4055133A JPH05259639A (ja) | 1992-03-13 | 1992-03-13 | プリント配線板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4055133A JPH05259639A (ja) | 1992-03-13 | 1992-03-13 | プリント配線板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05259639A true JPH05259639A (ja) | 1993-10-08 |
Family
ID=12990287
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4055133A Withdrawn JPH05259639A (ja) | 1992-03-13 | 1992-03-13 | プリント配線板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05259639A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH088536A (ja) * | 1994-06-16 | 1996-01-12 | Sony Corp | 多層プリント配線板の製造方法 |
| US6418615B1 (en) | 1999-03-11 | 2002-07-16 | Shinko Electronics Industries, Co., Ltd. | Method of making multilayered substrate for semiconductor device |
| JP2003142624A (ja) * | 2001-10-31 | 2003-05-16 | Fujitsu Ltd | 受動素子を内臓した半導体装置の製造方法、中継基板及びその製造方法 |
| US6861757B2 (en) | 2001-09-03 | 2005-03-01 | Nec Corporation | Interconnecting substrate for carrying semiconductor device, method of producing thereof and package of semiconductor device |
| JP2007109802A (ja) * | 2005-10-12 | 2007-04-26 | Nec Corp | 配線基板及び配線基板を用いた半導体装置並びにその製造方法 |
| JP2009188022A (ja) * | 2008-02-04 | 2009-08-20 | Shinko Electric Ind Co Ltd | 配線基板の製造方法 |
| US8039756B2 (en) | 2005-10-12 | 2011-10-18 | Nec Corporation | Multilayered wiring board, semiconductor device in which multilayered wiring board is used, and method for manufacturing the same |
| JP2012182504A (ja) * | 2012-06-25 | 2012-09-20 | Shinko Electric Ind Co Ltd | 配線基板 |
| JP2022070566A (ja) * | 2020-10-27 | 2022-05-13 | アオイ電子株式会社 | 回路基板の製造方法、回路基板、積層基板および支持基板 |
-
1992
- 1992-03-13 JP JP4055133A patent/JPH05259639A/ja not_active Withdrawn
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH088536A (ja) * | 1994-06-16 | 1996-01-12 | Sony Corp | 多層プリント配線板の製造方法 |
| US7763809B2 (en) | 1999-03-11 | 2010-07-27 | Shink Electric Industries Co., Inc. | Multilayered substrate for semiconductor device and method of manufacturing same |
| US6418615B1 (en) | 1999-03-11 | 2002-07-16 | Shinko Electronics Industries, Co., Ltd. | Method of making multilayered substrate for semiconductor device |
| US6441314B2 (en) | 1999-03-11 | 2002-08-27 | Shinko Electric Industries Co., Inc. | Multilayered substrate for semiconductor device |
| US6931724B2 (en) | 1999-03-11 | 2005-08-23 | Shinko Electric Industries Co., Ltd. | Insulated multilayered substrate having connecting leads for mounting a semiconductor element thereon |
| US6861757B2 (en) | 2001-09-03 | 2005-03-01 | Nec Corporation | Interconnecting substrate for carrying semiconductor device, method of producing thereof and package of semiconductor device |
| JP2003142624A (ja) * | 2001-10-31 | 2003-05-16 | Fujitsu Ltd | 受動素子を内臓した半導体装置の製造方法、中継基板及びその製造方法 |
| US6875638B2 (en) | 2001-10-31 | 2005-04-05 | Fujitsu Limited | Manufacturing method of a semiconductor device incorporating a passive element and a redistribution board |
| US6995044B2 (en) | 2001-10-31 | 2006-02-07 | Fujitsu Limited | Manufacturing method of a semiconductor device incorporating a passive element and a redistribution board |
| JP2007109802A (ja) * | 2005-10-12 | 2007-04-26 | Nec Corp | 配線基板及び配線基板を用いた半導体装置並びにその製造方法 |
| US7791186B2 (en) | 2005-10-12 | 2010-09-07 | Nec Corporation | Wiring board, semiconductor device in which wiring board is used, and method for manufacturing the same |
| US7880295B2 (en) | 2005-10-12 | 2011-02-01 | Nec Corporation | Wiring board, semiconductor device in which wiring board is used, and method for manufacturing the same |
| US8039756B2 (en) | 2005-10-12 | 2011-10-18 | Nec Corporation | Multilayered wiring board, semiconductor device in which multilayered wiring board is used, and method for manufacturing the same |
| JP2009188022A (ja) * | 2008-02-04 | 2009-08-20 | Shinko Electric Ind Co Ltd | 配線基板の製造方法 |
| JP2012182504A (ja) * | 2012-06-25 | 2012-09-20 | Shinko Electric Ind Co Ltd | 配線基板 |
| JP2022070566A (ja) * | 2020-10-27 | 2022-05-13 | アオイ電子株式会社 | 回路基板の製造方法、回路基板、積層基板および支持基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4897338A (en) | Method for the manufacture of multilayer printed circuit boards | |
| JP3786554B2 (ja) | フレキシブル膜の両面に微細構造体層を形成する回路基板の製造方法 | |
| US4354895A (en) | Method for making laminated multilayer circuit boards | |
| JPH04309290A (ja) | プリント配線板の製造方法 | |
| US20040168312A1 (en) | PCB with inlaid outerlayer circuits and production methods thereof | |
| EP0337986B1 (en) | Multilayer circuit board fabrication process | |
| JPH10178271A (ja) | 多層配線基板の製造方法および多層配線基板 | |
| JPH08107263A (ja) | プリント配線板の製造方法 | |
| JPH01290289A (ja) | 導体パターン形成方法 | |
| JPH06268355A (ja) | プリント配線板およびその製造方法 | |
| KR20060066971A (ko) | 양면 연성회로기판 제조방법 | |
| US4994349A (en) | Printed wiring board fabrication method | |
| JPH06252529A (ja) | プリント配線板の製造方法 | |
| JPH03225894A (ja) | プリント配線板の製造方法 | |
| JP3648753B2 (ja) | 配線基板の製造方法 | |
| JP2622848B2 (ja) | プリント配線板の製造方法 | |
| JPH05259609A (ja) | プリント配線板の製造方法 | |
| JP3817291B2 (ja) | プリント配線板 | |
| JPH0567871A (ja) | 印刷配線板及びその製造方法 | |
| JPH0548246A (ja) | フレキシブルプリント配線板の製造方法 | |
| JPS62156898A (ja) | スル−ホ−ルプリント配線板の製造方法 | |
| JPS60208895A (ja) | プリント配線板の製造方法 | |
| JPS63185092A (ja) | プリント回路基板の製造方法 | |
| JP2000133914A (ja) | プリント配線板及びその製造方法 | |
| JPH021392B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990518 |