JPH052619A - 回路シミユレーシヨン装置 - Google Patents

Abstract

(57)【要約】 【目的】 回路検証を容易に行うことのできる回路シミ
ュレーション装置を提供する。 【構成】 入力装置１１からシミュレーション指示を与
えると、制御装置１０は、回路図情報記憶部２１内の情
報に基づいて、シミュレーションの対象となる回路図を
ディスプレイ１２に表示し、論理シミュレータ３０に対
してシミュレーションの指示を与える。論理シミュレー
タ３０は、素子情報記憶部２２から、シミュレーション
の対象となる回路を構成する各素子の情報を取り出し、
回路情報記憶部２３から、各素子の接続関係を示すネッ
トリストを取り出す。そして、入力波形情報記憶部２４
に用意された入力波形を用いたシミュレーションを行
う。シミュレーションの各ステップごとに、ディスプレ
イ１２に表示された回路図の各ノードの論理値が報告さ
れる。制御装置１０は、この報告に基づいて、回路図各
部の論理状態を、ディスプレイ１２上で視覚的に認識し
うる態様で表示する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は回路シミュレーション装
置、特に、半導体集積回路の論理状態を確認することの
できる回路シミュレーション装置に関する。

【０００２】

【従来の技術】半導体集積回路の集積化が進めば進むほ
ど、回路は益々複雑化してくる。このため、半導体集積
回路の設計には、回路シミュレーション装置が不可欠に
なってきている。現在、一般的に用いられている回路シ
ミュレーション装置は、シミュレーションの対象となる
回路を構成する各素子の情報と、この各素子の接続関係
を示す回路情報と、に基づいてシミュレーションを行っ
ている。すなわち、回路の入力端子に所定の入力波形を
与えたときに、回路各部で論理状態はどのように変化
し、出力端子からはどのような出力波形が得られるか
が、コンピュータを用いたシミュレーションによって求
められる。設計者は、このシミュレーション結果を参考
にして、設計した回路が正常に動作するかを確認するこ
とができる。

【０００３】

【発明が解決しようとする課題】上述の回路シミュレー
ション装置を用いれば、シミュレーションの結果として
得られた出力波形が、理論的に期待される出力波形と一
致するか否かを調べることにより、設計した回路の動作
が正常であるか否かを確認できる。もし、両者が不一致
のときには、回路のどこに不都合があるのかを調べるた
めの回路検証を行うことになる。ところが、従来の回路
シミュレーション装置には、この回路検証を行うのが困
難であるという問題がある。すなわち、従来の回路シミ
ュレーション装置では、各論理素子の指定された端子に
ついて、論理値の変化が表の形式あるいは波形グラフの
形式で出力されているため、回路図との対応がとりにく
く、不都合がある箇所を発見するのに多大な労力を必要
とする。

【０００４】そこで本発明は、回路検証を容易に行うこ
とのできる回路シミュレーション装置を提供することを
目的とする。

【０００５】

【課題を解決するための手段】本発明は、回路シミュレ
ーション装置において、オペレータからの指示を入力す
る入力装置と、シミュレーションの対象となる回路図を
表示するためのディスプレイと、回路図の表示に必要な
回路図情報を記憶する回路図情報記憶部と、シミュレー
ションの対象となる回路を構成する各素子の情報を記憶
する素子情報記憶部と、各素子の接続関係を示す回路情
報を記憶する回路情報記憶部と、シミュレーションの対
象となる回路に与える入力波形を規定する入力波形情報
を記憶する入力波形情報記憶部と、素子情報、回路情
報、および入力波形情報に基づいて、シミュレーション
の対象となる回路に対する論理シミュレーションを行う
論理シミュレータと、入力装置で入力された指示に基づ
き、論理シミュレータを制御するとともに、論理シミュ
レータによるシミュレーション結果に基づき、ディスプ
レイ上に表示された回路図の各部の論理状態を、ディス
プレイ上で視覚的に認識しうる態様で表示し、これを所
定時間ごとに更新する制御装置と、を設けたものであ
る。

【０００６】

【作 用】本発明による回路シミュレーション装置で
は、論理シミュレータによってシミュレーションが実行
されるのと同時に、ディスプレイ上にシミュレーション
の対象となる回路図が表示される。しかも、この回路図
上の各部の論理状態がディスプレイ上で視覚的に認識し
うる態様で表示され、所定時間ごとに、この表示が変化
してゆくことになる。したがって、オペレータは、この
ディスプレイを見ながら回路各部の論理状態の変遷を視
覚的に把握することができ、不都合な箇所を容易に発見
することができるようになる。

【０００７】

【実施例】以下、本発明を図示する実施例に基づいて説
明する。図１は、本発明の一実施例に係る回路シミュレ
ーション装置の基本構成を示すブロック図である。この
装置を統括制御する制御装置１０には、入力装置１１お
よびディスプレイ１２が接続されている。また、この装
置で取り扱うデータを保存する記憶装置として、回路図
情報記憶部２１、素子情報記憶部２２、回路情報記憶部
２３、入力波形情報記憶部２４、の各記憶部が設けられ
ている。論理シミュレータ３０は、これら各情報に基づ
いて、論理シミュレーションを行う装置である。

【０００８】これらの各構成要素のための具体的なハー
ドウエアとしては、コンピュータあるいはその周辺機器
を用いることができる。入力装置１１は、オペレータか
らの指示を入力する機能を有し、この実施例では、キー
ボードやマウスなどの装置が用いられている。また、デ
ィスプレイ１２は、シミュレーションの対象となる回路
図を表示するためのものであり、この実施例では、一般
的なカラーディスプレイ装置が用いられている。制御装
置１０、各記憶部２１〜２４、論理シミュレータ３０
は、コンピュータ本体によって実現される。

【０００９】回路図情報記憶部２１に記憶されている回
路図情報は、ディスプレイ１２に回路図を表示させるた
めに必要な情報である。制御装置１０は、この回路図情
報に基づいて、ディスプレイ１２に必要な回路図を表示
する。図２は、ディスプレイ１２に表示する回路図の一
例を示す図である。回路図情報は、このような回路図を
表示させることのできるデータであれば、どのような形
式のものでもかまわない。素子情報記憶部２２に記憶さ
れている素子情報は、シミュレーションの対象となる回
路を構成する各素子の情報であり、たとえば、図２に示
す回路図中のＡＮＤ素子、ＮＡＮＤ素子、インバータ素
子、などの個々の素子についての論理動作、遅延時間な
どの情報である。回路情報記憶部２３に記憶されている
回路情報は、各素子の接続関係を示すものである。具体
的には、各素子を接続するネットリストのデータであ
る。入力波形情報記憶部２４に記憶される入力波形情報
は、シミュレーションの対象となる回路に与える入力波
形を規定する情報である。たとえば、図２に示す回路に
は、３つの入力端子Ａ，Ｂ，Ｃと、２つの出力端子Ｄ，
Ｅとが設けられているが、この入力端子Ａ，Ｂ，Ｃに与
える入力波形として、図３に示すような波形(a) ，(b)
，(c) が用意される。

【００１０】論理シミュレータは、予め用意された素子
情報、回路情報、入力波形情報に基づいて、論理シミュ
レーションを行う。たとえば、図２に示すような回路に
対して、図３に示すような入力波形を与えると、論理シ
ミュレータ３０は回路各部の論理状態の時間的な変化を
演算し、最終的に出力端子Ｄ，Ｅにどのような出力波形
が得られるかを算出する。このような論理シミュレータ
は公知であるため、ここでは詳しい説明は省略する。

【００１１】本発明の特徴は、この論理シミュレータ３
０によるシミュレーション実行中に、ディスプレイ１２
に回路図および回路各部の論理状態を表示するようにし
た点にある。すなわち、制御装置１０は、入力装置１１
で入力された指示に基づき、論理シミュレータ３０を制
御するとともに、論理シミュレータ３０によるシミュレ
ーション結果に基づき、ディスプレイ１２上に表示され
た回路図の各部の論理状態を、ディスプレイ上で視覚的
に認識しうる態様で表示し、これを所定時間ごとに更新
する機能をもっている。この制御装置１０の動作を図４
の流れ図に示す。まず、ステップＳ１において、コマン
ドの入力を受け付ける。すなわち、オペレータが入力装
置１１から所定のコマンドを入力すると、このコマンド
は制御装置１０に取り込まれる。この装置では、コマン
ドは２つの種類に分類される。すなわち、ディスプレイ
１２における表示を制御するための表示コマンドと、論
理シミュレータ３０における論理シミュレーションを制
御するためのシミュレーションコマンドとである。オペ
レータが表示コマンドを入力すると、ステップＳ２でコ
マンドの認識が行われ、ステップＳ３において回路図の
表示制御が行われる。この表示コマンドは、具体的に
は、シミュレーションの対象となる回路のどの部分をデ
ィスプレイ１２に表示するかを指定するコマンドであ
る。図２には、比較的単純な回路を示したが、一般的に
は、より複雑な回路に対してシミュレーションが行われ
ることが多く、通常は、全回路図をディスプレイ１２に
表示することは困難である。そこで、オペレータは、所
定の表示コマンドを入力することにより、回路図の所望
の一部分を指定する。制御装置１０は、回路図情報記憶
部２１内から指定された部分の回路図情報を抽出し、こ
れをディスプレイ１２に表示する動作を行うことにな
る。もちろん、図２に示すような比較的単純な回路であ
れば、全回路を表示させるような表示コマンドを入力し
てもよい。また、表示倍率を特定するような表示コマン
ドを設けておくこともできよう。

【００１２】一方、ステップＳ２において、シミュレー
ションコマンドが入力された場合には、制御装置１０
は、このシミュレーションコマンドに基づいて論理シミ
ュレータ３０を制御する。すなわち、ステップＳ４にお
いて、論理シミュレータに対して指示を与える。この指
示は、どの入力波形をどの入力端子に与え、どの程度の
時間だけシミュレーションを行うか、といった内容を指
示するものである。たとえば、「図２に示す回路におけ
る入力端子Ａ，Ｂ，Ｃのそれぞれに、図３に示す入力波
形(a) ，(b) ，(c) のそれぞれを与え、所定の１単位時
間を１ステップとして６ステップだけシミュレーション
を行え」というような指示内容になる。論理シミュレー
タ３０は、このような指示に基づいて論理シミュレーシ
ョンを実行する。すなわち、回路情報記憶部２３内に記
憶されている回路情報、すなわち、ネットリストと、素
子情報記憶部２２に記憶されている素子情報、すなわ
ち、各素子の論理動作および遅延時間に関する情報と、
を参照し、入力波形情報記憶部２４に記憶されている入
力波形(a) ，(b) ，(c) を回路に与えたときに、回路各
部の論理状態がどのようになるかを演算する。制御装置
１０は、ステップＳ５において、この論理シミュレータ
３０からのシミュレーションレポートを入力する。この
シミュレーションレポートは、ディスプレイ１２に表示
されている回路図の各部（素子と素子とを接続するノー
ドの部分）における論理状態を、所定時間ごとに示す情
報である。制御装置１０は、現在、ディスプレイ１２に
表示されている回路図の各部に対応するノードの論理値
を、所定時間ごとに報告するように、論理シミュレータ
に指示を与える。この指示に応答して、論理シミュレー
タ３０から制御装置１０に対して、所定時間ごとに、シ
ミュレーションレポートが出力される。たとえば、１ス
テップごとに、シミュレーションレポートを報告するよ
うに指示しておけば、論理シミュレータ３０は、シミュ
レーションが１ステップ進むごとに、図２に示す回路各
部の論理値を、制御装置１０にシミュレーションレポー
トとして報告する。

【００１３】制御装置１０は、ステップＳ５において、
このようなシミュレーションレポートを入力すると、ス
テップＳ６において回路図表示の更新を行う。すなわ
ち、ディスプレイ１２に表示されている回路図の各部
に、その時点での論理状態を示す表示を行う。この論理
状態を示す表示は、どのような態様で行ってもよいが、
たとえば図５に示すように、ディスプレイ１２上の回路
図の各ノードの部分に、そのノードの論理値を示す
「０」または「１」の数字を表示すればよい。この実施
例では、更に、ディスプレイ１２の画面の右下に、現在
のステップ数を表示するようにしている（図５の例は、
ステップ１０００を実行後の論理状態を示すことにな
る）。こうして、ステップＳ７を経て、再びステップＳ
５へと戻り、次のステップにおけるシミュレーションレ
ポートが入力され、ステップＳ６で回路図表示の更新が
行われる。たとえば、図５に示すステップ１０００にお
ける表示は、図６に示すステップ１００１における表示
に更新されることになる。このように、シミュレーショ
ンが１ステップ進むごとに、ディスプレイ１２に表示さ
れた回路図の各部の論理値が更新されてゆき、ステップ
Ｓ４で指示したステップ分だけのシミュレーションが完
了すると、再びステップＳ１のコマンド入力へ戻ること
になる。

【００１４】このように、オペレータは、ディスプレイ
１２上に表示された回路図を見ながら、シミュレーショ
ンの１ステップごとに、回路図の各部の論理値の変化状
態を目で確認してゆくことができる。したがって、シミ
ュレーションの結果、不都合が生じた場合であっても、
その不都合の原因がどこにあるのかを容易に発見するこ
とができ、回路の検証が行いやすくなる。

【００１５】以上、本発明を図示する一実施例に基づい
て説明したが、本発明はこの実施例のみに限定されるも
のではなく、この他にも種々の態様で実施可能である。
たとえば、上述の実施例では、図５および図６に示すよ
うに、ディスプレイ１２上に表示された回路図の各ノー
ドの部分に、そのノードの論理値を示す「０」または
「１」の数字を表示しているが、回路図各部の論理状態
を表示する方法は、この他にも種々の方法が考えられ
る。図７および図８は、図５および図６と同じ論理状態
を別な表示態様で示したものであり、論理素子間の配線
の実線部分は論理値「１」を示し、破線部分は論理値
「０」を示すものである。また、論理値には、「０」お
よび「１」の他に、「不定」という状態も考えられる。
このような「不定」の状態を示すには、たとえば、一点
鎖線を用いるようにすればよい。ディスプレイ１２とし
てカラーディスプレイ装置を用いている場合には、論理
素子間の配線の色を変えることにより、各部の論理状態
を表示するようにしてもよい。本発明は、要するに、デ
ィスプレイ上に更新された回路図の各部の論理状態を、
ディスプレイ上で視覚的に認識しうる態様で表示するこ
とができれば、どのような表示態様をとってもかまわな
い。また、「所定時間ごとに更新する」とは、前述の実
施例の場合、「所定の単位時間（１ステップ）ごとに周
期的に表示を変える」ことを意味するが、本発明では、
論理状態の表示を変えるタイミングは必ずしも一定の周
期にする必要はない。たとえば、ある入力波形が「０」
から「１」に立ち上がるごとに、回路図各部の論理状態
の表示を更新するようなことも可能である。

【００１６】

【発明の効果】以上のとおり本発明による回路シミュレ
ーション装置では、論理シミュレータによるシミュレー
ションと同時に、ディスプレイ上にシミュレーションの
対象となる回路図を表示し、この回路図上の各部の論理
状態をディスプレイ上で視覚的に認識しうる態様で表示
するようにしたため、オペレータは、このディスプレイ
を見ながら回路各部の論理状態の変遷を視覚的に把握す
ることができるようになる。こうして、回路内で不都合
が生じていた箇所を容易に発見することができるように
なり、回路の検証作業が簡単になる。

【図面の簡単な説明】

【図１】本発明に係る回路シミュレーション装置の基本
構成を示すブロック図である。

【図２】図１に示す装置において表示される回路図の一
例を示す図である。

【図３】図１に示す装置において用いられる入力波形の
一例を示す図である。

【図４】図１に示す装置における制御装置の動作を示す
流れ図である。

【図５】図１に示す装置におけるシミュレーション実行
中のディスプレイ表示の一例を示す図である。

【図６】図５に示す状態から、シミュレーションが１ス
テップ進行したときの表示の一例を示す図である。

【図７】図１に示す装置におけるシミュレーション実行
中のディスプレイ表示の別な一例を示す図である。

【図８】図７に示す状態から、シミュレーションが１ス
テップ進行したときの表示の一例を示す図である。

【符号の説明】

１０…制御装置 １１…入力装置 １２…ディスプレイ ２１…回路図情報記憶部 ２２…素子情報記憶部 ２３…回路情報記憶部 ２４…入力波形情報記憶部 ３０…論理シミュレータ Ａ〜Ｃ…入力端子 Ｄ，Ｅ…出力端子

Claims (1)

1. 【特許請求の範囲】 【請求項１】 オペレータからの指示を入力する入力装
   置と、シミュレーションの対象となる回路図を表示する
   ためのディスプレイと、前記回路図の表示に必要な回路
   図情報を記憶する回路図情報記憶部と、シミュレーショ
   ンの対象となる回路を構成する各素子の情報を記憶する
   素子情報記憶部と、前記各素子の接続関係を示す回路情
   報を記憶する回路情報記憶部と、シミュレーションの対
   象となる回路に与える入力波形を規定する入力波形情報
   を記憶する入力波形情報記憶部と、前記素子情報、回路
   情報、および入力波形情報に基づいて、シミュレーショ
   ンの対象となる回路に対する論理シミュレーションを行
   う論理シミュレータと、前記入力装置で入力された指示
   に基づき、前記論理シミュレータを制御するとともに、
   前記論理シミュレータによるシミュレーション結果に基
   づき、前記ディスプレイ上に表示された回路図の各部の
   論理状態を、前記ディスプレイ上で視覚的に認識しうる
   態様で表示し、これを所定時間ごとに更新する制御装置
   と、を備えることを特徴とする回路シミュレーション装
   置。