JPH05266064A - 移動平均回路 - Google Patents
移動平均回路Info
- Publication number
- JPH05266064A JPH05266064A JP6381892A JP6381892A JPH05266064A JP H05266064 A JPH05266064 A JP H05266064A JP 6381892 A JP6381892 A JP 6381892A JP 6381892 A JP6381892 A JP 6381892A JP H05266064 A JPH05266064 A JP H05266064A
- Authority
- JP
- Japan
- Prior art keywords
- data
- moving average
- output data
- integrator
- subtractor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Complex Calculations (AREA)
Abstract
(57)【要約】
【目的】 ディジタル信号処理に於いてデータの移動平
均値を演算する回路に関し、シフトレジスタを不必要に
することを目的とする。 【構成】 入力データのＮサンプル分遅延させた信号を
使用せず、完全積分後の値の１／Ｎ、即ち前回までのＮ
サンプル分の平均値を使用して入力データから減算する
事により、近似的な移動平均値を発生するように構成す
る。
均値を演算する回路に関し、シフトレジスタを不必要に
することを目的とする。 【構成】 入力データのＮサンプル分遅延させた信号を
使用せず、完全積分後の値の１／Ｎ、即ち前回までのＮ
サンプル分の平均値を使用して入力データから減算する
事により、近似的な移動平均値を発生するように構成す
る。
Description
【０００１】
【産業上の利用分野】本発明は移動平均回路に関し、特
にディジタル信号処理に於いてデータの移動平均値を演
算する回路に関するものである。
にディジタル信号処理に於いてデータの移動平均値を演
算する回路に関するものである。
【０００２】ディジタル信号処理に於いて変化の激しい
サンプル値系列を扱う時、その大勢を分かりやすくする
為に図４に示す如くシフトレジスタ１１によりサンプル
値系列を順次ずらしながらシフトレジスタ１１のそれぞ
れの値を加算器１２で加算し、更に分周器１３でＮ分の
１にする事により、一定の個数づつ平均化していく移動
平均演算が行われている。
サンプル値系列を扱う時、その大勢を分かりやすくする
為に図４に示す如くシフトレジスタ１１によりサンプル
値系列を順次ずらしながらシフトレジスタ１１のそれぞ
れの値を加算器１２で加算し、更に分周器１３でＮ分の
１にする事により、一定の個数づつ平均化していく移動
平均演算が行われている。
【０００３】
【従来の技術】図５は図４に示す様な移動平均演算を実
現する従来の回路構成例を示したもので、入力データを
Ｎサンプル分シフトさせるシフトレジスタ１４と、入力
データからシフトレジスタ１４の出力データを減算する
減算器１５と、この減算器１５の出力データと前回まで
のＮサンプリング回数分だけ積分したデータとを加算す
る完全積分器１６と、この完全積分器１６の出力データ
をＮ分の１にして出力データを発生する分周回路１７と
で構成されている。
現する従来の回路構成例を示したもので、入力データを
Ｎサンプル分シフトさせるシフトレジスタ１４と、入力
データからシフトレジスタ１４の出力データを減算する
減算器１５と、この減算器１５の出力データと前回まで
のＮサンプリング回数分だけ積分したデータとを加算す
る完全積分器１６と、この完全積分器１６の出力データ
をＮ分の１にして出力データを発生する分周回路１７と
で構成されている。
【０００４】このような従来の移動平均回路に於いて
は、図示の様に入力データｘk+N+1 （ｋは正の整数）か
らＮ＋１サンプル分前のシフトレジスタ１４からのデー
タｘkとを減算器１５で減算することによりデータｘ
k+N+1 −ｘk を求める。
は、図示の様に入力データｘk+N+1 （ｋは正の整数）か
らＮ＋１サンプル分前のシフトレジスタ１４からのデー
タｘkとを減算器１５で減算することによりデータｘ
k+N+1 −ｘk を求める。
【０００５】そして、この減算器１５からのデータを前
回までのＮ回のサンプリング回数分だけ積分した値Σｘ
i （ｉ＝ｋ，…，ｋ＋Ｎ）が加算器１６ａで加算され、
この加算器１６ａの出力データがラッチ回路１６ｂで１
サンプル分だけ遅延されて加算器１６ａに送られて次の
加算が行われると共に分周器１７にも送られてこの分周
器１７でＮ分の１にされることにより次式の様な出力デ
ータが得られる。
回までのＮ回のサンプリング回数分だけ積分した値Σｘ
i （ｉ＝ｋ，…，ｋ＋Ｎ）が加算器１６ａで加算され、
この加算器１６ａの出力データがラッチ回路１６ｂで１
サンプル分だけ遅延されて加算器１６ａに送られて次の
加算が行われると共に分周器１７にも送られてこの分周
器１７でＮ分の１にされることにより次式の様な出力デ
ータが得られる。
【０００６】
【数１】
【０００７】
【発明が解決しようとする課題】上記の様な従来例に於
ける移動平均回路では、Ｎサンプル分のシフトレジスタ
１４が必要となり回路規模が大きくなってしまうという
問題点があった。
ける移動平均回路では、Ｎサンプル分のシフトレジスタ
１４が必要となり回路規模が大きくなってしまうという
問題点があった。
【０００８】従って、本発明はシフトレジスタを必要と
しない移動平均回路を実現することを目的とする。
しない移動平均回路を実現することを目的とする。
【０００９】
【課題を解決するための手段】上記の目的を達成するた
め、本発明に係る移動平均回路は図１に原理的に示すよ
うに、今回の入力データと前回のサンプリング時の出力
データとを減算する減算器１と、該減算器１の減算デー
タと前回までの所定サンプリング回数分だけ積分したデ
ータとを加算する完全積分器２と、該積分器２の積分デ
ータを１／ＮしてＮクロック分のサンプル値の平均値を
今回の出力データとして発生する分周器３とを備えてい
る。
め、本発明に係る移動平均回路は図１に原理的に示すよ
うに、今回の入力データと前回のサンプリング時の出力
データとを減算する減算器１と、該減算器１の減算デー
タと前回までの所定サンプリング回数分だけ積分したデ
ータとを加算する完全積分器２と、該積分器２の積分デ
ータを１／ＮしてＮクロック分のサンプル値の平均値を
今回の出力データとして発生する分周器３とを備えてい
る。
【００１０】また本発明では、該完全積分器２を、加算
器２１と該加算器２１の出力データを１サンプル分だけ
遅延させるラッチ回路２２とで構成することができる。
器２１と該加算器２１の出力データを１サンプル分だけ
遅延させるラッチ回路２２とで構成することができる。
【００１１】
【作用】図１に示す本発明の移動平均回路に於いては、
図示の様に入力データをｘk+N+ 1 とし、出力データを同
じサンプル時のｙk+N+1 とした時、分周器３から減算器
１に与えられるデータは前回のサンプリングに於ける出
力データｙk+N （これ自体が前回までのＮサンプリング
回数分の移動平均値となっている）であり、減算器で入
力データと前回のサンプリング時の出力データとを減算
することにより、データｘk+N+1 −ｙk+N が出力され
る。
図示の様に入力データをｘk+N+ 1 とし、出力データを同
じサンプル時のｙk+N+1 とした時、分周器３から減算器
１に与えられるデータは前回のサンプリングに於ける出
力データｙk+N （これ自体が前回までのＮサンプリング
回数分の移動平均値となっている）であり、減算器で入
力データと前回のサンプリング時の出力データとを減算
することにより、データｘk+N+1 −ｙk+N が出力され
る。
【００１２】この減算器１の出力データは完全積分器２
（好ましくはこの積分器２を構成する加算器２１）に於
いて、前回までの所定サンプリング数分だけ積分したデ
ータΣｘi （ｉ＝ｋ，…，ｋ＋Ｎ）に加算され、この加
算器２１の出力データをラッチ回路２２で１サンプル分
だけ遅延させて積分器２に次の加算のために与えると共
に分周器３に与える。
（好ましくはこの積分器２を構成する加算器２１）に於
いて、前回までの所定サンプリング数分だけ積分したデ
ータΣｘi （ｉ＝ｋ，…，ｋ＋Ｎ）に加算され、この加
算器２１の出力データをラッチ回路２２で１サンプル分
だけ遅延させて積分器２に次の加算のために与えると共
に分周器３に与える。
【００１３】従って、分周器３から出力されるデータｙ
k+N+1 は次式のようになる。
k+N+1 は次式のようになる。
【００１４】
【数２】
【００１５】上記の式(2) と式(1) とを比較すると、式
(1) に於いては、ｘk が入力データに対して引かれてい
るのに対して、本発明の式(2) では、前回のサンプリン
グ時の出力データｙk+N を差し引いていることが分か
る。
(1) に於いては、ｘk が入力データに対して引かれてい
るのに対して、本発明の式(2) では、前回のサンプリン
グ時の出力データｙk+N を差し引いていることが分か
る。
【００１６】即ち、本発明では、式(1) に示すようなＮ
サンプル分前の入力データｘk が、前回のサンプリング
時の出力データｙk+N と近似していることに着目したも
のである。
サンプル分前の入力データｘk が、前回のサンプリング
時の出力データｙk+N と近似していることに着目したも
のである。
【００１７】このようにして本発明では、回路規模を大
きくするシフトレジスタを使用せずに実質的にシフトレ
ジスタを使用したのと近似した移動平均値演算を実行す
ることが出来るとともに、完全積分器にもオバーフロ
ー、又はアンダーフローせずに安定した動作を実行する
ことが出来る。
きくするシフトレジスタを使用せずに実質的にシフトレ
ジスタを使用したのと近似した移動平均値演算を実行す
ることが出来るとともに、完全積分器にもオバーフロ
ー、又はアンダーフローせずに安定した動作を実行する
ことが出来る。
【００１８】
【実施例】図２(a) は本発明に係る移動平均回路の実施
例を示したものであり、この実施例では移動平均長Ｎを
１２８段（７ビット分）とし、入力データｘk+N+1 を８
ビットとしている。
例を示したものであり、この実施例では移動平均長Ｎを
１２８段（７ビット分）とし、入力データｘk+N+1 を８
ビットとしている。
【００１９】従って、出力データｙk+N+1 はこのままで
は１５ビットとなってしまうが、図１に示した分周器３
では、Ｎ分の１分周、即ち１／１２８の割算を行うので
あるので、出力データｙk+N+1 を図２(b) に示す様にラ
ッチ回路２２の出力データ（１５ビット）を上位ビット
側に７ビットシフトさせ、ＭＳＢ（最上位）ビットより
８ビット分抽出して減算器１に入力すればよく、このと
きの減算器１への入力データを次サンプル時の出力デー
タｙk+N+1 （８ビット出力データ）とすることが出来
る。
は１５ビットとなってしまうが、図１に示した分周器３
では、Ｎ分の１分周、即ち１／１２８の割算を行うので
あるので、出力データｙk+N+1 を図２(b) に示す様にラ
ッチ回路２２の出力データ（１５ビット）を上位ビット
側に７ビットシフトさせ、ＭＳＢ（最上位）ビットより
８ビット分抽出して減算器１に入力すればよく、このと
きの減算器１への入力データを次サンプル時の出力デー
タｙk+N+1 （８ビット出力データ）とすることが出来
る。
【００２０】図３は、従来の移動平均回路と本発明の移
動平均回路との特性比較を行ったもであり、横軸には、
角周波数ω×サンプリング周期Ｔ、で表される時間を横
軸とし、振幅特性を縦軸で示したものであり、この特性
図から分かる様に従来例の場合には、Ｎサンプル分のシ
フトレジスタによる周波数の落ち込み部分が生じるのに
対して、本発明の移動平均回路では、時間とともに移動
平均値が滑らかに収束して行くことが分かる。
動平均回路との特性比較を行ったもであり、横軸には、
角周波数ω×サンプリング周期Ｔ、で表される時間を横
軸とし、振幅特性を縦軸で示したものであり、この特性
図から分かる様に従来例の場合には、Ｎサンプル分のシ
フトレジスタによる周波数の落ち込み部分が生じるのに
対して、本発明の移動平均回路では、時間とともに移動
平均値が滑らかに収束して行くことが分かる。
【００２１】
【発明の効果】以上説明したように本発明に係る移動平
均回路によれば、入力データのＮサンプル分遅延させた
信号を使用せず、完全積分後の値の１／Ｎ、即ち前回ま
でのＮサンプル分の平均値を使用して入力データから減
算する事により、近似的な移動平均値を発生するように
構成したので、シフトレジスタを用いる必要が無くな
り、小型化された回路が実現出来、且つ完全積分器のア
ンダーフロー又はオーバーフローを防止することが出来
る。
均回路によれば、入力データのＮサンプル分遅延させた
信号を使用せず、完全積分後の値の１／Ｎ、即ち前回ま
でのＮサンプル分の平均値を使用して入力データから減
算する事により、近似的な移動平均値を発生するように
構成したので、シフトレジスタを用いる必要が無くな
り、小型化された回路が実現出来、且つ完全積分器のア
ンダーフロー又はオーバーフローを防止することが出来
る。
【図１】本発明に係る移動平均回路を示した原理構成ブ
ロック図である。
ロック図である。
【図２】本発明に係る移動平均回路の実施例を示した図
である。
である。
【図３】従来例と本発明との特性比較を示したグラフ図
である。
である。
【図４】移動平均演算の原理を示したブロック図であ
る。
る。
【図５】従来の移動平均回路の構成例を示したブロック
図である。
図である。
１ 減算器 ２ 完全積分器 ２１ 加算器 ２２ ラッチ回路 ３ 分周器 図中、同一符号は同一又は相当部分を示す。
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成４年９月４日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００２
【補正方法】変更
【補正内容】
【０００２】ディジタル信号処理に於いて変化の激しい
サンプル値系列を扱う時、その大勢を分かりやすくする
為に図４に示す如くシフトレジスタ１１によりサンプル
値系列を順次ずらしながらシフトレジスタ１１のそれぞ
れの値を加算器１２で加算し、更に除算器１３でＮ分の
１にする事により、一定の個数づつ平均化していく移動
平均演算が行われている。
サンプル値系列を扱う時、その大勢を分かりやすくする
為に図４に示す如くシフトレジスタ１１によりサンプル
値系列を順次ずらしながらシフトレジスタ１１のそれぞ
れの値を加算器１２で加算し、更に除算器１３でＮ分の
１にする事により、一定の個数づつ平均化していく移動
平均演算が行われている。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００３
【補正方法】変更
【補正内容】
【０００３】
【従来の技術】図５は図４に示す様な移動平均演算を実
現する従来の回路構成例を示したもので、入力データを
Ｎサンプル分シフトさせるシフトレジスタ１４と、入力
データからシフトレジスタ１４の出力データを減算する
減算器１５と、この減算器１５の出力データと前回まで
のＮサンプリング回数分だけ積分したデータとを加算す
る完全積分器１６と、この完全積分器１６の出力データ
をＮ分の１にして出力データを発生する除算回路１７と
で構成されている。
現する従来の回路構成例を示したもので、入力データを
Ｎサンプル分シフトさせるシフトレジスタ１４と、入力
データからシフトレジスタ１４の出力データを減算する
減算器１５と、この減算器１５の出力データと前回まで
のＮサンプリング回数分だけ積分したデータとを加算す
る完全積分器１６と、この完全積分器１６の出力データ
をＮ分の１にして出力データを発生する除算回路１７と
で構成されている。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正内容】
【０００９】
【課題を解決するための手段】上記の目的を達成するた
め、本発明に係る移動平均回路は図１に原理的に示すよ
うに、今回の入力データと前回のサンプリング時の出力
データとを減算する減算器１と、該減算器１の減算デー
タと前回までの所定サンプリング回数分だけ積分したデ
ータとを加算する完全積分器２と、該積分器２の積分デ
ータを１／ＮしてＮクロック分のサンプル値の平均値を
今回の出力データとして発生する除算器３とを備えてい
る。
め、本発明に係る移動平均回路は図１に原理的に示すよ
うに、今回の入力データと前回のサンプリング時の出力
データとを減算する減算器１と、該減算器１の減算デー
タと前回までの所定サンプリング回数分だけ積分したデ
ータとを加算する完全積分器２と、該積分器２の積分デ
ータを１／ＮしてＮクロック分のサンプル値の平均値を
今回の出力データとして発生する除算器３とを備えてい
る。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正内容】
【００１１】
【作用】図１に示す本発明の移動平均回路に於いては、
図示の様に入力データをｘk+N+ 1 とし、出力データを同
じサンプル時のｙk+N+1 とした時、除算器３から減算器
１に与えられるデータは前回のサンプリングに於ける出
力データｙk+N （これ自体が前回までのＮサンプリング
回数分の移動平均値となっている）であり、減算器で入
力データと前回のサンプリング時の出力データとを減算
することにより、データｘk+N+1 −ｙk+N が出力され
る。
図示の様に入力データをｘk+N+ 1 とし、出力データを同
じサンプル時のｙk+N+1 とした時、除算器３から減算器
１に与えられるデータは前回のサンプリングに於ける出
力データｙk+N （これ自体が前回までのＮサンプリング
回数分の移動平均値となっている）であり、減算器で入
力データと前回のサンプリング時の出力データとを減算
することにより、データｘk+N+1 −ｙk+N が出力され
る。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正内容】
【００１２】この減算器１の出力データは完全積分器２
（好ましくはこの積分器２を構成する加算器２１）に於
いて、前回までの所定サンプリング数分だけ積分したデ
ータΣｘi （ｉ＝ｋ，…，ｋ＋Ｎ）に加算され、この加
算器２１の出力データをラッチ回路２２で１サンプル分
だけ遅延させて積分器２に次の加算のために与えると共
に除算器３に与える。
（好ましくはこの積分器２を構成する加算器２１）に於
いて、前回までの所定サンプリング数分だけ積分したデ
ータΣｘi （ｉ＝ｋ，…，ｋ＋Ｎ）に加算され、この加
算器２１の出力データをラッチ回路２２で１サンプル分
だけ遅延させて積分器２に次の加算のために与えると共
に除算器３に与える。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正内容】
【００１３】従って、除算器３から出力されるデータｙ
k+N+1 は次式のようになる。
k+N+1 は次式のようになる。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正内容】
【００１９】従って、出力データｙk+N+1 はこのままで
は１５ビットとなってしまうが、図１に示した除算器３
では、Ｎ分の１、即ち１／１２８の割算を行うのである
ので、出力データｙk+N+1 を図２(b) に示す様にラッチ
回路２２の出力データ（１５ビット）を上位ビット側に
７ビットシフトさせ、ＭＳＢ（最上位）ビットより８ビ
ット分抽出して減算器１に入力すればよく、このときの
減算器１への入力データを次サンプル時の出力データｙ
k+N+1 （８ビット出力データ）とすることが出来る。
は１５ビットとなってしまうが、図１に示した除算器３
では、Ｎ分の１、即ち１／１２８の割算を行うのである
ので、出力データｙk+N+1 を図２(b) に示す様にラッチ
回路２２の出力データ（１５ビット）を上位ビット側に
７ビットシフトさせ、ＭＳＢ（最上位）ビットより８ビ
ット分抽出して減算器１に入力すればよく、このときの
減算器１への入力データを次サンプル時の出力データｙ
k+N+1 （８ビット出力データ）とすることが出来る。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】符号の説明
【補正方法】変更
【補正内容】
【符号の説明】 １減算器 ２ 完全積分器 ２１ 加算器 ２２ ラッチ回路 ３ 除算器
【手続補正１０】
【補正対象書類名】図面
【補正対象項目名】図１
【補正方法】変更
【補正内容】
【図１】
Claims (2)
- 【請求項１】 今回の入力データと前回のサンプリング
時の出力データとを減算する減算器(1) と、 該減算器(1) の減算データと前回までの所定サンプリン
グ回数分だけ積分したデータとを加算する完全積分器
(2) と、 該積分器(2) の積分データを１／ＮしてＮクロック分の
サンプル値の平均値を今回の出力データとして発生する
分周器(3) と、 を備えたことを特徴とする移動平均回路。 - 【請求項２】 該完全積分器(2) が、加算器(21)と該加
算器(21)の出力データを１サンプル分だけ遅延させるラ
ッチ回路(22)とで構成されていることを特徴とした請求
項１に記載の移動平均回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6381892A JPH05266064A (ja) | 1992-03-19 | 1992-03-19 | 移動平均回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6381892A JPH05266064A (ja) | 1992-03-19 | 1992-03-19 | 移動平均回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05266064A true JPH05266064A (ja) | 1993-10-15 |
Family
ID=13240331
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6381892A Withdrawn JPH05266064A (ja) | 1992-03-19 | 1992-03-19 | 移動平均回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05266064A (ja) |
-
1992
- 1992-03-19 JP JP6381892A patent/JPH05266064A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1034620A1 (en) | Efficient error correction in pipelined analog-to-digital converters | |
| JP2608165B2 (ja) | ディジタル信号処理システムにおける実時間２の補数コードの乗算方法及び装置 | |
| JPH05266064A (ja) | 移動平均回路 | |
| JPH01117527A (ja) | コード変換器 | |
| EP1107459A2 (en) | Method and apparatus for digitally removing a DC-offset smaller than one LSB | |
| KR950008680B1 (ko) | 샘플 데이타 톤 제어 시스템 | |
| JPH11243556A (ja) | ビデオ復号器のカラー出力の色レベルを制御する方法と自動色飽和度制御装置 | |
| US5396248A (en) | Noise shaping circuit | |
| JPH0732347B2 (ja) | 巡回形デイジタルフイルタ | |
| JPH0314364B2 (ja) | ||
| JP2000165204A (ja) | Ｉｉｒ形デジタルローパスフィルタ | |
| JP2574803B2 (ja) | カラ−テレビジョン信号の雑音軽減回路 | |
| JP2653371B2 (ja) | 適応形等化器 | |
| JPS63164606A (ja) | 巡回形デイジタルフイルタ | |
| JP2560086B2 (ja) | ノイズシェーピング量子化器 | |
| JPH01252022A (ja) | Σ−△変調器を用いたｄ／ａ変換装置 | |
| JPS6367812A (ja) | 平滑化回路 | |
| JPH07146779A (ja) | ディジタル加算回路 | |
| JPS63204810A (ja) | 巡回形デイジタルフイルタ | |
| JPH10284991A (ja) | 間引きフィルタ | |
| JPH11205091A (ja) | ディジタルフィルタリング方法およびディジタルフィルタ | |
| JP2001358992A (ja) | 相関二重サンプリング回路 | |
| JPH05189207A (ja) | 信号処理器 | |
| JPH04320112A (ja) | ノイズシェーピング型量子化器 | |
| JPH04324765A (ja) | エッジ急峻化回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990608 |