JPH05267675A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH05267675A JPH05267675A JP4065961A JP6596192A JPH05267675A JP H05267675 A JPH05267675 A JP H05267675A JP 4065961 A JP4065961 A JP 4065961A JP 6596192 A JP6596192 A JP 6596192A JP H05267675 A JPH05267675 A JP H05267675A
- Authority
- JP
- Japan
- Prior art keywords
- igbt
- gate
- semiconductor device
- switching element
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 絶縁ゲート型スイッチング素子を過電流から
保護する過電流保護回路を有する半導体装置において、
過電流が流れた場合の電流制限時にスイッチング素子を
ターンオフして過電流を遮断可能で、熱放散などの複雑
な機構を不要とした小型，高性能な半導体装置を実現す
ること。 【構成】 半導体装置１２において、スイッチング素子
たるＩＧＢＴ２１の過電流保護回路１２ａには、横型Ｉ
ＧＢＴ（ラッチングＩＧＢＴ）４６を有し、ＩＧＢＴ２
１と横型ＩＧＢＴ４６とは、同一金属基板２０上に形成
されている。
保護する過電流保護回路を有する半導体装置において、
過電流が流れた場合の電流制限時にスイッチング素子を
ターンオフして過電流を遮断可能で、熱放散などの複雑
な機構を不要とした小型，高性能な半導体装置を実現す
ること。 【構成】 半導体装置１２において、スイッチング素子
たるＩＧＢＴ２１の過電流保護回路１２ａには、横型Ｉ
ＧＢＴ（ラッチングＩＧＢＴ）４６を有し、ＩＧＢＴ２
１と横型ＩＧＢＴ４６とは、同一金属基板２０上に形成
されている。
Description
【０００１】
【産業上の利用分野】本発明は、絶縁ゲート型スイッチ
ング素子を有する半導体装置に関し、特に、その絶縁ゲ
ート型スイッチング素子を過電流から保護する過電流保
護回路に関するものである。
ング素子を有する半導体装置に関し、特に、その絶縁ゲ
ート型スイッチング素子を過電流から保護する過電流保
護回路に関するものである。
【０００２】
【従来の技術】インバータなどの電力変換装置に用いら
れるＩＧＢＴ（絶縁ゲート型スイッチング素子）の一般
的な組成構造を図７に示す。本図において、ＩＧＢＴ２
０１は、コレクタ端子Ｃ1 の側を高電位としている状態
で、ゲート端子Ｇ1 とエミッタ端子Ｅ1 との間の電圧を
順バイアスすると、オン状態に移行する。また、逆にゲ
ート端子Ｇ1 とエミッタ端子Ｅ1 との間の電圧を零バイ
アスまたは逆バイアスするとオフ状態に移行する。この
ようにＩＧＢＴ２０１は、ゲート電極に印加されるゲー
ト電圧によりオン状態からオフ状態へ、また、オフ状態
からオン状態へと移行するスイッチング特性を有してい
る。そして、ＩＧＢＴ２０１は、そのスイッチング速度
が速く、高耐電圧で大電流を処理でき、また、スイッチ
ング周波数も数ｋＨｚから数１０ｋＨｚまでの領域をカ
バーできるという特長をもっているため、パワー半導体
素子として重要なものである。
れるＩＧＢＴ（絶縁ゲート型スイッチング素子）の一般
的な組成構造を図７に示す。本図において、ＩＧＢＴ２
０１は、コレクタ端子Ｃ1 の側を高電位としている状態
で、ゲート端子Ｇ1 とエミッタ端子Ｅ1 との間の電圧を
順バイアスすると、オン状態に移行する。また、逆にゲ
ート端子Ｇ1 とエミッタ端子Ｅ1 との間の電圧を零バイ
アスまたは逆バイアスするとオフ状態に移行する。この
ようにＩＧＢＴ２０１は、ゲート電極に印加されるゲー
ト電圧によりオン状態からオフ状態へ、また、オフ状態
からオン状態へと移行するスイッチング特性を有してい
る。そして、ＩＧＢＴ２０１は、そのスイッチング速度
が速く、高耐電圧で大電流を処理でき、また、スイッチ
ング周波数も数ｋＨｚから数１０ｋＨｚまでの領域をカ
バーできるという特長をもっているため、パワー半導体
素子として重要なものである。
【０００３】このような、ＩＧＢＴを有する半導体装置
においては、ＩＧＢＴのコレクタ端子と電源との間に誘
導性負荷をつないだ状態で用いることが多い。このよう
な場合に事故が起きると、この誘導性負荷が短絡状態と
なり、ＩＧＢＴに定格電流の１０倍前後の電流が流れる
ことになる。このような負荷短絡時には、１０〜２０μ
ｓ以内に過電流を検出して、ゲート電圧、あるいは、コ
レクタ電圧を遮断しないと、ＩＧＢＴが温度上昇による
熱破壊に至る。このような問題を解消するために設けら
れる過電流保護回路は、従来インバータなどの装置内に
設置されることが多く、装置のコストアップや誤動作時
の対応などの点で問題があった。
においては、ＩＧＢＴのコレクタ端子と電源との間に誘
導性負荷をつないだ状態で用いることが多い。このよう
な場合に事故が起きると、この誘導性負荷が短絡状態と
なり、ＩＧＢＴに定格電流の１０倍前後の電流が流れる
ことになる。このような負荷短絡時には、１０〜２０μ
ｓ以内に過電流を検出して、ゲート電圧、あるいは、コ
レクタ電圧を遮断しないと、ＩＧＢＴが温度上昇による
熱破壊に至る。このような問題を解消するために設けら
れる過電流保護回路は、従来インバータなどの装置内に
設置されることが多く、装置のコストアップや誤動作時
の対応などの点で問題があった。
【０００４】そこで、図８に示すように、新たに過電流
保護回路を内蔵したＩＧＢＴが提案されている。
保護回路を内蔵したＩＧＢＴが提案されている。
【０００５】本図において、半導体装置２２０は、主の
スイッチング素子たるＩＧＢＴ２２１を有し、その過電
流保護回路２３０は、トランジスタ２４１と、検出抵抗
２６１と、ダイオード２７１と、ゲート抵抗ＲG10 にて
構成されている。ＩＧＢＴ２２１は、ゲート端子Ｐ11，
コレクタ端子Ｐ12，エミッタ端子Ｐ13に加えて、エミッ
タ電極を分割してなる電流検出端子Ｐ14を備える４端子
構造を有している。ここで、コレクタ端子Ｐ12は高電位
の負荷側に接続され、エミッタ端子Ｐ13は低電位の負荷
側に接続している。そして、エミッタ端子Ｐ13と電流検
出端子Ｐ14との間には、検出抵抗２６１が接続されてお
り、ＩＧＢＴ２０１に流れる過電流を検出可能になって
いる。また、ゲート端子Ｐ11とエミッタ端子Ｐ13との間
には、トランジスタ２４１が接続されており、トランジ
スタ２４１のベース端子Ｚ11は電流検出端子Ｐ14に、コ
レクタ端子Ｚ12はゲート端子Ｐ11に、エミッタ端子Ｚ13
はエミッタ端子Ｐ13に、それぞれ接続している。ここ
で、ＩＧＢＴ２０１のゲート端子Ｐ11とトランジスタ２
４１のコレクタ端子Ｚ12との間には、ダイオード２７１
が接続されており、ゲート逆バイアス時のゲート，エミ
ッタ短絡を防止可能になっている。
スイッチング素子たるＩＧＢＴ２２１を有し、その過電
流保護回路２３０は、トランジスタ２４１と、検出抵抗
２６１と、ダイオード２７１と、ゲート抵抗ＲG10 にて
構成されている。ＩＧＢＴ２２１は、ゲート端子Ｐ11，
コレクタ端子Ｐ12，エミッタ端子Ｐ13に加えて、エミッ
タ電極を分割してなる電流検出端子Ｐ14を備える４端子
構造を有している。ここで、コレクタ端子Ｐ12は高電位
の負荷側に接続され、エミッタ端子Ｐ13は低電位の負荷
側に接続している。そして、エミッタ端子Ｐ13と電流検
出端子Ｐ14との間には、検出抵抗２６１が接続されてお
り、ＩＧＢＴ２０１に流れる過電流を検出可能になって
いる。また、ゲート端子Ｐ11とエミッタ端子Ｐ13との間
には、トランジスタ２４１が接続されており、トランジ
スタ２４１のベース端子Ｚ11は電流検出端子Ｐ14に、コ
レクタ端子Ｚ12はゲート端子Ｐ11に、エミッタ端子Ｚ13
はエミッタ端子Ｐ13に、それぞれ接続している。ここ
で、ＩＧＢＴ２０１のゲート端子Ｐ11とトランジスタ２
４１のコレクタ端子Ｚ12との間には、ダイオード２７１
が接続されており、ゲート逆バイアス時のゲート，エミ
ッタ短絡を防止可能になっている。
【０００６】このような構成の半導体装置２２０の動作
を図９および図１０に示す電流，電圧波形図を参照して
説明する。図９は、図８に示すＩＧＢＴの正常作動時の
電流，電圧波形図であり、図１０は、図８に示すＩＧＢ
Ｔに過電流が流れて制限作動状態となった場合の電流，
電圧波形図である。ここで、実線２３１，２３５はＩＧ
ＢＴ２２１のコレクタ電圧ＶC20 を、実線２３２，２３
６はＩＧＢＴ２２１のコレクタ電流ＩC20 を、実線２３
３，２３７はＩＧＢＴ２２１のゲート電圧ＶG2 0 を示
す。
を図９および図１０に示す電流，電圧波形図を参照して
説明する。図９は、図８に示すＩＧＢＴの正常作動時の
電流，電圧波形図であり、図１０は、図８に示すＩＧＢ
Ｔに過電流が流れて制限作動状態となった場合の電流，
電圧波形図である。ここで、実線２３１，２３５はＩＧ
ＢＴ２２１のコレクタ電圧ＶC20 を、実線２３２，２３
６はＩＧＢＴ２２１のコレクタ電流ＩC20 を、実線２３
３，２３７はＩＧＢＴ２２１のゲート電圧ＶG2 0 を示
す。
【０００７】図９において、時刻ｔ20にコレクタ端子Ｐ
12に通電が開始されると、ゲート電圧ＶG20 がしきい電
圧Ｖ20を超え、ＩＧＢＴ２２１はオン状態に移行する。
そして、期間Ｔ21において、ＩＧＢＴ２２１は、定常オ
ン期間にあり、コレクタ電流ＩC20 が流れ続ける。
12に通電が開始されると、ゲート電圧ＶG20 がしきい電
圧Ｖ20を超え、ＩＧＢＴ２２１はオン状態に移行する。
そして、期間Ｔ21において、ＩＧＢＴ２２１は、定常オ
ン期間にあり、コレクタ電流ＩC20 が流れ続ける。
【０００８】図１０において、時刻ｔ22にコレクタ端子
Ｐ12に通電が開始され、ＩＧＢＴ２２１はオン状態に移
行する。時刻ｔ23に、事故によりコレクタ電流ＩC20 が
ＩＧＢＴ２２１の許容電流値Ｉ20を超えると、電流検出
端子Ｐ14からベース端子Ｚ11に流れるベース電流がトラ
ンジスタ２４１の作動電流以上となり、トランジスタ２
４１はオン状態に移行する。すると、トランジスタ２４
１のオフ状態時にはゲート電極のみに流れていた電流
が、トランジスタ２４１にも分流するため、ゲート端子
Ｐ11に印加されるゲート電圧ＶG20 は、時刻ｔ23での正
常時電圧Ｖ21から時刻ｔ24での制限時電圧Ｖ22へ低下す
る。ここで、制限時電圧Ｖ22は、下記の（２）式によっ
て求められる。
Ｐ12に通電が開始され、ＩＧＢＴ２２１はオン状態に移
行する。時刻ｔ23に、事故によりコレクタ電流ＩC20 が
ＩＧＢＴ２２１の許容電流値Ｉ20を超えると、電流検出
端子Ｐ14からベース端子Ｚ11に流れるベース電流がトラ
ンジスタ２４１の作動電流以上となり、トランジスタ２
４１はオン状態に移行する。すると、トランジスタ２４
１のオフ状態時にはゲート電極のみに流れていた電流
が、トランジスタ２４１にも分流するため、ゲート端子
Ｐ11に印加されるゲート電圧ＶG20 は、時刻ｔ23での正
常時電圧Ｖ21から時刻ｔ24での制限時電圧Ｖ22へ低下す
る。ここで、制限時電圧Ｖ22は、下記の（２）式によっ
て求められる。
【０００９】 Ｖ22＝Ｖ21×トランジスタ２４１のオン抵抗／（ＲG10
＋トランジスタ２４１のオン抵抗）・・・（２） そして、時刻ｔ24にゲート電圧ＶG20 の低下を受けてコ
レクタ電流ＩC20 が減少し始める。
＋トランジスタ２４１のオン抵抗）・・・（２） そして、時刻ｔ24にゲート電圧ＶG20 の低下を受けてコ
レクタ電流ＩC20 が減少し始める。
【００１０】
【発明が解決しようとする課題】しかしながら、半導体
装置２２０においては、負荷短絡時（ＩＧＢＴ２２１の
制限動作時）におけるゲート電圧ＶG20 の値、すなわ
ち、制限時電圧Ｖ22がしきい電圧Ｖ20に比して大きいた
め、コレクタ電流ＩC20 は、電流の制限動作時において
も定格電流の２〜３倍に当たる許容電流値Ｉ20を示して
いる。そして、時刻ｔ25において、過電流保護回路２３
０とは別に、半導体装置２２０の外部に設けられたＩＧ
ＢＴ２２１の外部保護回路によって、ゲート電圧
ＶG20 ，コレクタ電流ＩC20 が遮断される。このよう
に、時刻ｔ25までＩＧＢＴ２２１には定格電流の２〜３
倍の電流が流れ続けることになるので、ＩＧＢＴ２２１
は、装置の電源変動や負荷変動に伴う過電流を考慮し、
定格電流の２倍程度までは正常に動作するように設計さ
れている。しかし、このようなＩＧＢＴ２２１であって
も、定格電流の２〜３倍の電流が流れ続けた場合には、
通常５０μｓ以内に外部保護回路によるゲート電圧の遮
断を行わないと熱破壊に至る可能性が高いため、過電流
を制御する動作中であっても、放熱性を考慮した装置と
する必要がある。このような装置の構造は複雑となるた
め、大型の装置となり易く、近年小型化の進むこれら装
置の動向と合致しない。また、装置の小型化という面で
は、トランジスタ２４１をＩＧＢＴ２２１と同一金属基
板の上に組込むことが考えられる。しかし、トランジス
タ２４１の基板にＩＧＢＴ２２１の基板と同等の高電位
がかかるため、トランジスタ２４１が高電圧による動作
不良を起こす可能性が高く、トランジスタ２４１の基板
を絶縁する必要があるので、装置の構造が複雑になり、
小型化が困難であるという問題がある。
装置２２０においては、負荷短絡時（ＩＧＢＴ２２１の
制限動作時）におけるゲート電圧ＶG20 の値、すなわ
ち、制限時電圧Ｖ22がしきい電圧Ｖ20に比して大きいた
め、コレクタ電流ＩC20 は、電流の制限動作時において
も定格電流の２〜３倍に当たる許容電流値Ｉ20を示して
いる。そして、時刻ｔ25において、過電流保護回路２３
０とは別に、半導体装置２２０の外部に設けられたＩＧ
ＢＴ２２１の外部保護回路によって、ゲート電圧
ＶG20 ，コレクタ電流ＩC20 が遮断される。このよう
に、時刻ｔ25までＩＧＢＴ２２１には定格電流の２〜３
倍の電流が流れ続けることになるので、ＩＧＢＴ２２１
は、装置の電源変動や負荷変動に伴う過電流を考慮し、
定格電流の２倍程度までは正常に動作するように設計さ
れている。しかし、このようなＩＧＢＴ２２１であって
も、定格電流の２〜３倍の電流が流れ続けた場合には、
通常５０μｓ以内に外部保護回路によるゲート電圧の遮
断を行わないと熱破壊に至る可能性が高いため、過電流
を制御する動作中であっても、放熱性を考慮した装置と
する必要がある。このような装置の構造は複雑となるた
め、大型の装置となり易く、近年小型化の進むこれら装
置の動向と合致しない。また、装置の小型化という面で
は、トランジスタ２４１をＩＧＢＴ２２１と同一金属基
板の上に組込むことが考えられる。しかし、トランジス
タ２４１の基板にＩＧＢＴ２２１の基板と同等の高電位
がかかるため、トランジスタ２４１が高電圧による動作
不良を起こす可能性が高く、トランジスタ２４１の基板
を絶縁する必要があるので、装置の構造が複雑になり、
小型化が困難であるという問題がある。
【００１１】以上の問題点に鑑みて、本発明の課題は、
絶縁ゲート型スイッチング素子を有する小型，高性能の
半導体装置を実現することにある。
絶縁ゲート型スイッチング素子を有する小型，高性能の
半導体装置を実現することにある。
【００１２】
【課題を解決するための手段】上記課題を解決するため
に、絶縁ゲート型スイッチング素子を有する半導体装置
において、本発明が講じた手段は次のとおりである。す
なわち、絶縁ゲート型スイッチング素子の過電流保護回
路として、絶縁ゲート型スイッチング素子に流れる電流
を検出可能な電流検出手段と、この電流検出手段におけ
る電圧降下に基づきゲート電圧をバイパス制御可能なゲ
ート電圧制御用素子たるサイリスタとを有することであ
る。
に、絶縁ゲート型スイッチング素子を有する半導体装置
において、本発明が講じた手段は次のとおりである。す
なわち、絶縁ゲート型スイッチング素子の過電流保護回
路として、絶縁ゲート型スイッチング素子に流れる電流
を検出可能な電流検出手段と、この電流検出手段におけ
る電圧降下に基づきゲート電圧をバイパス制御可能なゲ
ート電圧制御用素子たるサイリスタとを有することであ
る。
【００１３】また、絶縁ゲート型スイッチング素子の過
電流保護回路として、絶縁ゲート型スイッチング素子に
流れる電流を検出可能な電流検出手段と、この電流検出
手段における電圧降下に基づきゲート電圧をバイパス制
御可能なゲート電圧制御用素子たるラッチングＩＧＢＴ
とを有することである。ここで、ラッチングＩＧＢＴと
は、微少電流（１〜１０ｍＡ）でラッチアップ現象を起
こすＩＧＢＴを指す。
電流保護回路として、絶縁ゲート型スイッチング素子に
流れる電流を検出可能な電流検出手段と、この電流検出
手段における電圧降下に基づきゲート電圧をバイパス制
御可能なゲート電圧制御用素子たるラッチングＩＧＢＴ
とを有することである。ここで、ラッチングＩＧＢＴと
は、微少電流（１〜１０ｍＡ）でラッチアップ現象を起
こすＩＧＢＴを指す。
【００１４】また、ラッチングＩＧＢＴは、横型ＩＧＢ
Ｔとすることができる。
Ｔとすることができる。
【００１５】また、絶縁ゲート型スイッチング素子の過
電流保護回路として、絶縁ゲート型スイッチング素子に
流れる電流を検出可能な電流検出手段と、この電流検出
手段における電圧降下に基づきゲート電圧をバイパス制
御可能なゲート電圧制御用素子たる横型ＭＯＳＦＥＴと
を有することである。ここで、横型ＭＯＳＦＥＴは、そ
のドレイン電極がショットキー接合された、ショットキ
ー接合型ＭＯＳＦＥＴであることが好ましい。
電流保護回路として、絶縁ゲート型スイッチング素子に
流れる電流を検出可能な電流検出手段と、この電流検出
手段における電圧降下に基づきゲート電圧をバイパス制
御可能なゲート電圧制御用素子たる横型ＭＯＳＦＥＴと
を有することである。ここで、横型ＭＯＳＦＥＴは、そ
のドレイン電極がショットキー接合された、ショットキ
ー接合型ＭＯＳＦＥＴであることが好ましい。
【００１６】そして、半導体装置においては、絶縁ゲー
ト型スイッチング素子と、ゲート電圧制御用素子とが同
一金属基板上に形成されていることが好ましい。
ト型スイッチング素子と、ゲート電圧制御用素子とが同
一金属基板上に形成されていることが好ましい。
【００１７】また、絶縁ゲート型スイッチング素子に
は、電流センス端子を有するＩＧＢＴを用いることがで
きる。
は、電流センス端子を有するＩＧＢＴを用いることがで
きる。
【００１８】
【作用】斯かる手段を講じた本発明に係る半導体装置に
おいては、その絶縁ゲート型スイッチング素子の過電流
保護回路にゲート電圧制御用素子たるサイリスタを有す
るため、絶縁ゲート型スイッチング素子に過電流が流
れ、サイリスタがオン状態に移行すると、低いオン抵抗
を有するサイリスタが絶縁ゲート型スイッチング素子の
ゲート電圧をバイパス制御し、ゲート電圧をしきい電圧
以下に低下させることができるので、絶縁ゲート型スイ
ッチング素子は、ターンオフ状態に移行する。従って、
絶縁ゲート型スイッチング素子に流れる過電流を瞬時に
遮断することが可能なので、絶縁ゲート型スイッチング
素子が発熱することがなく、熱破壊することもない。
おいては、その絶縁ゲート型スイッチング素子の過電流
保護回路にゲート電圧制御用素子たるサイリスタを有す
るため、絶縁ゲート型スイッチング素子に過電流が流
れ、サイリスタがオン状態に移行すると、低いオン抵抗
を有するサイリスタが絶縁ゲート型スイッチング素子の
ゲート電圧をバイパス制御し、ゲート電圧をしきい電圧
以下に低下させることができるので、絶縁ゲート型スイ
ッチング素子は、ターンオフ状態に移行する。従って、
絶縁ゲート型スイッチング素子に流れる過電流を瞬時に
遮断することが可能なので、絶縁ゲート型スイッチング
素子が発熱することがなく、熱破壊することもない。
【００１９】また、絶縁ゲート型スイッチング素子のゲ
ート電圧制御用素子にラッチングＩＧＢＴを用いた場合
には、このラッチングＩＧＢＴが、微少電流でラッチン
グするオン抵抗の小さな素子であるため、絶縁ゲート型
スイッチング素子のゲート電圧をしきい電圧以下に低下
させ、ターンオフ状態に移行させることができるので、
絶縁ゲート型スイッチング素子に流れる過電流を瞬時に
遮断することが可能であり、絶縁ゲート型スイッチング
素子が発熱，熱破壊することがない。
ート電圧制御用素子にラッチングＩＧＢＴを用いた場合
には、このラッチングＩＧＢＴが、微少電流でラッチン
グするオン抵抗の小さな素子であるため、絶縁ゲート型
スイッチング素子のゲート電圧をしきい電圧以下に低下
させ、ターンオフ状態に移行させることができるので、
絶縁ゲート型スイッチング素子に流れる過電流を瞬時に
遮断することが可能であり、絶縁ゲート型スイッチング
素子が発熱，熱破壊することがない。
【００２０】また、半導体装置の小型化を図る上で、絶
縁ゲート型スイッチング素子の発熱の問題と同様に障害
となっていた絶縁ゲート型スイッチング素子とゲート電
圧制御用素子とを同一金属基板上に形成する問題につい
ては、ゲート電圧制御用素子に横型ＩＧＢＴおよび横型
ＭＯＳＦＥＴを用いて解消することができる。すなわ
ち、横型ＩＧＢＴおよび横型ＭＯＳＦＥＴにおいては、
それらのベース層と金属基板の間にあるベース層とは逆
導電型の半導体領域に絶縁ゲート型スイッチング素子の
電位が印加され、ベース層と容易に接合分離されるた
め、絶縁手段を講じなくても絶縁ゲート型スイッチング
素子と同一金属基板上に形成することが可能なので、装
置の構造が簡単であり、小型化を図ることができる。
縁ゲート型スイッチング素子の発熱の問題と同様に障害
となっていた絶縁ゲート型スイッチング素子とゲート電
圧制御用素子とを同一金属基板上に形成する問題につい
ては、ゲート電圧制御用素子に横型ＩＧＢＴおよび横型
ＭＯＳＦＥＴを用いて解消することができる。すなわ
ち、横型ＩＧＢＴおよび横型ＭＯＳＦＥＴにおいては、
それらのベース層と金属基板の間にあるベース層とは逆
導電型の半導体領域に絶縁ゲート型スイッチング素子の
電位が印加され、ベース層と容易に接合分離されるた
め、絶縁手段を講じなくても絶縁ゲート型スイッチング
素子と同一金属基板上に形成することが可能なので、装
置の構造が簡単であり、小型化を図ることができる。
【００２１】そして、ゲート電圧制御用素子にショット
キー接合型ＭＯＳＦＥＴを用いた場合には、ゲート逆バ
イアス時のゲート，エミッタ短絡を防止するダイオード
をショットキー接合の形成領域に構造上造り込むことが
できるため、過電流保護回路にダイオードを別途設ける
必要がないので、装置の小型化が可能である。
キー接合型ＭＯＳＦＥＴを用いた場合には、ゲート逆バ
イアス時のゲート，エミッタ短絡を防止するダイオード
をショットキー接合の形成領域に構造上造り込むことが
できるため、過電流保護回路にダイオードを別途設ける
必要がないので、装置の小型化が可能である。
【００２２】
【実施例】つぎに、本発明に係る実施例を添付図面を参
照して説明する。
照して説明する。
【００２３】〔実施例１〕 （実施例１に係る半導体装置の構成）図１は、本発明の
実施例１に係る半導体装置を示す回路図である。
実施例１に係る半導体装置を示す回路図である。
【００２４】本図において、半導体装置１１は、主のス
イッチング素子たるｎチャネル型ＩＧＢＴ２１と、その
過電流保護回路１１ａを有している。本例のＩＧＢＴ２
１は、２つのエミッタ電極２１E1，２１E2を有し、低電
位となるエミッタ端子Ｐ3 と、電流検出端子Ｐ4 がつな
がれている。よって、ＩＧＢＴ２１は、これらの端子
と、ゲート電極２１G に接続する入力端子Ｐ1 と、高電
位となるコレクタ端子Ｐ2 と共に４端子構造を有してい
る。また、過電流保護回路１１ａは、ゲート電極２１G
と入力端子Ｐ1 との間に挿入されたゲート抵抗ＲG1と、
電流検出端子Ｐ4とエミッタ端子Ｐ3 との間に挿入され
た検出抵抗（電流検出手段）２９と、この検出抵抗２９
の電圧降下により駆動されるサイリスタ（ゲート電圧制
御用素子）２６にて構成されている。この、サイリスタ
２６は、先に説明した従来の半導体装置２２０における
バイポーラトランジスタ２４１に替わるものであり、そ
のアノード端子Ｓ2 は、ゲート電極２１G とゲート抵抗
ＲG1との間に接続され、ゲート端子Ｓ1 は、電流検出端
子Ｐ4 と検出抵抗２９との間に接続され、カソード端子
Ｓ3 は、エミッタ端子Ｐ3 と検出抵抗２９との間に接続
されている。
イッチング素子たるｎチャネル型ＩＧＢＴ２１と、その
過電流保護回路１１ａを有している。本例のＩＧＢＴ２
１は、２つのエミッタ電極２１E1，２１E2を有し、低電
位となるエミッタ端子Ｐ3 と、電流検出端子Ｐ4 がつな
がれている。よって、ＩＧＢＴ２１は、これらの端子
と、ゲート電極２１G に接続する入力端子Ｐ1 と、高電
位となるコレクタ端子Ｐ2 と共に４端子構造を有してい
る。また、過電流保護回路１１ａは、ゲート電極２１G
と入力端子Ｐ1 との間に挿入されたゲート抵抗ＲG1と、
電流検出端子Ｐ4とエミッタ端子Ｐ3 との間に挿入され
た検出抵抗（電流検出手段）２９と、この検出抵抗２９
の電圧降下により駆動されるサイリスタ（ゲート電圧制
御用素子）２６にて構成されている。この、サイリスタ
２６は、先に説明した従来の半導体装置２２０における
バイポーラトランジスタ２４１に替わるものであり、そ
のアノード端子Ｓ2 は、ゲート電極２１G とゲート抵抗
ＲG1との間に接続され、ゲート端子Ｓ1 は、電流検出端
子Ｐ4 と検出抵抗２９との間に接続され、カソード端子
Ｓ3 は、エミッタ端子Ｐ3 と検出抵抗２９との間に接続
されている。
【００２５】（実施例１に係る半導体装置の動作）本例
の半導体装置１１においては、従来の半導体装置２２０
と同様に、過電流がＩＧＢＴ２１に流れると検出抵抗２
９の電圧降下が増加し、サイリスタ２６のしきい値を超
えると、サイリスタ２６がオン状態に移行する。その結
果、ＩＧＢＴ２１のゲート電圧ＶG1が減少し、ＩＧＢＴ
２１が電流を制限する動作に移行する。ここで、本例の
半導体装置１１においては、サイリスタ２６のオン抵抗
が低いため、ＩＧＢＴ２１のゲート電圧ＶG1がしきい値
以下に低下するので、ＩＧＢＴ２１がターンオフし、オ
フ状態になる。従って、ＩＧＢＴ２１に流れる電流は遮
断されるため、発熱および熱破壊を防止することができ
る。
の半導体装置１１においては、従来の半導体装置２２０
と同様に、過電流がＩＧＢＴ２１に流れると検出抵抗２
９の電圧降下が増加し、サイリスタ２６のしきい値を超
えると、サイリスタ２６がオン状態に移行する。その結
果、ＩＧＢＴ２１のゲート電圧ＶG1が減少し、ＩＧＢＴ
２１が電流を制限する動作に移行する。ここで、本例の
半導体装置１１においては、サイリスタ２６のオン抵抗
が低いため、ＩＧＢＴ２１のゲート電圧ＶG1がしきい値
以下に低下するので、ＩＧＢＴ２１がターンオフし、オ
フ状態になる。従って、ＩＧＢＴ２１に流れる電流は遮
断されるため、発熱および熱破壊を防止することができ
る。
【００２６】つぎに、この様な動作を図２を参照して説
明する。図２は、本例の半導体装置１１におけるＩＧＢ
Ｔ２１の制限作動時の動作を示す電流，電圧波形図であ
る。
明する。図２は、本例の半導体装置１１におけるＩＧＢ
Ｔ２１の制限作動時の動作を示す電流，電圧波形図であ
る。
【００２７】ここで、実線３１はＩＧＢＴ２１のコレク
タ電圧ＶC1を、実線３２はＩＧＢＴ２１のコレクタ電流
ＩC1を、実線３３はＩＧＢＴ２１のゲート電圧ＶG1を示
す。
タ電圧ＶC1を、実線３２はＩＧＢＴ２１のコレクタ電流
ＩC1を、実線３３はＩＧＢＴ２１のゲート電圧ＶG1を示
す。
【００２８】図２において、時刻ｔ1 にコレクタ端子Ｐ
2 に通電が開始されると、ゲート電圧ＶG1がしきい電圧
Ｖ1 を超え、ＩＧＢＴ２１はオン状態となる。そして、
時刻ｔ2 にコレクタ電流ＩC1がＩＧＢＴ２１の定格電流
値Ｉ1 に達すると、ＩＧＢＴ２１のベース層において
は、キャリヤ（正孔，電子）の注入，抽出が活発に行わ
れ伝導度変調状態となる。従って、時刻ｔ2 から時刻ｔ
3 にかけては、ＩＧＢＴ２１の抵抗が急激に減少し、コ
レクタ電流ＩC1が上昇する（定常オン期間）。
2 に通電が開始されると、ゲート電圧ＶG1がしきい電圧
Ｖ1 を超え、ＩＧＢＴ２１はオン状態となる。そして、
時刻ｔ2 にコレクタ電流ＩC1がＩＧＢＴ２１の定格電流
値Ｉ1 に達すると、ＩＧＢＴ２１のベース層において
は、キャリヤ（正孔，電子）の注入，抽出が活発に行わ
れ伝導度変調状態となる。従って、時刻ｔ2 から時刻ｔ
3 にかけては、ＩＧＢＴ２１の抵抗が急激に減少し、コ
レクタ電流ＩC1が上昇する（定常オン期間）。
【００２９】そして、時刻ｔ3 において、負荷が短絡す
るなどの原因により、コレクタ電流ＩC1がＩＧＢＴ２１
の許容電流値Ｉ2 を超えて過電流状態となると、電流検
出端子Ｐ4 に接続された検出抵抗２９における電圧降下
が増大し、ゲート端子Ｓ1 にサイリスタ２６を作動可能
な電圧が印加され、サイリスタ２６はオン状態に移行す
る。ここで、電圧降下Ｖi は、電流検出端子Ｐ4 に流れ
る電流値に比例して変化するが、サイリスタ２６をター
ンオンさせる電圧に達しない場合には、サイリスタ２６
は作動しないため、ＩＧＢＴ２１は、入力端子Ｐ1 に供
給される負荷により駆動される。一方、時刻ｔ3 にＩＧ
ＢＴ２１が過電流状態となり、サイリスタ２６がオン状
態に移行すると、ＩＧＢＴ２１に並列接続された回路が
導通することになり、ＩＧＢＴ２１のゲート電極に印加
されるゲート電圧ＶG1は、正常時電圧Ｖ2 から制限時電
圧Ｖ3 に低下する。ここで、制限時電圧Ｖ3 は、下に示
す（１）式によって求められる。
るなどの原因により、コレクタ電流ＩC1がＩＧＢＴ２１
の許容電流値Ｉ2 を超えて過電流状態となると、電流検
出端子Ｐ4 に接続された検出抵抗２９における電圧降下
が増大し、ゲート端子Ｓ1 にサイリスタ２６を作動可能
な電圧が印加され、サイリスタ２６はオン状態に移行す
る。ここで、電圧降下Ｖi は、電流検出端子Ｐ4 に流れ
る電流値に比例して変化するが、サイリスタ２６をター
ンオンさせる電圧に達しない場合には、サイリスタ２６
は作動しないため、ＩＧＢＴ２１は、入力端子Ｐ1 に供
給される負荷により駆動される。一方、時刻ｔ3 にＩＧ
ＢＴ２１が過電流状態となり、サイリスタ２６がオン状
態に移行すると、ＩＧＢＴ２１に並列接続された回路が
導通することになり、ＩＧＢＴ２１のゲート電極に印加
されるゲート電圧ＶG1は、正常時電圧Ｖ2 から制限時電
圧Ｖ3 に低下する。ここで、制限時電圧Ｖ3 は、下に示
す（１）式によって求められる。
【００３０】Ｖ3 ＝Ｖ2 ×サイリスタ２６のオン抵抗／
（ＲG1＋サイリスタ２６のオン抵抗）・・・（１） サイリスタ２６は、従来の半導体装置２２０のバイポー
ラトランジスタ２４１と比較しオン抵抗が低いので、正
常時電圧Ｖ2 （サイリスタ２６はオフ状態）と制限時電
圧Ｖ3 （サイリスタ３０はオン状態）とを比較すると、
制限時電圧Ｖ3は、正常時電圧Ｖ2 に比して非常に小さ
な値となる。さらに、制限時電圧Ｖ3 をＩＧＢＴ２１の
しきい電圧Ｖ1 以下とすることができるため、ＩＧＢＴ
２１は、ゲート電極２１G にしきい電圧Ｖ1 を得られな
いので、ターンオフし、オフ状態に移行する。従って、
応答時間の経過した時刻ｔ4 にコレクタ電流ＩC1が急激
に減少を始め、時刻ｔ5 に完全に遮断される。従って、
時刻ｔ5 以降ＩＧＢＴ２１が発熱することがなく、素子
が熱破壊されることもない。また、コレクタ電流ＩC1が
許容電流値Ｉ2 を超えてから、実際に減少し始めるに
は、時刻ｔ3 から時刻ｔ4 までの応答時間を有するが、
サイリスタ２６のターンオン時間は少なく、１０μｓ程
度の極めて短い応答時間である。従って、この応答時間
の期間に過電流による発熱は、ＩＧＢＴ２１に支障を来
すものではない。そして、ゲート電圧ＶG1は、制限時電
圧Ｖ3 を保持した後の時刻ｔ6 に、半導体装置１１の外
部に設けられている外部保護回路によって遮断される。
なお、サイリスタ２６は、ターンオンすると、アノー
ド，カソード間の電流が零となるまでターンオフしな
い。従って、サイリスタ２６は、時刻ｔ6 において、ゲ
ート電圧ＶG1がオフとなるまでオン状態を保持し続け、
ＩＧＢＴ２１のゲート電極２１G にかかるゲート電流を
流し続ける。
（ＲG1＋サイリスタ２６のオン抵抗）・・・（１） サイリスタ２６は、従来の半導体装置２２０のバイポー
ラトランジスタ２４１と比較しオン抵抗が低いので、正
常時電圧Ｖ2 （サイリスタ２６はオフ状態）と制限時電
圧Ｖ3 （サイリスタ３０はオン状態）とを比較すると、
制限時電圧Ｖ3は、正常時電圧Ｖ2 に比して非常に小さ
な値となる。さらに、制限時電圧Ｖ3 をＩＧＢＴ２１の
しきい電圧Ｖ1 以下とすることができるため、ＩＧＢＴ
２１は、ゲート電極２１G にしきい電圧Ｖ1 を得られな
いので、ターンオフし、オフ状態に移行する。従って、
応答時間の経過した時刻ｔ4 にコレクタ電流ＩC1が急激
に減少を始め、時刻ｔ5 に完全に遮断される。従って、
時刻ｔ5 以降ＩＧＢＴ２１が発熱することがなく、素子
が熱破壊されることもない。また、コレクタ電流ＩC1が
許容電流値Ｉ2 を超えてから、実際に減少し始めるに
は、時刻ｔ3 から時刻ｔ4 までの応答時間を有するが、
サイリスタ２６のターンオン時間は少なく、１０μｓ程
度の極めて短い応答時間である。従って、この応答時間
の期間に過電流による発熱は、ＩＧＢＴ２１に支障を来
すものではない。そして、ゲート電圧ＶG1は、制限時電
圧Ｖ3 を保持した後の時刻ｔ6 に、半導体装置１１の外
部に設けられている外部保護回路によって遮断される。
なお、サイリスタ２６は、ターンオンすると、アノー
ド，カソード間の電流が零となるまでターンオフしな
い。従って、サイリスタ２６は、時刻ｔ6 において、ゲ
ート電圧ＶG1がオフとなるまでオン状態を保持し続け、
ＩＧＢＴ２１のゲート電極２１G にかかるゲート電流を
流し続ける。
【００３１】以上のように、本例に係る半導体装置１１
においては、ＩＧＢＴ２１の過電流保護回路のゲート電
圧制御用素子としてサイリスタ２６を用いており、過電
流が流れた場合には、瞬時にＩＧＢＴ２１のゲート電圧
ＶG1をしきい電圧Ｖ1 以下に低下させることができる。
従って、コレクタ電流ＩC1を確実に遮断することが可能
である。このため、過電流によりＩＧＢＴ２１が発熱す
ることがないので、熱破壊から素子を保護することがで
きる。このように、本例の半導体装置１１においては、
過電流発生時の発熱が抑えられるので、このような際の
熱放散を考慮した設計をする必要がない。従って、小
型，高性能の半導体装置の実現が可能となる。
においては、ＩＧＢＴ２１の過電流保護回路のゲート電
圧制御用素子としてサイリスタ２６を用いており、過電
流が流れた場合には、瞬時にＩＧＢＴ２１のゲート電圧
ＶG1をしきい電圧Ｖ1 以下に低下させることができる。
従って、コレクタ電流ＩC1を確実に遮断することが可能
である。このため、過電流によりＩＧＢＴ２１が発熱す
ることがないので、熱破壊から素子を保護することがで
きる。このように、本例の半導体装置１１においては、
過電流発生時の発熱が抑えられるので、このような際の
熱放散を考慮した設計をする必要がない。従って、小
型，高性能の半導体装置の実現が可能となる。
【００３２】また、サイリスタ２６は、一度オン状態に
なると、そのゲート電極にかかる主電流の増減に係わら
ず、オン状態を保持するので、主電流とＩＧＢＴ２１の
ゲート電圧ＶG1との振動（コレクタ電流ＩC1の減少途中
に、サイリスタ２６が、その主電流の減少のためにオフ
状態になり、ゲート電圧ＶG1の低下が停止して再びコレ
クタ電流ＩC1が上昇する）などの問題がない。そして、
サイリスタ２６は、逆方向耐圧を有するので、ゲート逆
バイアス時に短絡を防止するダイオードなどは不要であ
る。
なると、そのゲート電極にかかる主電流の増減に係わら
ず、オン状態を保持するので、主電流とＩＧＢＴ２１の
ゲート電圧ＶG1との振動（コレクタ電流ＩC1の減少途中
に、サイリスタ２６が、その主電流の減少のためにオフ
状態になり、ゲート電圧ＶG1の低下が停止して再びコレ
クタ電流ＩC1が上昇する）などの問題がない。そして、
サイリスタ２６は、逆方向耐圧を有するので、ゲート逆
バイアス時に短絡を防止するダイオードなどは不要であ
る。
【００３３】さらに、本例の半導体装置１１において
は、過電流を瞬時に自己遮断可能な過電流保護回路を内
蔵しているため、精度の高い外部保護回路は必要ないの
で、インバータなどの電力変換装置のコストを下げるこ
とができる。
は、過電流を瞬時に自己遮断可能な過電流保護回路を内
蔵しているため、精度の高い外部保護回路は必要ないの
で、インバータなどの電力変換装置のコストを下げるこ
とができる。
【００３４】〔実施例２〕図３は、本発明の実施例２に
係る半導体装置を示す回路図である。なお、図３におい
て、実施例１と同様の機能を発揮する部分には同一参照
符号を付し、その説明は省略する。本例に係る半導体装
置１２も実施例１に同じく、４端子のＩＧＢＴ２１を主
たるスイッチング素子に用い、その過電流保護回路１２
ａを備えている。この半導体装置１２において、実施例
１と異なる点は、ゲート電圧制御用素子にラッチングＩ
ＧＢＴ４６を用いている点にある。この、ラッチングＩ
ＧＢＴ４６は、ＩＧＢＴの寄生サイリスタに注目し、流
れる電流が微少量（１〜１０ｍＡ）であっても、ラッチ
ング（ラッチアップ現象）を起こし易くしたＩＧＢＴで
ある。また、ラッチングＩＧＢＴ４６は、実施例１のサ
イリスタ２６と同様に、従来の半導体装置２２０のバイ
ポーラトランジスタ２４１と比較しオン抵抗の小さな素
子である。従って、実施例１と同様に、時刻ｔ3 におい
て、ラッチングＩＧＢＴ４６がオン状態に移行すると、
ＩＧＢＴ２１のゲート電圧ＶG1は、正常時電圧Ｖ2 から
制限時電圧Ｖ3 へ低下し、この制限時電圧Ｖ3 をＩＧＢ
Ｔ２１のしきい電圧Ｖ1 以下とすることができるため、
ＩＧＢＴ２１をターンオフさせることが可能となってい
る。それ故、ＩＧＢＴ２１に流れる過電流を遮断するこ
とができ、過電流によりＩＧＢＴ２１が発熱することが
ないので、熱破壊から素子を保護することができる。
係る半導体装置を示す回路図である。なお、図３におい
て、実施例１と同様の機能を発揮する部分には同一参照
符号を付し、その説明は省略する。本例に係る半導体装
置１２も実施例１に同じく、４端子のＩＧＢＴ２１を主
たるスイッチング素子に用い、その過電流保護回路１２
ａを備えている。この半導体装置１２において、実施例
１と異なる点は、ゲート電圧制御用素子にラッチングＩ
ＧＢＴ４６を用いている点にある。この、ラッチングＩ
ＧＢＴ４６は、ＩＧＢＴの寄生サイリスタに注目し、流
れる電流が微少量（１〜１０ｍＡ）であっても、ラッチ
ング（ラッチアップ現象）を起こし易くしたＩＧＢＴで
ある。また、ラッチングＩＧＢＴ４６は、実施例１のサ
イリスタ２６と同様に、従来の半導体装置２２０のバイ
ポーラトランジスタ２４１と比較しオン抵抗の小さな素
子である。従って、実施例１と同様に、時刻ｔ3 におい
て、ラッチングＩＧＢＴ４６がオン状態に移行すると、
ＩＧＢＴ２１のゲート電圧ＶG1は、正常時電圧Ｖ2 から
制限時電圧Ｖ3 へ低下し、この制限時電圧Ｖ3 をＩＧＢ
Ｔ２１のしきい電圧Ｖ1 以下とすることができるため、
ＩＧＢＴ２１をターンオフさせることが可能となってい
る。それ故、ＩＧＢＴ２１に流れる過電流を遮断するこ
とができ、過電流によりＩＧＢＴ２１が発熱することが
ないので、熱破壊から素子を保護することができる。
【００３５】また、本例のラッチングＩＧＢＴ４６は、
横型ＩＧＢＴである。よって、このラッチングＩＧＢＴ
４６を主たるＩＧＢＴ２１と同一金属基板上に形成し
て、半導体装置１２の小型化を図ることができる。
横型ＩＧＢＴである。よって、このラッチングＩＧＢＴ
４６を主たるＩＧＢＴ２１と同一金属基板上に形成し
て、半導体装置１２の小型化を図ることができる。
【００３６】図４は、本例の半導体装置１２の構成を示
す断面図である。本図において、横型ＩＧＢＴ（ラッチ
ングＩＧＢＴ）４６は、ＩＧＢＴ２１と同一のｎチャネ
ル型に形成されている。また、横型ＩＧＢＴ４６は、Ｉ
ＧＢＴ２１と同一の金属基板２０の上に形成されたｎ-
型の半導体基板５１の表面側に形成されている。ここ
で、横型ＩＧＢＴ４６（およびＩＧＢＴ２１）のコレク
タ端子Ｐ2 には、正電位が印加されるため、ｎ- 型の半
導体基板５１とｐ型ベース層５２とは、逆バイアスされ
ている。従って、半導体基板５１とｐ型ベース層５２と
を接合分離することができる。このため、アイソレーシ
ョンなどの絶縁を講じなくてもＩＧＢＴ２１と、横型Ｉ
ＧＢＴ４６とを同一金属基板２０上に形成することがで
きる。このように、本例の半導体装置１２においては、
ゲート電圧制御用素子にラッチングＩＧＢＴ４６を用い
たことにより、主たるスイッチング素子のＩＧＢＴ２１
を過電流による熱破壊から保護できると共に、これらの
過電流保護回路を同一金属基板上に形成することができ
る。従って、過電流保護回路を有する半導体スイッチン
グ装置を小型の装置で実現することが可能となり、廉価
で高性能な半導体スイッチング装置を提供することがで
きる。
す断面図である。本図において、横型ＩＧＢＴ（ラッチ
ングＩＧＢＴ）４６は、ＩＧＢＴ２１と同一のｎチャネ
ル型に形成されている。また、横型ＩＧＢＴ４６は、Ｉ
ＧＢＴ２１と同一の金属基板２０の上に形成されたｎ-
型の半導体基板５１の表面側に形成されている。ここ
で、横型ＩＧＢＴ４６（およびＩＧＢＴ２１）のコレク
タ端子Ｐ2 には、正電位が印加されるため、ｎ- 型の半
導体基板５１とｐ型ベース層５２とは、逆バイアスされ
ている。従って、半導体基板５１とｐ型ベース層５２と
を接合分離することができる。このため、アイソレーシ
ョンなどの絶縁を講じなくてもＩＧＢＴ２１と、横型Ｉ
ＧＢＴ４６とを同一金属基板２０上に形成することがで
きる。このように、本例の半導体装置１２においては、
ゲート電圧制御用素子にラッチングＩＧＢＴ４６を用い
たことにより、主たるスイッチング素子のＩＧＢＴ２１
を過電流による熱破壊から保護できると共に、これらの
過電流保護回路を同一金属基板上に形成することができ
る。従って、過電流保護回路を有する半導体スイッチン
グ装置を小型の装置で実現することが可能となり、廉価
で高性能な半導体スイッチング装置を提供することがで
きる。
【００３７】なお、本例の半導体装置１２においては、
ＩＧＢＴ２１，横型ＩＧＢＴ４６を共にｎチャネル型と
したが、それらの各領域が逆の導電型であってもよい。
ＩＧＢＴ２１，横型ＩＧＢＴ４６を共にｎチャネル型と
したが、それらの各領域が逆の導電型であってもよい。
【００３８】〔実施例３〕図５は、本発明の実施例３に
係る半導体装置を示す回路図である。なお、図５におい
て、実施例１と同様の機能を発揮する部分には同一参照
符号を付し、その説明は省略する。本例に係る半導体装
置１３も実施例１に同じく、４端子のＩＧＢＴ２１を主
たるスイッチング素子に用い、その過電流保護回路１３
ａを備えている。この半導体装置１３において、実施例
１と異なる点は、ゲート電圧制御用素子に横型ＭＯＳＦ
ＥＴ４７を用いている点にある。また、本例の過電流保
護回路１３ａにおいては、横型ＭＯＳＦＥＴ４７のドレ
イン電極４７D にショットキー接合を用いてＩＧＢＴ２
１のゲート端子Ｐ1 との間にゲート逆バイアス時の短絡
を防止するダイオード４８を造り込んである。
係る半導体装置を示す回路図である。なお、図５におい
て、実施例１と同様の機能を発揮する部分には同一参照
符号を付し、その説明は省略する。本例に係る半導体装
置１３も実施例１に同じく、４端子のＩＧＢＴ２１を主
たるスイッチング素子に用い、その過電流保護回路１３
ａを備えている。この半導体装置１３において、実施例
１と異なる点は、ゲート電圧制御用素子に横型ＭＯＳＦ
ＥＴ４７を用いている点にある。また、本例の過電流保
護回路１３ａにおいては、横型ＭＯＳＦＥＴ４７のドレ
イン電極４７D にショットキー接合を用いてＩＧＢＴ２
１のゲート端子Ｐ1 との間にゲート逆バイアス時の短絡
を防止するダイオード４８を造り込んである。
【００３９】図６は、本例の半導体装置１３の構成を示
す断面図である。本図において、横型ＭＯＳＦＥＴ４７
は、ＩＧＢＴ２１と同一のｎチャネル型に形成されてお
り、また、ＩＧＢＴ２１の金属基板２０の上に形成され
たｎ- 型の半導体基板６１の表面側に形成されている。
従って、横型ＭＯＳＦＥＴ４７は、実施例２の横型ＩＧ
ＢＴ４６の場合と同様に、半導体基板６１とｐ型ベース
層６２とが接合分離されている状態にあり、絶縁などの
手段を講じなくてもＩＧＢＴ２１の金属基板２０上に形
成することができる。従って、過電流保護回路を有する
小型，高性能な半導体スイッチング装置を提供すること
ができる。ここで、横型ＭＯＳＦＥＴ４７においては、
そのｎ+ 型のドレイン領域４９と、アルミニウム電極
（ドレイン電極）４７D とがショットキー接合を有して
おり、このショットキー接合領域に図５の回路図に示す
短絡防止のダイオード４８を構造的に造り込むことがで
きるため、別途に素子を設ける必要がないので、装置の
小型化に適している。
す断面図である。本図において、横型ＭＯＳＦＥＴ４７
は、ＩＧＢＴ２１と同一のｎチャネル型に形成されてお
り、また、ＩＧＢＴ２１の金属基板２０の上に形成され
たｎ- 型の半導体基板６１の表面側に形成されている。
従って、横型ＭＯＳＦＥＴ４７は、実施例２の横型ＩＧ
ＢＴ４６の場合と同様に、半導体基板６１とｐ型ベース
層６２とが接合分離されている状態にあり、絶縁などの
手段を講じなくてもＩＧＢＴ２１の金属基板２０上に形
成することができる。従って、過電流保護回路を有する
小型，高性能な半導体スイッチング装置を提供すること
ができる。ここで、横型ＭＯＳＦＥＴ４７においては、
そのｎ+ 型のドレイン領域４９と、アルミニウム電極
（ドレイン電極）４７D とがショットキー接合を有して
おり、このショットキー接合領域に図５の回路図に示す
短絡防止のダイオード４８を構造的に造り込むことがで
きるため、別途に素子を設ける必要がないので、装置の
小型化に適している。
【００４０】なお、本例の半導体装置１３においても、
実施例２と同様にＩＧＢＴ２１，横型ＭＯＳＦＥＴ４７
を共にｎチャネル型としたが、それらの各領域が逆の導
電型であってもよい。
実施例２と同様にＩＧＢＴ２１，横型ＭＯＳＦＥＴ４７
を共にｎチャネル型としたが、それらの各領域が逆の導
電型であってもよい。
【００４１】
【発明の効果】以上のとおり、本発明に係る半導体装置
においては、主たる絶縁ゲート型スイッチング素子の過
電流保護回路にゲート電圧制御用素子として、オン抵抗
が低く、また、ラッチング特性を有するサイリスタ（あ
るいはラッチングＩＧＢＴ）を用いていることに特徴を
有している。従って、絶縁ゲート型スイッチング素子に
過電流が流れ、サイリスタがオン状態に移行すると、絶
縁ゲート型スイッチング素子のゲート電圧をしきい値以
下に低下させることが可能である。このために、絶縁ゲ
ート型スイッチング素子は、ターンオフして過電流は遮
断されるので、過電流により絶縁ゲート型スイッチング
素子が発熱することがなく、熱破壊から素子を保護する
ことができる。このように、本発明に係る半導体装置に
おいては、過電流発生時の発熱が抑えられるので、この
ような際の熱放散を考慮した設計をする必要がない。従
って、小型，高性能の半導体装置の実現が可能となる。
においては、主たる絶縁ゲート型スイッチング素子の過
電流保護回路にゲート電圧制御用素子として、オン抵抗
が低く、また、ラッチング特性を有するサイリスタ（あ
るいはラッチングＩＧＢＴ）を用いていることに特徴を
有している。従って、絶縁ゲート型スイッチング素子に
過電流が流れ、サイリスタがオン状態に移行すると、絶
縁ゲート型スイッチング素子のゲート電圧をしきい値以
下に低下させることが可能である。このために、絶縁ゲ
ート型スイッチング素子は、ターンオフして過電流は遮
断されるので、過電流により絶縁ゲート型スイッチング
素子が発熱することがなく、熱破壊から素子を保護する
ことができる。このように、本発明に係る半導体装置に
おいては、過電流発生時の発熱が抑えられるので、この
ような際の熱放散を考慮した設計をする必要がない。従
って、小型，高性能の半導体装置の実現が可能となる。
【００４２】また、サイリスタは、一度オン状態になる
と、そのゲート電極にかかる主電流の増減に係わらず、
オン状態を保持するので、主電流と絶縁ゲート型スイッ
チング素子のゲート電圧との振動などの問題がない。ま
た、サイリスタは、逆方向耐圧を有するので、従来の保
護回路のようなゲート逆バイアス時に短絡を防止するダ
イオードなどは不要である。
と、そのゲート電極にかかる主電流の増減に係わらず、
オン状態を保持するので、主電流と絶縁ゲート型スイッ
チング素子のゲート電圧との振動などの問題がない。ま
た、サイリスタは、逆方向耐圧を有するので、従来の保
護回路のようなゲート逆バイアス時に短絡を防止するダ
イオードなどは不要である。
【００４３】さらに、装置に内蔵の過電流保護回路によ
って、過電流を瞬時に自己遮断可能なため、精度の高い
外部保護回路は必要ないので、インバータなどの電力変
換装置のコストを下げることができる。
って、過電流を瞬時に自己遮断可能なため、精度の高い
外部保護回路は必要ないので、インバータなどの電力変
換装置のコストを下げることができる。
【００４４】また、絶縁ゲート型スイッチング素子のゲ
ート電圧制御用素子に横型ＩＧＢＴ（あるいは横型ＭＯ
ＳＦＥＴ）を用いた場合には、アイソレーションなどの
絶縁を講じなくても絶縁ゲート型スイッチング素子と、
ゲート電圧制御用素子とを同一金属基板上に形成するこ
とができる。従って、過電流保護回路を有する半導体ス
イッチング装置を小型の装置で実現することが可能とな
り、廉価で高性能な半導体スイッチング装置を提供する
ことができる。
ート電圧制御用素子に横型ＩＧＢＴ（あるいは横型ＭＯ
ＳＦＥＴ）を用いた場合には、アイソレーションなどの
絶縁を講じなくても絶縁ゲート型スイッチング素子と、
ゲート電圧制御用素子とを同一金属基板上に形成するこ
とができる。従って、過電流保護回路を有する半導体ス
イッチング装置を小型の装置で実現することが可能とな
り、廉価で高性能な半導体スイッチング装置を提供する
ことができる。
【００４５】また、絶縁ゲート型スイッチング素子のゲ
ート電圧制御用素子にショットキー接合型ＭＯＳＦＥＴ
（横型ＭＯＳＦＥＴ）を用いた場合には、そのショット
キー接合領域にゲート，エミッタ間の短絡を防止するダ
イオードを構造的に造り込むことができるため、別途に
素子を設ける必要がないので、装置の小型化を図ること
ができる。
ート電圧制御用素子にショットキー接合型ＭＯＳＦＥＴ
（横型ＭＯＳＦＥＴ）を用いた場合には、そのショット
キー接合領域にゲート，エミッタ間の短絡を防止するダ
イオードを構造的に造り込むことができるため、別途に
素子を設ける必要がないので、装置の小型化を図ること
ができる。
【図１】本発明の実施例１に係る半導体装置の構成を示
す回路図である。
す回路図である。
【図２】同半導体装置におけるＩＧＢＴの制限作動時の
動作を示す電流，電圧波形図である。
動作を示す電流，電圧波形図である。
【図３】本発明の実施例２に係る半導体装置の構成を示
す回路図である。
す回路図である。
【図４】同半導体装置の構成を示す断面図である。
【図５】本発明の実施例３に係る半導体装置の構成を示
す回路図である。
す回路図である。
【図６】同半導体装置の構成を示す断面図である。
【図７】一般的なＩＧＢＴを示す断面図である。
【図８】従来のＩＧＢＴの過電流保護回路を示す回路図
である。
である。
【図９】図８に示すＩＧＢＴの正常作動時の動作を示す
電流，電圧波形図である。
電流，電圧波形図である。
【図１０】図８に示すＩＧＢＴの制限作動時の動作を示
す電流，電圧波形図である。
す電流，電圧波形図である。
【符号の説明】 １１，１２，１３・・・半導体装置 ２０・・・金属基板 ２１・・・ＩＧＢＴ ２１G ・・・ゲート電極 ２１C ・・・コレクタ電極 ２１E ・・・エミッタ電極 ２６・・・サイリスタ ２９・・・検出抵抗 ４６・・・横型ＩＧＢＴ ４７・・・横型ＭＯＳＦＥＴ ５１，６１・・・ｎ- 型半導体基板 ５２，６２・・・ｐ型ベース層 Ｐ1 ・・・ゲート端子 Ｐ2 ・・・コレクタ端子 Ｐ3 ・・・アース端子 Ｐ4 ・・・電流検出端子 ＲG1・・・ゲート抵抗 ＩC1・・・コレクタ電流 ＶC1・・・コレクタ電圧 ＶG1・・・ゲート電圧
Claims (7)
- 【請求項１】 ゲート電極に印加されるゲート電圧によ
り制御可能な絶縁ゲート型スイッチング素子と、この絶
縁ゲート型スイッチング素子に流れる電流を検出可能な
検出抵抗を備える電流検出手段と、この電流検出手段に
おける電圧降下に基づき前記ゲート電圧をバイパス制御
可能なゲート電圧制御用素子と、を有する半導体装置に
おいて、前記ゲート電圧制御用素子は、サイリスタであ
ることを特徴とする半導体装置。 - 【請求項２】 ゲート電極に印加されるゲート電圧によ
り制御可能な絶縁ゲート型スイッチング素子と、この絶
縁ゲート型スイッチング素子に流れる電流を検出可能な
検出抵抗を備える電流検出手段と、この電流検出手段に
おける電圧降下に基づき前記ゲート電圧をバイパス制御
可能なゲート電圧制御用素子と、を有する半導体装置に
おいて、前記ゲート電圧制御用素子は、ラッチングＩＧ
ＢＴであることを特徴とする半導体装置。 - 【請求項３】 請求項２において、前記ラッチングＩＧ
ＢＴは、横型ＩＧＢＴであることを特徴とする半導体装
置。 - 【請求項４】 ゲート電極に印加されるゲート電圧によ
り制御可能な絶縁ゲート型スイッチング素子と、この絶
縁ゲート型スイッチング素子に流れる電流を検出可能な
検出抵抗を備える電流検出手段と、この電流検出手段に
おける電圧降下に基づき前記ゲート電圧をバイパス制御
可能なゲート電圧制御用素子と、を有する半導体装置に
おいて、前記ゲート電圧制御用素子は、横型ＭＯＳＦＥ
Ｔであることを特徴とする半導体装置。 - 【請求項５】 請求項４において、前記横型ＭＯＳＦＥ
Ｔは、そのドレイン電極がショットキー接合された、シ
ョットキー接合型ＭＯＳＦＥＴであることを特徴とする
半導体装置。 - 【請求項６】 請求項２ないし請求項５のいずれかの項
において、前記絶縁ゲート型スイッチング素子と、前記
ゲート電圧制御用素子とは、同一金属基板上に形成され
ていることを特徴とする半導体装置。 - 【請求項７】 請求項１ないし請求項６のいずれかの項
において、前記絶縁ゲート型スイッチング素子は、電流
センス端子を有するＩＧＢＴであることを特徴とする半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06596192A JP3182848B2 (ja) | 1992-03-24 | 1992-03-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06596192A JP3182848B2 (ja) | 1992-03-24 | 1992-03-24 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05267675A true JPH05267675A (ja) | 1993-10-15 |
| JP3182848B2 JP3182848B2 (ja) | 2001-07-03 |
Family
ID=13302098
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06596192A Expired - Lifetime JP3182848B2 (ja) | 1992-03-24 | 1992-03-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3182848B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0670601A3 (ja) * | 1994-03-04 | 1995-10-11 | Fuji Electric Co Ltd | |
| EP0747969A1 (en) * | 1995-06-07 | 1996-12-11 | Harris Corporation | Pilot transistor for quasivertical DMOS device |
| US5689129A (en) * | 1995-06-07 | 1997-11-18 | Harris Corporation | High efficiency power MOS switch |
| US5777362A (en) * | 1995-06-07 | 1998-07-07 | Harris Corporation | High efficiency quasi-vertical DMOS in CMOS or BICMOS process |
| US7076070B2 (en) | 1996-06-05 | 2006-07-11 | Intersil Americas Inc. | Monolithic class D amplifier |
| WO2009031567A1 (ja) * | 2007-09-07 | 2009-03-12 | Sanken Electric Co., Ltd. | 電気回路のスイッチング装置 |
| JP2017174851A (ja) * | 2016-03-18 | 2017-09-28 | 富士電機株式会社 | スイッチ装置および点火装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3549463B2 (ja) | 2000-06-02 | 2004-08-04 | 松下電器産業株式会社 | カメラ装置 |
-
1992
- 1992-03-24 JP JP06596192A patent/JP3182848B2/ja not_active Expired - Lifetime
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0670601A3 (ja) * | 1994-03-04 | 1995-10-11 | Fuji Electric Co Ltd | |
| EP0747969A1 (en) * | 1995-06-07 | 1996-12-11 | Harris Corporation | Pilot transistor for quasivertical DMOS device |
| US5684305A (en) * | 1995-06-07 | 1997-11-04 | Harris Corporation | Pilot transistor for quasi-vertical DMOS device |
| US5689129A (en) * | 1995-06-07 | 1997-11-18 | Harris Corporation | High efficiency power MOS switch |
| US5777362A (en) * | 1995-06-07 | 1998-07-07 | Harris Corporation | High efficiency quasi-vertical DMOS in CMOS or BICMOS process |
| US7076070B2 (en) | 1996-06-05 | 2006-07-11 | Intersil Americas Inc. | Monolithic class D amplifier |
| WO2009031567A1 (ja) * | 2007-09-07 | 2009-03-12 | Sanken Electric Co., Ltd. | 電気回路のスイッチング装置 |
| JP2009065026A (ja) * | 2007-09-07 | 2009-03-26 | Sanken Electric Co Ltd | 電気回路のスイッチング装置 |
| JP2017174851A (ja) * | 2016-03-18 | 2017-09-28 | 富士電機株式会社 | スイッチ装置および点火装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3182848B2 (ja) | 2001-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3243902B2 (ja) | 半導体装置 | |
| US5221850A (en) | Conductivity-modulating mosfet | |
| US12393214B2 (en) | Device design for short-circuit protection of transistors | |
| US5557128A (en) | Insulated-gate type bipolar transistor | |
| JPH0752771B2 (ja) | 半導体装置 | |
| JP3164065B2 (ja) | 半導体装置 | |
| US8017996B2 (en) | Semiconductor device, and energy transmission device using the same | |
| JPH01122170A (ja) | 保護機能を備えた縦型ｍｏｓｆｅｔ | |
| US3590339A (en) | Gate controlled switch transistor drive integrated circuit (thytran) | |
| JP3182848B2 (ja) | 半導体装置 | |
| JP4006902B2 (ja) | 半導体装置 | |
| JPH08148675A (ja) | 半導体装置 | |
| JP2722453B2 (ja) | 半導体装置 | |
| JP3444045B2 (ja) | 半導体回路およびその駆動方法並びに半導体素子 | |
| KR100276495B1 (ko) | 상보형 금속 산화물 반도체(cmos) 기술의 집적 전자 회로용 극성 반전 보호 장치 | |
| JPH06117942A (ja) | 半導体装置 | |
| JP4853928B2 (ja) | 炭化ケイ素静電誘導トランジスタの制御装置及び制御方法 | |
| US6521919B2 (en) | Semiconductor device of reduced thermal resistance and increased operating area | |
| JPH05218311A (ja) | 一体型オン・ステート電圧検出構造を有する高出力半導体デバイス | |
| JPS6269660A (ja) | 静電保護回路 | |
| JPH084122B2 (ja) | 半導体装置 | |
| JPH04321773A (ja) | 自動車用パワー集積回路 | |
| JP3146650B2 (ja) | パワー集積回路 | |
| JP2002058235A (ja) | ゲート転流型ターンオフサイリスタ素子のゲート駆動装置及びゲート転流型ターンオフサイリスタ装置 | |
| JP2713496B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080427 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080427 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080427 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090427 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100427 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100427 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100427 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110427 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term |