JPH05268022A - クロック切替回路 - Google Patents
クロック切替回路Info
- Publication number
- JPH05268022A JPH05268022A JP4062458A JP6245892A JPH05268022A JP H05268022 A JPH05268022 A JP H05268022A JP 4062458 A JP4062458 A JP 4062458A JP 6245892 A JP6245892 A JP 6245892A JP H05268022 A JPH05268022 A JP H05268022A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- switching
- timing
- signal
- inhibit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】 第１のクロックと、非同期の第２のクロック
とを切り替えるクロック切替回路に関し、切り替えた時
該クロックより周波数の高い状態を発生しないクロック
切替回路の提供を目的とする。 【構成】 第１のクロックと、非同期の第２のクロック
と、クロック切替信号を入力し、クロック切替信号が第
１のクロックより第２のクロックへの切り替え信号とな
ると、第１のクロックの立ち下がりで切り替えタイミン
グ及びクロックインヒビットスタートタイミングの信号
を出力し、第２のクロックの立ち下がりでクロックイン
ヒビット終了タイミングの信号を出力するタイミング信
号発生部１と、第１，第２のクロック及び上記のタイミ
ングの信号を入力し、切り替えタイミングで第１のクロ
ックより第２のクロックに切り替え、且つ該クロックイ
ンヒビットスタートタイミングよりクロックインヒビッ
ト終了タイミング迄のクロックをインヒビットして第２
のクロックを出力するクロックインヒビット・クロック
切替部２とを有する構成とする。
とを切り替えるクロック切替回路に関し、切り替えた時
該クロックより周波数の高い状態を発生しないクロック
切替回路の提供を目的とする。 【構成】 第１のクロックと、非同期の第２のクロック
と、クロック切替信号を入力し、クロック切替信号が第
１のクロックより第２のクロックへの切り替え信号とな
ると、第１のクロックの立ち下がりで切り替えタイミン
グ及びクロックインヒビットスタートタイミングの信号
を出力し、第２のクロックの立ち下がりでクロックイン
ヒビット終了タイミングの信号を出力するタイミング信
号発生部１と、第１，第２のクロック及び上記のタイミ
ングの信号を入力し、切り替えタイミングで第１のクロ
ックより第２のクロックに切り替え、且つ該クロックイ
ンヒビットスタートタイミングよりクロックインヒビッ
ト終了タイミング迄のクロックをインヒビットして第２
のクロックを出力するクロックインヒビット・クロック
切替部２とを有する構成とする。
Description
【０００１】
【産業上の利用分野】本発明は、第１のクロックと、周
波数は同じだが位相の異なる第２のクロックとを切り替
えるクロック切替回路の改良に関する。
波数は同じだが位相の異なる第２のクロックとを切り替
えるクロック切替回路の改良に関する。
【０００２】
【従来の技術】図６は従来例のクロック切替回路のブロ
ック図、図７はクロックＡからクロックＢに切り替え時
の図６の各部のタイムチャート、図８はクロックＢから
クロックＡに切り替え時の図６の各部のタイムチャート
である。
ック図、図７はクロックＡからクロックＢに切り替え時
の図６の各部のタイムチャート、図８はクロックＢから
クロックＡに切り替え時の図６の各部のタイムチャート
である。
【０００３】図６のクロック切替回路は、図７，図８
（Ａ）に示すクロックＡから（Ｂ）に示す周波数は同じ
だが位相の異なるクロックＢに切り替える場合、Ｈレベ
ルの期間が短くなり周波数が該クロックを使用する装置
の動作限界を越えないようにする為に、クロックＡとク
ロックＢ共にＬレベルになつた時切り替えるようにして
いるものであり、クロックＡとクロックＢはラッチパル
ス生成部２０及びクロック切替部２２に入力し、図７，
図８（Ｃ）に示すクロックＡよりクロックＢ又はクロッ
クＢよりクロックＡへの切り替える切替信号はクロック
切替タイミング生成部２１に入力している。
（Ａ）に示すクロックＡから（Ｂ）に示す周波数は同じ
だが位相の異なるクロックＢに切り替える場合、Ｈレベ
ルの期間が短くなり周波数が該クロックを使用する装置
の動作限界を越えないようにする為に、クロックＡとク
ロックＢ共にＬレベルになつた時切り替えるようにして
いるものであり、クロックＡとクロックＢはラッチパル
ス生成部２０及びクロック切替部２２に入力し、図７，
図８（Ｃ）に示すクロックＡよりクロックＢ又はクロッ
クＢよりクロックＡへの切り替える切替信号はクロック
切替タイミング生成部２１に入力している。
【０００４】ラッチパルス生成部２０では、図７，図８
（Ｄ）に示すクロックＡとクロックＢが共にＬレベルの
間Ｈレベルのパルスを生成し、クロック切替タイミング
生成部２１に入力し、クロック切替タイミング生成部２
１では、図７（Ｃ）に示す如く切替信号がクロックＡか
らクロックＢに切り替えるＨレベルになると、次のラッ
チパルス生成部２０にて発したパルスにて図７（Ｅ）に
示す如き切替タイミングの信号を生成しクロック切替部
２２に入力する。
（Ｄ）に示すクロックＡとクロックＢが共にＬレベルの
間Ｈレベルのパルスを生成し、クロック切替タイミング
生成部２１に入力し、クロック切替タイミング生成部２
１では、図７（Ｃ）に示す如く切替信号がクロックＡか
らクロックＢに切り替えるＨレベルになると、次のラッ
チパルス生成部２０にて発したパルスにて図７（Ｅ）に
示す如き切替タイミングの信号を生成しクロック切替部
２２に入力する。
【０００５】すると、クロック切替部２２では図７
（Ｆ）に示す如く、クロックＡを出力していたものをク
ロックＢに切り替え出力する。又図８（Ｃ）に示す如く
切替信号がクロックＢからクロックＡに切り替えるＬレ
ベルになると、次のラッチパルス生成部２０にて発した
パルスにて図８（Ｅ）に示す如き切替タイミングの信号
を生成しクロック切替部２２に入力する。
（Ｆ）に示す如く、クロックＡを出力していたものをク
ロックＢに切り替え出力する。又図８（Ｃ）に示す如く
切替信号がクロックＢからクロックＡに切り替えるＬレ
ベルになると、次のラッチパルス生成部２０にて発した
パルスにて図８（Ｅ）に示す如き切替タイミングの信号
を生成しクロック切替部２２に入力する。
【０００６】すると、クロック切替部２２では図８
（Ｆ）に示す如く、クロックＢを出力していたものをク
ロックＡに切り替え出力する。
（Ｆ）に示す如く、クロックＢを出力していたものをク
ロックＡに切り替え出力する。
【０００７】
【発明が解決しようとする課題】しかしながら、従来の
クロック切替回路では、クロックＡからクロックＢに切
り替えた時、図７（Ｆ）のイに示す如く、クロックＡと
クロックＢが共にＬレベルの間Ｌレベルとなる、クロッ
クＡ、クロックＢの周波数より高いひげ状のパルス状態
が発生し、このひげ状のパルスの周波数がこのクロック
を使用する装置の動作限界を越えると装置が誤動作を起
こす問題点がある。
クロック切替回路では、クロックＡからクロックＢに切
り替えた時、図７（Ｆ）のイに示す如く、クロックＡと
クロックＢが共にＬレベルの間Ｌレベルとなる、クロッ
クＡ、クロックＢの周波数より高いひげ状のパルス状態
が発生し、このひげ状のパルスの周波数がこのクロック
を使用する装置の動作限界を越えると装置が誤動作を起
こす問題点がある。
【０００８】本発明は、一方のクロックを周波数は同じ
だが位相の異なる他方のクロックに切り替えた時該クロ
ックより周波数の高い状態を発生しないクロック切替回
路の提供を目的としている。
だが位相の異なる他方のクロックに切り替えた時該クロ
ックより周波数の高い状態を発生しないクロック切替回
路の提供を目的としている。
【０００９】
【課題を解決するための手段】図１は本発明の原理ブロ
ック図である。図１に示す如く、第１のクロックと、周
波数は同じだが位相の異なる第２のクロックと、クロッ
ク切替信号を入力し、クロック切替信号が第１のクロッ
クより第２のクロックへの切り替え信号となると、該第
１のクロックの立ち下がりで切り替えタイミング及びク
ロックインヒビットスタートタイミングの信号を出力
し、該第２のクロックの立ち下がりでクロックインヒビ
ット終了タイミングの信号を出力するタイミング信号発
生部１と、該第１，第２のクロック及び該切り替えタイ
ミング及びクロックインヒビットスタートタイミングの
信号及び該クロックインヒビット終了タイミングの信号
を入力し、該切り替えタイミングで該第１のクロックよ
り該第２のクロックに切り替え且つ該クロックインヒビ
ットスタートタイミングより該クロックインヒビット終
了タイミング迄のクロックをインヒビットして該第２の
クロックを出力するクロックインヒビット・クロック切
替部２とを有する構成とする。
ック図である。図１に示す如く、第１のクロックと、周
波数は同じだが位相の異なる第２のクロックと、クロッ
ク切替信号を入力し、クロック切替信号が第１のクロッ
クより第２のクロックへの切り替え信号となると、該第
１のクロックの立ち下がりで切り替えタイミング及びク
ロックインヒビットスタートタイミングの信号を出力
し、該第２のクロックの立ち下がりでクロックインヒビ
ット終了タイミングの信号を出力するタイミング信号発
生部１と、該第１，第２のクロック及び該切り替えタイ
ミング及びクロックインヒビットスタートタイミングの
信号及び該クロックインヒビット終了タイミングの信号
を入力し、該切り替えタイミングで該第１のクロックよ
り該第２のクロックに切り替え且つ該クロックインヒビ
ットスタートタイミングより該クロックインヒビット終
了タイミング迄のクロックをインヒビットして該第２の
クロックを出力するクロックインヒビット・クロック切
替部２とを有する構成とする。
【００１０】
【作用】図２は図１の各部のタイムチャートである。図
２の前半は第１のクロックをクロックＡとし、第２のク
ロックをクロックＢとしクロックＡよりクロックＢへの
変換の場合を示し、後半は第１のクロックをクロックＢ
とし、第２のクロックをクロックＡとし、クロックＢよ
りクロックＡへに変換して元に返す場合を示している。
２の前半は第１のクロックをクロックＡとし、第２のク
ロックをクロックＢとしクロックＡよりクロックＢへの
変換の場合を示し、後半は第１のクロックをクロックＢ
とし、第２のクロックをクロックＡとし、クロックＢよ
りクロックＡへに変換して元に返す場合を示している。
【００１１】本発明によれば、図２（Ａ）に示すクロッ
クＡと図２（Ｂ）に示す周波数は同じだが位相の異なる
クロックＢ及び図２（Ｃ）に示すクロック切替信号がタ
イミング信号発生部１に入力しており、クロック切替信
号がクロックＡからクロックＢに切り替える信号となる
と、クロックＡの立ち下がりで切り替えタイミング及び
クロックインヒビットスタートタイミングの信号を発
し、クロックＢの立ち下がりでクロックインヒビット終
了タイミングの信号を発し、クロックインヒビット・ク
ロック切替部２に入力する。
クＡと図２（Ｂ）に示す周波数は同じだが位相の異なる
クロックＢ及び図２（Ｃ）に示すクロック切替信号がタ
イミング信号発生部１に入力しており、クロック切替信
号がクロックＡからクロックＢに切り替える信号となる
と、クロックＡの立ち下がりで切り替えタイミング及び
クロックインヒビットスタートタイミングの信号を発
し、クロックＢの立ち下がりでクロックインヒビット終
了タイミングの信号を発し、クロックインヒビット・ク
ロック切替部２に入力する。
【００１２】クロックインヒビット・クロック切替部２
では、切り替えタイミングで出力をクロックＡよりクロ
ックＢに切り替え、クロックインヒビットスタートタイ
ミングよりクロックインヒビット終了タイミング迄の図
２（Ｂ）の斜線を施した部分をインヒビットして図２
（Ｄ）に示す如く出力する。
では、切り替えタイミングで出力をクロックＡよりクロ
ックＢに切り替え、クロックインヒビットスタートタイ
ミングよりクロックインヒビット終了タイミング迄の図
２（Ｂ）の斜線を施した部分をインヒビットして図２
（Ｄ）に示す如く出力する。
【００１３】又後半の図２（Ｃ）に示すクロック切替信
号がクロックＢからクロックＡに切り替える信号となる
と、タイミング信号発生部１では、クロックＢの立ち下
がりで切り替えタイミング及びクロックインヒビットス
タートタイミングの信号を発し、クロックＡの立ち下が
りでクロックインヒビット終了タイミングの信号を発
し、クロックインヒビット・クロック切替部２に入力す
る。
号がクロックＢからクロックＡに切り替える信号となる
と、タイミング信号発生部１では、クロックＢの立ち下
がりで切り替えタイミング及びクロックインヒビットス
タートタイミングの信号を発し、クロックＡの立ち下が
りでクロックインヒビット終了タイミングの信号を発
し、クロックインヒビット・クロック切替部２に入力す
る。
【００１４】クロックインヒビット・クロック切替部２
では、切り替えタイミングで出力をクロックＢよりクロ
ックＡに切り替え、クロックインヒビットスタートタイ
ミングよりクロックインヒビット終了タイミング迄の図
２（Ａ）の斜線を施した部分をインヒビットして図２
（Ｄ）に示す如く出力する。
では、切り替えタイミングで出力をクロックＢよりクロ
ックＡに切り替え、クロックインヒビットスタートタイ
ミングよりクロックインヒビット終了タイミング迄の図
２（Ａ）の斜線を施した部分をインヒビットして図２
（Ｄ）に示す如く出力する。
【００１５】即ち、クロックを切り替えた時、第１，第
２のクロックより周波数の高い状態を生じないので該ク
ロックを使用する装置が誤動作をすることはなくなる。
２のクロックより周波数の高い状態を生じないので該ク
ロックを使用する装置が誤動作をすることはなくなる。
【００１６】
【実施例】図３は本発明の実施例のクロック切替回路の
回路図、図４はクロックＡからクロックＢに切り替えた
時の図３の各部のタイムチャート、図５はクロックＢか
らクロックＡに切り替えた時の図３の各部のタイムチャ
ートである。
回路図、図４はクロックＡからクロックＢに切り替えた
時の図３の各部のタイムチャート、図５はクロックＢか
らクロックＡに切り替えた時の図３の各部のタイムチャ
ートである。
【００１７】図３では、図４，図５（Ａ）に示すクロッ
クＡはアンド回路１２，１５，３１に入力し、図４，図
５（Ｂ）に示すクロックＢはアンド回路１１，１４，３
０に入力し、図４，図５（Ｃ）に示す切替信号はアンド
回路１２，１４，フリップフロップ１７に入力すると共
に、ノット回路１０にて反転されてアンド回路１１，１
５に入力している。
クＡはアンド回路１２，１５，３１に入力し、図４，図
５（Ｂ）に示すクロックＢはアンド回路１１，１４，３
０に入力し、図４，図５（Ｃ）に示す切替信号はアンド
回路１２，１４，フリップフロップ１７に入力すると共
に、ノット回路１０にて反転されてアンド回路１１，１
５に入力している。
【００１８】図４（Ｃ）に示す切替信号がＬレベルの時
は、図３の、アンド回路１１，１２、ノア回路１３より
なるクロック選択部３３はクロックＢを選択し、反転ク
ロックＢをフリップフロップ１７のクロックとして入力
し、アンド回路１４，１５、ノア回路１６よりなるクロ
ック選択部３４はクロックＡを選択し、反転クロックＡ
をフリップフロップ１８のクロックとして入力してい
る。
は、図３の、アンド回路１１，１２、ノア回路１３より
なるクロック選択部３３はクロックＢを選択し、反転ク
ロックＢをフリップフロップ１７のクロックとして入力
し、アンド回路１４，１５、ノア回路１６よりなるクロ
ック選択部３４はクロックＡを選択し、反転クロックＡ
をフリップフロップ１８のクロックとして入力してい
る。
【００１９】すると、フリップフロップ１７の出力Ｑは
Ｌレベルでフリップフロップ１８及びアンド回路３０に
入力し、反転出力ｘＱは図４（Ｄ）に示す如くＨレベル
でアンド回路３１に入力すると共にオア回路１９を介し
てアンド回路３０，３１に入力する。
Ｌレベルでフリップフロップ１８及びアンド回路３０に
入力し、反転出力ｘＱは図４（Ｄ）に示す如くＨレベル
でアンド回路３１に入力すると共にオア回路１９を介し
てアンド回路３０，３１に入力する。
【００２０】従って、アンド回路３０，３１、ノア回路
３２よりなるクロックインヒビット・クロック切替部２
よりは図４（Ｇ）に示す如くクロックＡを出力してい
る。切替信号が図４（Ｃ）に示す如くクロックＢに切り
替える為にＨレベルとなると、クロック選択部３３は選
択をクロックＡに切り替え、反転クロックＡを出力し、
クロック選択部３４は選択をクロックＢに切り替え、反
転クロックＢを出力するようになる。
３２よりなるクロックインヒビット・クロック切替部２
よりは図４（Ｇ）に示す如くクロックＡを出力してい
る。切替信号が図４（Ｃ）に示す如くクロックＢに切り
替える為にＨレベルとなると、クロック選択部３３は選
択をクロックＡに切り替え、反転クロックＡを出力し、
クロック選択部３４は選択をクロックＢに切り替え、反
転クロックＢを出力するようになる。
【００２１】するとフリップフロップ１７の出力ＱはＨ
レベルとなり、フリップフロップ１８及びアンド回路３
０に入力し、反転出力ｘＱは図４（Ｄ）に示す如く図４
（Ａ）に示すクロックＡの立ち下がりでＬレベルとな
り、これが切り替えタイミングとなり、アンド回路３１
及びオア回路１９に入力しオア回路１９の出力は図４
（Ａ）に示すクロックＡの立ち下がりでＬレベルとな
る。
レベルとなり、フリップフロップ１８及びアンド回路３
０に入力し、反転出力ｘＱは図４（Ｄ）に示す如く図４
（Ａ）に示すクロックＡの立ち下がりでＬレベルとな
り、これが切り替えタイミングとなり、アンド回路３１
及びオア回路１９に入力しオア回路１９の出力は図４
（Ａ）に示すクロックＡの立ち下がりでＬレベルとな
る。
【００２２】フリップフロップ１８の出力は図４（Ｂ）
に示すクロックＢの立ち下がりでＨレベルとなり、オア
回路１９を介してアンド回路３０，３１に入力する。こ
の時オア回路１９の出力は図４（Ｆ）に示す如く、図４
（Ａ）に示すクロックＡの立ち下がりから図４（Ｂ）に
示すクロックＢの立ち下がり迄の間Ｌレベルを出力し、
クロックインヒビット・クロック切替部２のアンド回路
３０，３１に入力する。
に示すクロックＢの立ち下がりでＨレベルとなり、オア
回路１９を介してアンド回路３０，３１に入力する。こ
の時オア回路１９の出力は図４（Ｆ）に示す如く、図４
（Ａ）に示すクロックＡの立ち下がりから図４（Ｂ）に
示すクロックＢの立ち下がり迄の間Ｌレベルを出力し、
クロックインヒビット・クロック切替部２のアンド回路
３０，３１に入力する。
【００２３】従って、クロックインヒビット・クロック
切替部２では、図４（Ａ）のクロックＡの立ち下がりで
出力をクロックＢに切り替え、図４（Ｂ）の斜線で示す
部分をインヒビットして図４（Ｇ）に示す如くクロック
Ｂを出力するようになる。
切替部２では、図４（Ａ）のクロックＡの立ち下がりで
出力をクロックＢに切り替え、図４（Ｂ）の斜線で示す
部分をインヒビットして図４（Ｇ）に示す如くクロック
Ｂを出力するようになる。
【００２４】図５（Ｃ）に示す如く、切替信号がクロッ
クＢよりクロックＡに切り替える為にＬレベルとなる
と、クロック選択部３３は選択をクロックＢに切り替
え、反転クロックＢを出力し、クロック選択部３４は選
択をクロックＡに切り替え、反転クロックＡを出力する
ようになる。
クＢよりクロックＡに切り替える為にＬレベルとなる
と、クロック選択部３３は選択をクロックＢに切り替
え、反転クロックＢを出力し、クロック選択部３４は選
択をクロックＡに切り替え、反転クロックＡを出力する
ようになる。
【００２５】するとクロックＢの立ち下がりで、フリッ
プフロップ１７の出力ＱはＨレベルとなり、フリップフ
ロップ１８及びアンド回路３０に入力し、反転出力ｘＱ
は図５（Ｄ）に示す如くクロックＢの立ち下がりでＬレ
ベルとなり、これが切り替えタイミングとなり、アンド
回路３１及びオア回路１９に入力しオア回路１９の出力
もクロックＢの立ち下がりでＬレベルとなる。
プフロップ１７の出力ＱはＨレベルとなり、フリップフ
ロップ１８及びアンド回路３０に入力し、反転出力ｘＱ
は図５（Ｄ）に示す如くクロックＢの立ち下がりでＬレ
ベルとなり、これが切り替えタイミングとなり、アンド
回路３１及びオア回路１９に入力しオア回路１９の出力
もクロックＢの立ち下がりでＬレベルとなる。
【００２６】フリップフロップ１８の出力はクロックＡ
の立ち下がりでＨレベルとなり、オア回路１９を介して
アンド回路３０，３１に入力する。この時オア回路１９
の出力は図５（Ｆ）に示す如く、クロックＡの立ち下が
りからクロックＢの立ち下がり迄の間Ｌレベルを出力
し、クロックインヒビット・クロック切替部２のアンド
回路３０，３１に入力する。
の立ち下がりでＨレベルとなり、オア回路１９を介して
アンド回路３０，３１に入力する。この時オア回路１９
の出力は図５（Ｆ）に示す如く、クロックＡの立ち下が
りからクロックＢの立ち下がり迄の間Ｌレベルを出力
し、クロックインヒビット・クロック切替部２のアンド
回路３０，３１に入力する。
【００２７】従って、クロックインヒビット・クロック
切替部２では、クロックＢの立ち下がりで出力をクロッ
クＡに切り替え、図５（Ａ）の斜線で示す部分をインヒ
ビットして図５（Ｇ）に示す如くクロックＡを出力する
ようになる。
切替部２では、クロックＢの立ち下がりで出力をクロッ
クＡに切り替え、図５（Ａ）の斜線で示す部分をインヒ
ビットして図５（Ｇ）に示す如くクロックＡを出力する
ようになる。
【００２８】従って、クロックＡ，Ｂより周波数の高い
状態は生ぜずにクロックＡよりクロックＢに、又クロッ
クＢよりクロックＡに切り替えが出来るようになる。
状態は生ぜずにクロックＡよりクロックＢに、又クロッ
クＢよりクロックＡに切り替えが出来るようになる。
【００２９】
【発明の効果】以上詳細に説明せる如く本発明によれ
ば、一方のクロックを周波数は同じだが位相の異なる他
方のクロックに切り替えた時、該クロックより周波数の
高い状態を発生せずに切り替えることが出来、このクロ
ックを使用する装置が誤動作を起こすことがなくなる効
果がある。
ば、一方のクロックを周波数は同じだが位相の異なる他
方のクロックに切り替えた時、該クロックより周波数の
高い状態を発生せずに切り替えることが出来、このクロ
ックを使用する装置が誤動作を起こすことがなくなる効
果がある。
【図面の簡単な説明】
【図１】は本発明の原理ブロック図、
【図２】は図１の各部のタイムチャート、
【図３】は本発明の実施例のクロック切替回路の回路
図、
図、
【図４】はクロックＡからクロックＢに切り替えた時の
図３の各部のタイムチャート、
図３の各部のタイムチャート、
【図５】はクロックＢからクロックＡに切り替えた時の
図３の各部のタイムチャート、
図３の各部のタイムチャート、
【図６】は従来例のクロック切替回路のブロック図、
【図７】はクロックＡからクロックＢに切り替え時の図
６の各部のタイムチャート、
６の各部のタイムチャート、
【図８】はクロックＢからクロックＡに切り替え時の図
６の各部のタイムチャートである。
６の各部のタイムチャートである。
１はタイミング信号発生部、２はクロックインヒビット
・クロック切替部、１０はノット回路、１１，１２，１
４，１５，３０，３１はアンド回路、１３，１６はノア
回路、１７，１８はフリップフロップ、１９，３２はオ
ア回路、２０はラッチパルス生成部、２１はクロック切
替タイミング生成部、２２はクロック切替部、３３，３
４はクロック選択部を示す。
・クロック切替部、１０はノット回路、１１，１２，１
４，１５，３０，３１はアンド回路、１３，１６はノア
回路、１７，１８はフリップフロップ、１９，３２はオ
ア回路、２０はラッチパルス生成部、２１はクロック切
替タイミング生成部、２２はクロック切替部、３３，３
４はクロック選択部を示す。
Claims (1)
- 【請求項１】 第１のクロックと、周波数は同じだが位
相の異なる第２のクロックと、クロック切替信号を入力
し、クロック切替信号が第１のクロックより第２のクロ
ックへの切り替え信号となると、該第１のクロックの立
ち下がりで切り替えタイミング及びクロックインヒビッ
トスタートタイミングの信号を出力し、該第２のクロッ
クの立ち下がりでクロックインヒビット終了タイミング
の信号を出力するタイミング信号発生部（１）と、 該第１，第２のクロック及び該切り替えタイミング及び
クロックインヒビットスタートタイミングの信号及び該
クロックインヒビット終了タイミングの信号を入力し、
該切り替えタイミングで該第１のクロックより該第２の
クロックに切り替え、且つ該クロックインヒビットスタ
ートタイミングより該クロックインヒビット終了タイミ
ング迄のクロックをインヒビットして該第２のクロック
を出力するクロックインヒビット・クロック切替部
（２）とを有することを特徴とするクロック切替回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4062458A JPH05268022A (ja) | 1992-03-18 | 1992-03-18 | クロック切替回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4062458A JPH05268022A (ja) | 1992-03-18 | 1992-03-18 | クロック切替回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05268022A true JPH05268022A (ja) | 1993-10-15 |
Family
ID=13200785
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4062458A Withdrawn JPH05268022A (ja) | 1992-03-18 | 1992-03-18 | クロック切替回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05268022A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5703507A (en) * | 1995-03-24 | 1997-12-30 | Siemens Aktiengesellschaft | Device for switching among clock signals allocated to a plurality of users |
| US5731728A (en) * | 1995-11-13 | 1998-03-24 | National Semiconductor Corporation | Digital modulated clock circuit for reducing EMI spectral density |
| US5770952A (en) * | 1995-06-13 | 1998-06-23 | Holtek Microelectronics Inc. | Timer that provides both surveying and counting functions |
| US7515646B2 (en) | 2004-02-05 | 2009-04-07 | Lexmark International, Inc. | Method and apparatus for reducing EMI emissions for data signals traveling over a data pathway |
-
1992
- 1992-03-18 JP JP4062458A patent/JPH05268022A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5703507A (en) * | 1995-03-24 | 1997-12-30 | Siemens Aktiengesellschaft | Device for switching among clock signals allocated to a plurality of users |
| US5770952A (en) * | 1995-06-13 | 1998-06-23 | Holtek Microelectronics Inc. | Timer that provides both surveying and counting functions |
| US5731728A (en) * | 1995-11-13 | 1998-03-24 | National Semiconductor Corporation | Digital modulated clock circuit for reducing EMI spectral density |
| US7515646B2 (en) | 2004-02-05 | 2009-04-07 | Lexmark International, Inc. | Method and apparatus for reducing EMI emissions for data signals traveling over a data pathway |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20020072049A (ko) | 글리치 제거 장치 | |
| JP3087833B2 (ja) | サンプル周波数変換装置 | |
| JPH05268022A (ja) | クロック切替回路 | |
| EP0382233B1 (en) | Clock signal conversion circuit | |
| US6329861B1 (en) | Clock generator circuit | |
| JP3649874B2 (ja) | 分周回路 | |
| JP3219141B2 (ja) | クロック切替回路 | |
| JPH0879029A (ja) | ４相クロツクパルス発生回路 | |
| JPH0998161A (ja) | クロック切替え回路 | |
| JP2586712B2 (ja) | 非同期信号選択回路 | |
| JPH0738398A (ja) | クロック切替回路 | |
| KR100201400B1 (ko) | 클럭 동기회로 | |
| JP2955038B2 (ja) | Ｐｗｍ波形発生回路 | |
| JPH02241220A (ja) | パルス列発生装置 | |
| JPH0756651A (ja) | クロック発生回路 | |
| JP2710476B2 (ja) | クロック発生回路 | |
| JP2757090B2 (ja) | 分周逓倍回路 | |
| JP2679471B2 (ja) | クロック切替回路 | |
| JPH05341016A (ja) | 半導体集積回路装置およびテスト方法 | |
| KR100281542B1 (ko) | 다이나믹회로의전력소모를줄이는전력조정장치 | |
| JP2592522B2 (ja) | Ｐｎ符号の位相変調回路 | |
| JPH05313783A (ja) | 同期回路 | |
| JP3408342B2 (ja) | サンプリング・レート変換装置 | |
| JP2701717B2 (ja) | パルス同期化回路 | |
| JP2682306B2 (ja) | クロック進相器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990518 |