JPS6227871A - 情報変倍方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野」 木発１１１は、情報の拡大縮小を行う情報ｆ借方式％式
％ ［従来の技術Ｊ 従来画像情報の拡大縮小処理においては、例えば縮小処
理であれば画像データのまびき、また拡大処理であれば
画像データの同一データを複数回出力を行なうことによ
り実現していた。しかし。

これらは処理後の像にＣ度データに不連続性が発生する
という不具合があった。

第４図（ａ）は処理される画像データのＣ度を主走査ク
ロックに対応して例示したものである。

第４図（ｂ）は第４図（ａ）に示す画像データを５個の
１走査クロツク毎に１つずつ間引いて。

８０％縮小処理を行った時の画像データの濃度を示した
もので、４０〜４３がまびきの発生した位置である。こ
れにより４４〜４６の部分の傾斜が不連続となっている
ことがわかる。

：ＪＳ４図（Ｃ）は４個の主走査クロック毎に同一・デ
ータを発生させて、１２５％の拡大処理を行ったもので
、４．７〜５１の同一データ発生位置でも第４図（ｂ）
と同様にＣ度の不連続な部分が発生している。

［発明が解決しようとする問題点］ 本発明はＪ：述従来例に鑑みなされたもので、筒中な回
路構成で画像情報を変倍でき、かつデータの連続性が保
たれる情報変倍方式を提供することを目的とする。

［問題点を解決するためのｆ段」 この問題を解決する一手段として、例えば７５１図に示
す実施例の情報変倍方式は、読込同期信号１０に同期し
てデータを入力するラッチ３と、所定時間内のデータの
平均値をとる加算器４とカウンタ６および除算器８と、
出力クロック１６に同期してデータを出力するラッチ９
とを備える。

「作用」 かかる第１図の構成において、読込同期信号１０に回期
して入力されたデータは、加算器４によって加算クロッ
ク１１に回期して加算される。一方加算クロック１１は
カウンタ６によって計数され、除算起動信号１２によっ
て除算器８により加算結果１４がカウント値１５によっ
て除算され、出力クロック１６に同期して出力される。

［実施例］ 以下、添付図面に従って本発明の実施例を詳細に説明す
る。

［変倍回路の説明（Ｅｌ１図）］ 第１図は変倍を実現する回路のブロック図である。

ＣＣＤ　１からの出力アナログ信号はＡ／Ｄ変換器２に
よりデジタル化され、パラレルのデジタル信号として出
力される。この信号は読込同期信号１０の立ち下がりエ
ツジによりラッチ３にラッチされる。このラッチ３の出
力は、次の読込同期信号１０の立ち下がりエツジまで保
持される。ここでは読込同期信号ｌＯは５００　ＫＨｚ
のクロック信号とすると、ラッチ３は２　ｍ５ｅｃごと
にＡ／Ｄ変換器２の出力をラッチする。

４の加算器はラッチ３の出力と、加算器４自身の出力と
の加算を、加算クロック１１に同期して実行し、その結
果をラッチ５に出力する。いま加算クロック１１は５０
ＭＨｚであり、その立ち下がりエツジで２０　ｎ５ｅｃ
毎に加算が実行されるものとする。従って、ラッチ３の
出力データが変化する間に１００回の加算が１行される
。この加算器４の出力は、出力クロック１６に同期して
発生する徐算器起動信号１２のケちヒがリエッジでラッ
チ５にラッチされる。また、加算クロック１１はカウン
タ６によってカウントされており、カウンタ６のカウン
ト値は加算器４の出力をラッチ５にラッチするのと同じ
タイミングでラッチ７にラッチされる。

徐算器起動信号１２のＷちＦがリエツジで除算器８が起
動され、ラッチ５とラッチ７の出力を入力として、加算
パルス数１５で加算結果１４を除算し商を出力する。そ
の結果は、除算器８の出力が安定する時間だけ前記パル
ス１２より時間遅れをもつ出力クロック１６に回期した
、徐算器出力ラッチ信号１３の立ちＬがりエツジにより
ラッチ９にラッチされる。

［動作タイミングの説明（第１図９ 〜（第３図）」 第２図は第１図の回路の各信号の関係を示すタイミング
チャートで、第３図は第２図の一部を拡大したタイミン
グチャートである。

ＣＣＤ　１よりのアナログ画像信号がＡ／Ｄ変換器２に
よってデジタル化され、Ａ／Ｄ変換器２の出力が有効と
なった時に、タイミングＴ１で読込同期信号ｌＯによっ
てラッチ３にラッチされる。

除算器起動信号１２はこのタイミングＴ１の前に出力さ
れていて、この徐算器起動信号１２により加算器４とカ
ウンタ６がリセットされている。

タイミングＴ１でラッチ３にラッチされたＡ／Ｄ変換器
２の出力は、加算クロック１１により加算器４でくり返
し加算され、タイミングＴ２でＡ／Ｄ変換器２より次の
出力データがラッチ３にランチされると、現在までの加
算結果に新たにラッチ３にラッチされた値が加算される
。つづいてタイミングＴ３で、徐算器起動信号１２のガ
ち上がりでラッチ５に加算結果がラッチされ、ラッチ７
に加算クロック１１のカウント４ｆｒがラッチされ、同
信号１２のケちＦがりによって加算器４、カウンタ６が
リセットされ、同時に除算器８が加算結果１４をカウン
ト値１５で除算する。即ち入力データの加重モ均計算を
開始する。

この後タイミングＴ４で、除算器出力ラッチ信号１３の
立ち上がりタイミングでチッチ９に除算器８の出力をラ
ッチし、出力クロック１６の立ち丁がりに同期して外部
に出力される。なおタイミングＴ４はタイミングＴ３よ
り少なくとも除算器８の演算時間分遅れている。

ＥＲ３図は第２図のタイミングＴ１近傍を拡大した図で
、読込同期信号ｌＯの立ち下がりは加算クロック１１の
立ち下がりよりも少し遅れていて、徐算器起動信号１２
の立ち上がりと立ち下がりは加算クロック１１の立ち上
がり、立ち下がりよりもそれぞれ少し遅れている。また
除算器出力ラッチ信号１３は出力クロック１６に同期し
ていることを示している。

以玉述べたように本実施例においては、出力クロック信
号１６を５００　ＫＨｚよりも高周波にとると縮小、低
周波にとると拡大となる０例えば、出力のクロックを６
００　ＫＨｚとすると、８３．３％の縮倍率、出力のク
ロックを４００　ＫＨｚとすると１２５％の縮倍率とな
る。このとき出力値は縮倍率に応じた入力データの時ｆ
ｌｌｌの加重モ均となる。

なお本実施例中、クロックの周期はこれに限定されるも
のではない、また、出力だけでなく人力クロックの周期
を変化させても同様に変倍を実現できる。この場合、出
力クロックに対し入力クロックを高周波にとると縮小、
低周波にとると拡大となる。

［発明の効果］ 以り述べた如く本発明によれば、縮倍率に応じたデータ
の時間的な加重モ均が得られるため、その値の変化は、
従来に比してなめらかに変化するという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例の変倍方式を説明するための
回路ブロック図、 第２図は本実施例の各信号のタイミングチャート、 第３図は第２図の一部を拡大したタイミングチヤード、 第４図（ａ）〜（Ｃ）は従来例の縮小、拡大処理におけ
る画像データの濃度を示す図である。 図中、ｌ・・・ＣＣＤ、２・・・Ａ／Ｄ変換器、３゜５
．７．９・・・ラッチ、４・・・加算器、６・・・カウ
ンタ、８・・・除算器、ｌＯ・・・読込同期信号、１１
・・・加算クロック、１２・・・徐算器起動信号、１３
・・・徐算器出力ラッチ信号、１６・・・出力クロック
である。

Claims (2)

【特許請求の範囲】
1. （１）データを第１のクロック信号に同期して入力して
   前記データの所定時間における平均値を算出し、第２の
   クロック信号に同期して出力するようにしたことを特徴
   とする情報変倍方式。
2. （２）少なくとも第１のクロック信号よりも高い周波数
   を有する第３のクロック信号に同期して加算を行う加算
   器と、所定時間内の第３のクロック信号をカウントする
   カウンタと、前記加算器と前記カウンタの出力値の除算
   を行う除算器とを備えたことを特徴とする特許請求の範
   囲第１項記載の情報変倍方式。