JPH05268094A - ラダー形ｄａコンバータ - Google Patents
ラダー形ｄａコンバータInfo
- Publication number
- JPH05268094A JPH05268094A JP6492092A JP6492092A JPH05268094A JP H05268094 A JPH05268094 A JP H05268094A JP 6492092 A JP6492092 A JP 6492092A JP 6492092 A JP6492092 A JP 6492092A JP H05268094 A JPH05268094 A JP H05268094A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- converter
- ladder type
- feedback resistor
- ladder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】 本発明はラダー形ＤＡコンバータに関し、そ
の目的は、絶対温度係数の影響が軽減でき、出力電圧の
整定時間が短縮できるラダー形ＤＡコンバータを提供す
ることにある。 【構成】 ラダー抵抗回路網と電流加算演算増幅器用の
帰還抵抗が１チップ化されたラダー形ＤＡコンバータに
おいて、前記帰還抵抗の近傍に帰還抵抗と熱的に結合さ
れた温度制御用抵抗を設けたものである。
の目的は、絶対温度係数の影響が軽減でき、出力電圧の
整定時間が短縮できるラダー形ＤＡコンバータを提供す
ることにある。 【構成】 ラダー抵抗回路網と電流加算演算増幅器用の
帰還抵抗が１チップ化されたラダー形ＤＡコンバータに
おいて、前記帰還抵抗の近傍に帰還抵抗と熱的に結合さ
れた温度制御用抵抗を設けたものである。
Description
【０００１】
【産業上の利用分野】本発明はラダー形ＤＡコンバータ
に関し、特に、自己発熱によるドリフトの低減に関す
る。
に関し、特に、自己発熱によるドリフトの低減に関す
る。
【０００２】
【従来の技術】ディジタル信号とアナログ信号のインタ
フェースとして、ＤＡコンバータが用いられている。
フェースとして、ＤＡコンバータが用いられている。
【０００３】ＤＡコンバータは各種の構成のものが実用
化されているが、一般には、並列ディジタル信号をアナ
ログ信号に変換するものが用いられている。これは、デ
ィジタル信号の各ビットに応じた重み付けを有する電流
を生成する抵抗回路網を設け、ディジタル信号の各ビッ
トに対応したスイッチを介して各ビットの重み付けを有
する電流を加算するように構成されたものである。
化されているが、一般には、並列ディジタル信号をアナ
ログ信号に変換するものが用いられている。これは、デ
ィジタル信号の各ビットに応じた重み付けを有する電流
を生成する抵抗回路網を設け、ディジタル信号の各ビッ
トに対応したスイッチを介して各ビットの重み付けを有
する電流を加算するように構成されたものである。
【０００４】図３はラダー抵抗回路網を用いたラダー形
ＤＡコンバータの一例を示す接続図である。図におい
て、ＴＲＥＦは基準電圧ＶＲＥＦの入力端子である。Ｔ
−１〜Ｔ−ＮはＮビットで構成されるディジタル信号の
各ビットＢＩＴ−１（ＭＳＢ）〜ＢＩＴ−Ｎ（ＬＳＢ）
の入力端子、ＴＯＵＴはアナログ信号ＶＯＵＴの出力端
子である。Ｓ−１〜Ｓ−Ｎは切換スイッチで、ディジタ
ル信号の各ビットに対応するように設けられている。抵
抗ＲＢ−１〜ＲＢ−（Ｎ−１）とＲＡ−（Ｎ＋１）は直
列に接続され、抵抗ＲＢ−１の一端は入力端子ＴＲＥＦ
に接続され、抵抗ＲＡ−（Ｎ＋１）の他端はアースに接
続されている。抵抗ＲＡ−１〜ＲＡ−Ｎの一端は直列接
続された各抵抗ＲＢ−１〜ＲＢ−（Ｎ−１），ＲＡ−
（Ｎ＋１）の接続点に接続され、他端は対応する切換ス
イッチＳ−１〜Ｓ−Ｎの可動接点ａに接続されている。
切換スイッチＳ−１〜Ｓ−Ｎの一方の固定接点ｂは演算
増幅器Ａ１の反転入力端子に共通に接続され、他方の固
定接点ｃはアースに共通に接続されている。演算増幅器
Ａ１の非反転入力端子はアースに接続されている。そし
て、演算増幅器Ａ１の出力端子と反転入力端子の間には
帰還抵抗Ｒｆが接続されている。ここで、抵抗ＲＡ−１
〜ＲＡ−（Ｎ＋１）の抵抗値は２０ｋΩに設定され、抵
抗ＲＢ−１〜ＲＢ−（Ｎ−１），Ｒｆの抵抗値は１０ｋ
Ωに設定されていて、Ｒ−２Ｒラダー抵抗回路網を構成
している。
ＤＡコンバータの一例を示す接続図である。図におい
て、ＴＲＥＦは基準電圧ＶＲＥＦの入力端子である。Ｔ
−１〜Ｔ−ＮはＮビットで構成されるディジタル信号の
各ビットＢＩＴ−１（ＭＳＢ）〜ＢＩＴ−Ｎ（ＬＳＢ）
の入力端子、ＴＯＵＴはアナログ信号ＶＯＵＴの出力端
子である。Ｓ−１〜Ｓ−Ｎは切換スイッチで、ディジタ
ル信号の各ビットに対応するように設けられている。抵
抗ＲＢ−１〜ＲＢ−（Ｎ−１）とＲＡ−（Ｎ＋１）は直
列に接続され、抵抗ＲＢ−１の一端は入力端子ＴＲＥＦ
に接続され、抵抗ＲＡ−（Ｎ＋１）の他端はアースに接
続されている。抵抗ＲＡ−１〜ＲＡ−Ｎの一端は直列接
続された各抵抗ＲＢ−１〜ＲＢ−（Ｎ−１），ＲＡ−
（Ｎ＋１）の接続点に接続され、他端は対応する切換ス
イッチＳ−１〜Ｓ−Ｎの可動接点ａに接続されている。
切換スイッチＳ−１〜Ｓ−Ｎの一方の固定接点ｂは演算
増幅器Ａ１の反転入力端子に共通に接続され、他方の固
定接点ｃはアースに共通に接続されている。演算増幅器
Ａ１の非反転入力端子はアースに接続されている。そし
て、演算増幅器Ａ１の出力端子と反転入力端子の間には
帰還抵抗Ｒｆが接続されている。ここで、抵抗ＲＡ−１
〜ＲＡ−（Ｎ＋１）の抵抗値は２０ｋΩに設定され、抵
抗ＲＢ−１〜ＲＢ−（Ｎ−１），Ｒｆの抵抗値は１０ｋ
Ωに設定されていて、Ｒ−２Ｒラダー抵抗回路網を構成
している。
【０００５】
【発明が解決しようとする課題】このような回路構成に
おいて、基準電圧ＶＲＥＦを一定とすると、Ｒｆ以外の
抵抗はすべて一定の負荷（発熱）で動作するが、帰還抵
抗Ｒｆは出力に依存して自己発熱する。
おいて、基準電圧ＶＲＥＦを一定とすると、Ｒｆ以外の
抵抗はすべて一定の負荷（発熱）で動作するが、帰還抵
抗Ｒｆは出力に依存して自己発熱する。
【０００６】ここで、帰還抵抗Ｒｆの絶対温度係数を１
００ｐｐｍ／℃として自己発熱の影響を推定する。帰還
抵抗Ｒｆの抵抗値を１０ｋΩ、ＶＯＵＴを１０Ｖとする
と、帰還抵抗Ｒｆの発熱は１０ｍＷになる。そして、帰
還抵抗Ｒｆから外部への熱抵抗を５０℃／Ｗとすると、
Δｔ＝０．５℃になり、５０ｐｐｍ程度の誤差になって
しまう。
００ｐｐｍ／℃として自己発熱の影響を推定する。帰還
抵抗Ｒｆの抵抗値を１０ｋΩ、ＶＯＵＴを１０Ｖとする
と、帰還抵抗Ｒｆの発熱は１０ｍＷになる。そして、帰
還抵抗Ｒｆから外部への熱抵抗を５０℃／Ｗとすると、
Δｔ＝０．５℃になり、５０ｐｐｍ程度の誤差になって
しまう。
【０００７】モノリシック構成の場合、各抵抗での相対
温度係数は小さくなるが、絶対温度係数は相対温度係数
に比べて大きい。従って、全体の精度を上げる場合、相
対温度係数に加え、絶対温度係数も小さくする必要があ
る。
温度係数は小さくなるが、絶対温度係数は相対温度係数
に比べて大きい。従って、全体の精度を上げる場合、相
対温度係数に加え、絶対温度係数も小さくする必要があ
る。
【０００８】また、抵抗Ｒｆとパッケージ外部との熱抵
抗による時定数は長いため、上記現象に伴う出力電圧の
整定に時間がかかってしまうという問題もある。本発明
は、このような従来の問題点に鑑みてなされたものであ
り、その目的は、絶対温度係数の影響が軽減でき、出力
電圧の整定時間が短縮できるラダー形ＤＡコンバータを
提供することにある。
抗による時定数は長いため、上記現象に伴う出力電圧の
整定に時間がかかってしまうという問題もある。本発明
は、このような従来の問題点に鑑みてなされたものであ
り、その目的は、絶対温度係数の影響が軽減でき、出力
電圧の整定時間が短縮できるラダー形ＤＡコンバータを
提供することにある。
【０００９】
【課題を解決するための手段】本発明に係るラダー形Ｄ
Ａコンバータは、ラダー抵抗回路網と電流加算演算増幅
器用の帰還抵抗が１チップ化されたラダー形ＤＡコンバ
ータにおいて、前記帰還抵抗の近傍に帰還抵抗と熱的に
結合された温度制御用抵抗を設けたことを特徴とするも
のである。
Ａコンバータは、ラダー抵抗回路網と電流加算演算増幅
器用の帰還抵抗が１チップ化されたラダー形ＤＡコンバ
ータにおいて、前記帰還抵抗の近傍に帰還抵抗と熱的に
結合された温度制御用抵抗を設けたことを特徴とするも
のである。
【００１０】
【作用】温度制御用抵抗は、絶対温度係数が出力精度に
影響する帰還抵抗近傍での発熱が一定になるように制御
する。
影響する帰還抵抗近傍での発熱が一定になるように制御
する。
【００１１】これにより、絶対温度係数の影響を軽減で
き、出力電圧の整定時間が短縮できる。
き、出力電圧の整定時間が短縮できる。
【００１２】
【実施例】以下、図面を参照して、本発明の実施例を詳
細に説明する。図１は本発明の一実施例の要部接続図で
あり、図３と共通する部分には同一の符号を付けてそれ
らの再説明は省略する。図１では、図３の帰還抵抗Ｒｆ
の近傍に、帰還抵抗Ｒｆと熱的に結合された状態で温度
制御用抵抗Ｒｃも１チップ化されている。該温度制御用
抵抗Ｒｃには出力電圧に対応した信号が印加され、帰還
抵抗Ｒｆの近傍での発熱が一定になるように制御され
る。
細に説明する。図１は本発明の一実施例の要部接続図で
あり、図３と共通する部分には同一の符号を付けてそれ
らの再説明は省略する。図１では、図３の帰還抵抗Ｒｆ
の近傍に、帰還抵抗Ｒｆと熱的に結合された状態で温度
制御用抵抗Ｒｃも１チップ化されている。該温度制御用
抵抗Ｒｃには出力電圧に対応した信号が印加され、帰還
抵抗Ｒｆの近傍での発熱が一定になるように制御され
る。
【００１３】図２は図１の１チップ化された抵抗回路網
を用いたラダー形ＤＡコンバータの具体例の接続図であ
る。演算増幅器Ａ２及び乗算器Ａ３は温度制御用抵抗Ｒ
ｃの発熱量を制御する制御回路を構成している。乗算器
Ａ３は３つの入力端子ａ，ｂ，ｃと１個の出力端子ｄを
備えていて、入力端子ａには抵抗Ｒを介して出力電圧Ｖ
ＯＵＴが入力されるとともに抵抗Ｒを介して基準電圧Ｖ
ＲＥＦが入力され、入力端子ｂには抵抗Ｒを介して出力
電圧ＶＯＵＴが入力されるとともに抵抗Ｒを介して基準
電圧−ＶＲＥＦが入力され、入力端子ｃには抵抗Ｒを介
して演算増幅器Ａ２の出力電圧Ｖｃが入力され、出力端
子ｄは演算増幅器Ａ２の反転入力端子に接続されてい
る。演算増幅器Ａ２の非反転入力端子はアースに接続さ
れ、演算増幅器Ａ２の反転入力端子と出力端子間には抵
抗Ｒが接続され、演算増幅器Ａ２の出力端子は温度制御
用抵抗Ｒｃの一端に接続されている。温度制御用抵抗Ｒ
ｃの他端はアースに接続されている。
を用いたラダー形ＤＡコンバータの具体例の接続図であ
る。演算増幅器Ａ２及び乗算器Ａ３は温度制御用抵抗Ｒ
ｃの発熱量を制御する制御回路を構成している。乗算器
Ａ３は３つの入力端子ａ，ｂ，ｃと１個の出力端子ｄを
備えていて、入力端子ａには抵抗Ｒを介して出力電圧Ｖ
ＯＵＴが入力されるとともに抵抗Ｒを介して基準電圧Ｖ
ＲＥＦが入力され、入力端子ｂには抵抗Ｒを介して出力
電圧ＶＯＵＴが入力されるとともに抵抗Ｒを介して基準
電圧−ＶＲＥＦが入力され、入力端子ｃには抵抗Ｒを介
して演算増幅器Ａ２の出力電圧Ｖｃが入力され、出力端
子ｄは演算増幅器Ａ２の反転入力端子に接続されてい
る。演算増幅器Ａ２の非反転入力端子はアースに接続さ
れ、演算増幅器Ａ２の反転入力端子と出力端子間には抵
抗Ｒが接続され、演算増幅器Ａ２の出力端子は温度制御
用抵抗Ｒｃの一端に接続されている。温度制御用抵抗Ｒ
ｃの他端はアースに接続されている。
【００１４】帰還抵抗Ｒｆでの発熱をＰｆとすると、 Ｐｆ＝ＶＯＵＴ ２／Ｒｆ…(1) になる。
【００１５】帰還抵抗Ｒｆ及び温度制御用抵抗Ｒｃでの
発熱をＰｋとおき、仮にここでの発熱を次式で表すとす
る。 Ｐｋ＝ＶＲＥＦ ２／Ｒｆ…(2) このとき、温度制御用抵抗Ｒｃでの発熱Ｐｃが以下のよ
うになるように演算増幅器Ａ２の出力電圧Ｖｃを制御す
ればよい。
発熱をＰｋとおき、仮にここでの発熱を次式で表すとす
る。 Ｐｋ＝ＶＲＥＦ ２／Ｒｆ…(2) このとき、温度制御用抵抗Ｒｃでの発熱Ｐｃが以下のよ
うになるように演算増幅器Ａ２の出力電圧Ｖｃを制御す
ればよい。
【００１６】Ｐｃ＝Ｐｋ−Ｐｆ…(3) Ｖｃ２／Ｒｃ＝（ＶＲＥＦ ２／Ｒｆ）−（ＶＯＵＴ ２／Ｒｆ）…(4) ここで、Ｒｃ＝Ｒｆなら、 Ｖｃ２＝ＶＲＥＦ ２−ＶＯＵＴ ２…(4)´ 一方、乗算器Ａ３は、Ｉ３＝Ｉ１×Ｉ２／Ｉ４で表され
る伝達関数を持っている。そして、これら各電流は以下
のように表される。
る伝達関数を持っている。そして、これら各電流は以下
のように表される。
【００１７】 Ｉ１＝（ＶＯＵＴ／Ｒ）＋（ＶＲＥＦ／Ｒ）…(5) Ｉ２＝（ＶＯＵＴ／Ｒ）−（ＶＲＥＦ／Ｒ）…(6) Ｉ４＝Ｖｃ／Ｒ…(7) Ｉ３＝｛（ＶＯＵＴ＋ＶＲＥＦ）／Ｒ｝×｛（ＶＯＵＴ−ＶＲＥＦ）／Ｒ｝× ×（Ｒ／Ｖｃ）…(8) Ｖｃ＝−ＲＩ３…(9) (8) 式と(9) 式を整理すると、 −Ｖｃ＝（ＶＯＵＴ＋ＶＲＥＦ）×（ＶＯＵＴ−ＶＲＥＦ）／Ｖｃ…(10) になる。この(10)式は、帰還抵抗Ｒｆ及び温度制御用抵
抗Ｒｃ近傍での発熱を一定にする条件を表す(4) 式と等
しくなる。
抗Ｒｃ近傍での発熱を一定にする条件を表す(4) 式と等
しくなる。
【００１８】これらから明らかなように、図２の回路構
成によれば、帰還抵抗Ｒｆの自己発熱によるドリフトの
影響を軽減でき、出力電圧の整定時間が短縮できる。な
お、(5) 式及び(6) 式が以下のようになるように構成し
てもＶｃの極性が異なるのみでＰｃは同一になり、同様
の効果が得られる。
成によれば、帰還抵抗Ｒｆの自己発熱によるドリフトの
影響を軽減でき、出力電圧の整定時間が短縮できる。な
お、(5) 式及び(6) 式が以下のようになるように構成し
てもＶｃの極性が異なるのみでＰｃは同一になり、同様
の効果が得られる。
【００１９】 Ｉ１＝−（ＶＯＵＴ／Ｒ）＋（ＶＲＥＦ／Ｒ）…(5)´ Ｉ２＝（ＶＯＵＴ／Ｒ）＋（ＶＲＥＦ／Ｒ）…(6)´ また、信号変化に比べて熱時定数は大きいので、演算増
幅器Ａ２及び乗算器Ａ３は比較的低速なデバイスでよ
く、安価に構成できる。
幅器Ａ２及び乗算器Ａ３は比較的低速なデバイスでよ
く、安価に構成できる。
【００２０】
【発明の効果】以上説明した本発明によれば、ラダー抵
抗回路網と同一のチップ上に抵抗を１本追加するだけで
ラダー抵抗回路網の絶対温度係数を小さくする必要はな
く、安価かつ低速なデバイスよりなる付加回路と組み合
わせることによって、高精度で出力電圧の整定時間が短
いラダー形ＤＡコンバータが提供できる。
抗回路網と同一のチップ上に抵抗を１本追加するだけで
ラダー抵抗回路網の絶対温度係数を小さくする必要はな
く、安価かつ低速なデバイスよりなる付加回路と組み合
わせることによって、高精度で出力電圧の整定時間が短
いラダー形ＤＡコンバータが提供できる。
【図１】本発明の一実施例の要部接続図である。
【図２】図１の１チップ化された抵抗回路網を用いたラ
ダー形ＤＡコンバータの具体例の接続図である。
ダー形ＤＡコンバータの具体例の接続図である。
【図３】従来のラダー形ＤＡコンバータの一例を示す接
続図である。
続図である。
ＴＲＥＦ 基準電圧入力端子 Ｔ−１〜Ｔ−Ｎ ディジタル信号入力端子 ＴＯＵＴ 出力端子 ＲＡ，ＲＢ ラダー抵抗 Ｒｆ 帰還抵抗 Ｒｃ 温度制御用抵抗 Ｒ 抵抗 Ｓ１〜ＳＮ 切換スイッチ Ａ１，Ａ２ 演算増幅器 Ａ３ 乗算器
Claims (1)
- 【請求項１】 ラダー抵抗回路網と電流加算演算増幅器
用の帰還抵抗が１チップ化されたラダー形ＤＡコンバー
タにおいて、 前記帰還抵抗の近傍に帰還抵抗と熱的に結合された温度
制御用抵抗を設けたことを特徴とするラダー形ＤＡコン
バータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6492092A JPH05268094A (ja) | 1992-03-23 | 1992-03-23 | ラダー形ｄａコンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6492092A JPH05268094A (ja) | 1992-03-23 | 1992-03-23 | ラダー形ｄａコンバータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05268094A true JPH05268094A (ja) | 1993-10-15 |
Family
ID=13271968
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6492092A Pending JPH05268094A (ja) | 1992-03-23 | 1992-03-23 | ラダー形ｄａコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05268094A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9553603B2 (en) | 2015-03-30 | 2017-01-24 | Lapis Semiconductor Co., Ltd. | R-2R ladder resistor circuit, ladder resistor type D/A conversion circuit, and semiconductor device |
-
1992
- 1992-03-23 JP JP6492092A patent/JPH05268094A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9553603B2 (en) | 2015-03-30 | 2017-01-24 | Lapis Semiconductor Co., Ltd. | R-2R ladder resistor circuit, ladder resistor type D/A conversion circuit, and semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4301600B2 (ja) | 再構築フィルタ | |
| JPH0262123A (ja) | 直並列型ａ／ｄ変換器 | |
| RU2028630C1 (ru) | Преобразователь изменения сопротивления в напряжение | |
| CN213817737U (zh) | 一种倒t形电阻网络d/a转换器电路 | |
| US7362253B2 (en) | Introduction to R2RC D/A converter | |
| US4494107A (en) | Digital to analog converter | |
| US3810157A (en) | Bipolar digital-to-analog converter | |
| JPS5926070B2 (ja) | 対数変換器 | |
| US20210203339A1 (en) | Multiplying digital-to-analog converter (mdac) with nonlinear calibration | |
| JP2576222B2 (ja) | ディジタルーアナログ変換器 | |
| SU1372341A1 (ru) | Блок кодоуправл емой проводимости | |
| SU1424032A1 (ru) | Блок кодоуправл емой проводимости | |
| WO1990016114A1 (en) | Digital to analog converters | |
| SU1451833A1 (ru) | Преобразователь напр жение-ток | |
| JP2906280B2 (ja) | Ｄ／ａ変換器 | |
| SU1316009A1 (ru) | Логарифмический преобразователь | |
| RU1817244C (ru) | Цифроаналоговый преобразователь | |
| JPS60263525A (ja) | デイジタルアナログ変換装置 | |
| JP3065965B2 (ja) | 抵抗可変回路 | |
| JPH0833787B2 (ja) | 電圧基準回路 | |
| JPH0427218Y2 (ja) | ||
| JPH05122080A (ja) | デイジタル−アナログ変換器 | |
| JPH0753314Y2 (ja) | 高速アナログ／デジタル変換回路 | |
| SU1619315A1 (ru) | Блок кодоуправл емой индуктивности | |
| JPS62183224A (ja) | Ｄ／ａコンバ−タ |