JPH0262123A - 直並列型ａ／ｄ変換器 - Google Patents
直並列型ａ／ｄ変換器Info
- Publication number
- JPH0262123A JPH0262123A JP63213976A JP21397688A JPH0262123A JP H0262123 A JPH0262123 A JP H0262123A JP 63213976 A JP63213976 A JP 63213976A JP 21397688 A JP21397688 A JP 21397688A JP H0262123 A JPH0262123 A JP H0262123A
- Authority
- JP
- Japan
- Prior art keywords
- reference resistor
- comparator
- current
- current source
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
- H03M1/069—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy by range overlap between successive stages or steps
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
- H03M1/145—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit the steps being performed sequentially in series-connected stages
- H03M1/146—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit the steps being performed sequentially in series-connected stages all stages being simultaneous converters
- H03M1/147—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit the steps being performed sequentially in series-connected stages all stages being simultaneous converters at least two of which share a common reference generator
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はアナログ信号をデジタル信号に変換する直並列
型Ａ／Ｄ変換器に関するものである。
型Ａ／Ｄ変換器に関するものである。
従来の技術
従来の直並列型Ａ／Ｄ変換器の構成概略図を第２図に示
す。初めに標本化された入力信号１が上位Ａ／Ｄ変換ブ
ロック２０によりＡ／Ｄ変換されて上位ビットの変換出
力となる。この変換出力は内部のＤ／Ａ変換ブロック２
１によりアナログ電圧に戻される。つぎに引算器２２に
より入力信号１と戻されたアナログ電圧の電圧差を発生
させる。そこでこの電圧差を再び下位Ａ／Ｄ変換ブロッ
ク２３によりＡ／Ｄ変換し下位ビットの変換出力を発生
させる。最後に論理回路２４において上位ビットの変換
出力と論理合成されて最終変換出力２５を得る。
す。初めに標本化された入力信号１が上位Ａ／Ｄ変換ブ
ロック２０によりＡ／Ｄ変換されて上位ビットの変換出
力となる。この変換出力は内部のＤ／Ａ変換ブロック２
１によりアナログ電圧に戻される。つぎに引算器２２に
より入力信号１と戻されたアナログ電圧の電圧差を発生
させる。そこでこの電圧差を再び下位Ａ／Ｄ変換ブロッ
ク２３によりＡ／Ｄ変換し下位ビットの変換出力を発生
させる。最後に論理回路２４において上位ビットの変換
出力と論理合成されて最終変換出力２５を得る。
このような直並列型Ａ／Ｄ変換器は従来良く用いられて
きた並列型Ａ／Ｄ変換器に比べて回路規模が極めて小さ
（なるという利点がある。例えば分解能１０ビツトの構
成において、比較器の数が１６分の１と極めて小さく、
大幅な低消費電力化と低チップサイズ化を図ることがで
きる。
きた並列型Ａ／Ｄ変換器に比べて回路規模が極めて小さ
（なるという利点がある。例えば分解能１０ビツトの構
成において、比較器の数が１６分の１と極めて小さく、
大幅な低消費電力化と低チップサイズ化を図ることがで
きる。
発明が解決しようとする課題
しかしながらこのような従来のＡ／Ｄ変換器に於てはり
１算器２２の利得やオフセット電圧を下位Ａ／Ｄ変換変
換ブタツクのフルスケール電圧やオフセット電圧と正確
に合わせ込む必要があることや、同様に内部のＤ／Ａ変
換ブロック２１のフルスケール電圧やオフセット電圧と
上位Ａ／Ｄ変換ブロック２０のフルスケール電圧やオフ
セット電圧と合わせ込む必要があるため調整箇所が多く
、変換精度の安定性を欠いており、特にメモリシックＩ
Ｃ化が困難である。さらには引算器として演算増幅器を
用いるため引算器の出力のセットリング時間が永く、高
速高精度変換を困難にしていた。
１算器２２の利得やオフセット電圧を下位Ａ／Ｄ変換変
換ブタツクのフルスケール電圧やオフセット電圧と正確
に合わせ込む必要があることや、同様に内部のＤ／Ａ変
換ブロック２１のフルスケール電圧やオフセット電圧と
上位Ａ／Ｄ変換ブロック２０のフルスケール電圧やオフ
セット電圧と合わせ込む必要があるため調整箇所が多く
、変換精度の安定性を欠いており、特にメモリシックＩ
Ｃ化が困難である。さらには引算器として演算増幅器を
用いるため引算器の出力のセットリング時間が永く、高
速高精度変換を困難にしていた。
本発明はかかる問題点に鑑みてなされたもので、簡単な
構成でモノリシックＩｃ化に適した高速高精度の直並列
型Ａ／Ｄ変換器を提供することを目的としている。
構成でモノリシックＩｃ化に適した高速高精度の直並列
型Ａ／Ｄ変換器を提供することを目的としている。
課題を解決するための手段
本発明は、縦続接続された抵抗から構成される第１の基
準抵抗と、一方の入力端に入力信号が印加され、他方の
入力端にこの第１の基準抵抗の分圧電圧が印加される第
１の比較器列と、この第１の比較器列の出力、もしくは
制御信号により第１の基準抵抗を流れる電流値を制御す
る第１の電流源と、一方の接続端を第１の基準抵抗に接
続し、他方の接続端を第２の電流源に接続した、縦続に
接続された抵抗から構成される第２の基準抵抗と、一方
の入力端に入力信号が印加され、他方の入力端にこの第
２の基準抵抗の分圧電圧が印加される第２の比較器列と
からなり、第１段階で、ＩＩＩ御信号により第１の電流
源のフルスケール電流を発生し、この時の第１の比較器
列の出力状態により上位ビットの変換値を得、第２段階
で、第１の電流源の電流値を第１段階での第１の比較器
列の出力値に応じて変化させ、このときの第２の比較器
列の出力状態により下位ビットの変換値を得る直並列型
Ａ／Ｄ変換器である。
準抵抗と、一方の入力端に入力信号が印加され、他方の
入力端にこの第１の基準抵抗の分圧電圧が印加される第
１の比較器列と、この第１の比較器列の出力、もしくは
制御信号により第１の基準抵抗を流れる電流値を制御す
る第１の電流源と、一方の接続端を第１の基準抵抗に接
続し、他方の接続端を第２の電流源に接続した、縦続に
接続された抵抗から構成される第２の基準抵抗と、一方
の入力端に入力信号が印加され、他方の入力端にこの第
２の基準抵抗の分圧電圧が印加される第２の比較器列と
からなり、第１段階で、ＩＩＩ御信号により第１の電流
源のフルスケール電流を発生し、この時の第１の比較器
列の出力状態により上位ビットの変換値を得、第２段階
で、第１の電流源の電流値を第１段階での第１の比較器
列の出力値に応じて変化させ、このときの第２の比較器
列の出力状態により下位ビットの変換値を得る直並列型
Ａ／Ｄ変換器である。
作 用
第−段階で、制御信号により第１の電流源のフルスケー
ル電流が第１の基準抵抗を流れるようになるので第１の
基準抵抗にはフルスケールの基準電圧が発生する。この
ため第１の比較器列の変換出力は上位ビットの変換出力
となる。第２段階では第１の電流源の電流値を第１段階
での交換出力に応じて制御する。第２の基準抵抗の一方
の接続端は第１の基準抵抗−に接続され、他方の接続端
は第２の電流源に接続しているため第２の比較器列の基
準電圧のフルスケール電圧は一定でかっその上端の電圧
が、入力信号電圧に応じて変化する。
ル電流が第１の基準抵抗を流れるようになるので第１の
基準抵抗にはフルスケールの基準電圧が発生する。この
ため第１の比較器列の変換出力は上位ビットの変換出力
となる。第２段階では第１の電流源の電流値を第１段階
での交換出力に応じて制御する。第２の基準抵抗の一方
の接続端は第１の基準抵抗−に接続され、他方の接続端
は第２の電流源に接続しているため第２の比較器列の基
準電圧のフルスケール電圧は一定でかっその上端の電圧
が、入力信号電圧に応じて変化する。
このように第２の比較器列はその参照電圧を入力電圧に
応じて適切なレベルに設定できるため従来例のような引
算器が無くとも正確な下位ビットの変換出力を発生する
ことができる。
応じて適切なレベルに設定できるため従来例のような引
算器が無くとも正確な下位ビットの変換出力を発生する
ことができる。
また本発明では第１の基準抵抗と第２の基準抵抗を全く
同等なプロセスにおいて同等な大きさで形成することが
でき、第１の電流源を第２の電流源を全く同等なプロセ
スにおいて整数倍を保ってかなりの精度で作ることがで
きる。このため無調整で高精度かつ高速な直並列型Ａ／
Ｄ変換器を実現できる。
同等なプロセスにおいて同等な大きさで形成することが
でき、第１の電流源を第２の電流源を全く同等なプロセ
スにおいて整数倍を保ってかなりの精度で作ることがで
きる。このため無調整で高精度かつ高速な直並列型Ａ／
Ｄ変換器を実現できる。
実 施 例
本発明の１実施例における直並列型Ａ／Ｄ変換器の回路
図を第１図に示す。この実施例ではＡ／Ｄ変換器の分解
能は６ビツトとしている。標本化された入力信号１は第
１の比較器列を構成する比較器３ａ〜３ｇの一方の入力
端および第２の比較器列を構成する比較器５ａ〜５ｇの
一方の入力端に接続されている。第１の基準抵抗を構成
する抵抗２ａ〜２ｈは縦続に接続され、その一方の端子
は接地されており、他方の接続端は第１の電流源を構成
する電流源７ａ〜７ｇの電流が流れるようになっている
。第２の基準抵抗は縦続に接続された抵抗４ａ〜４ｈに
より構成されその一方の端子は、第１の基準抵抗と第１
の電流源の接続端に接続されており、他方の端子は第２
の電流源８に接続されている。また第１の比較器列を構
成する比較器３ａ〜３ｇ、第２の比較器列を構成する比
較器５ａ〜５ｇの他方の入力端は第１の基準抵抗を構成
する抵抗２ａ〜２ｈの縦続接続点、第２の基準抵抗を構
成する抵抗３ａ〜３ｈの縦続接続点にそれぞれ接続され
ている。第１の比較器列を構成する比較器３ａ〜３ｇの
それぞれの比較出力は論理回路６８〜６ｇにより制御信
号８との論理和か取られ、この論理出力が第１の電流源
を構成する電流源７ａ〜７ｇの電流が第１の基準抵抗を
流れるか否かを制御している。またこの論理出力は上位
ビットの出力回路１０ａに入力され、サーモメータコー
ドからバイナリ−コードに変換され出力端１１に上位ビ
ットの変換出力として現れる。同様に第２の比較器列を
構成する比較器５ａ〜５ｇの比較出力は下位ビットの出
力回路１０ｂに入力されサーモメータコードからバイナ
リ−コードに変換され出力端１１ｂに下位ビットの変換
出力として現れる。１３は電源である。
図を第１図に示す。この実施例ではＡ／Ｄ変換器の分解
能は６ビツトとしている。標本化された入力信号１は第
１の比較器列を構成する比較器３ａ〜３ｇの一方の入力
端および第２の比較器列を構成する比較器５ａ〜５ｇの
一方の入力端に接続されている。第１の基準抵抗を構成
する抵抗２ａ〜２ｈは縦続に接続され、その一方の端子
は接地されており、他方の接続端は第１の電流源を構成
する電流源７ａ〜７ｇの電流が流れるようになっている
。第２の基準抵抗は縦続に接続された抵抗４ａ〜４ｈに
より構成されその一方の端子は、第１の基準抵抗と第１
の電流源の接続端に接続されており、他方の端子は第２
の電流源８に接続されている。また第１の比較器列を構
成する比較器３ａ〜３ｇ、第２の比較器列を構成する比
較器５ａ〜５ｇの他方の入力端は第１の基準抵抗を構成
する抵抗２ａ〜２ｈの縦続接続点、第２の基準抵抗を構
成する抵抗３ａ〜３ｈの縦続接続点にそれぞれ接続され
ている。第１の比較器列を構成する比較器３ａ〜３ｇの
それぞれの比較出力は論理回路６８〜６ｇにより制御信
号８との論理和か取られ、この論理出力が第１の電流源
を構成する電流源７ａ〜７ｇの電流が第１の基準抵抗を
流れるか否かを制御している。またこの論理出力は上位
ビットの出力回路１０ａに入力され、サーモメータコー
ドからバイナリ−コードに変換され出力端１１に上位ビ
ットの変換出力として現れる。同様に第２の比較器列を
構成する比較器５ａ〜５ｇの比較出力は下位ビットの出
力回路１０ｂに入力されサーモメータコードからバイナ
リ−コードに変換され出力端１１ｂに下位ビットの変換
出力として現れる。１３は電源である。
次に動作を第３図の動作状態図も併せて用いて説明する
。
。
初めに前提条件として第１の基準抵抗を構成する抵抗２
ａ〜２ｈの抵抗値及び第２の基準抵抗を構成する抵抗４
ａ〜４ｈの抵抗値は全て同じ値Ｒ５第１の電流源を構成
する電流源７ａ〜７ｇ、第２の電流源８の電流値は全て
同じ値Ｉとする。
ａ〜２ｈの抵抗値及び第２の基準抵抗を構成する抵抗４
ａ〜４ｈの抵抗値は全て同じ値Ｒ５第１の電流源を構成
する電流源７ａ〜７ｇ、第２の電流源８の電流値は全て
同じ値Ｉとする。
第１段階として制御信号８がｒ ＨＪになると、第１の
電流源を構成する電流源７ａ〜７ｇは全て第１の基準抵
抗を流れる。第１の比較器列を構成する比較器３ａ〜３
ｇのそれぞれの参照電圧をＶ３〜Ｖ１、抵抗２ａと２ｂ
の接続点の電圧をＶ。で表し、第２の基準抵抗の両端の
電圧をｖｔｌ Ｖｂｂ、更にＡ／Ｄ変換のフルスケール
電圧をｖＩ（””ｂｂＶ）、以下ビット変換のフルスケ
ール電圧をＶＳ（＝Ｖ、、−Ｖ、）と表すと、これらの
電圧は次式で表される。
電流源を構成する電流源７ａ〜７ｇは全て第１の基準抵
抗を流れる。第１の比較器列を構成する比較器３ａ〜３
ｇのそれぞれの参照電圧をＶ３〜Ｖ１、抵抗２ａと２ｂ
の接続点の電圧をＶ。で表し、第２の基準抵抗の両端の
電圧をｖｔｌ Ｖｂｂ、更にＡ／Ｄ変換のフルスケール
電圧をｖＩ（””ｂｂＶ）、以下ビット変換のフルスケ
ール電圧をＶＳ（＝Ｖ、、−Ｖ、）と表すと、これらの
電圧は次式で表される。
Ｖ ＝８ＲＸ８１６４ＲＩ ・・
・・・−（１）Ｖｂｂ＝６４ＲＩ＋８Ｒ１＝７２ＲＩ
−−−−−−（２）Ｖ、＝６４Ｒ＋
−・−・・−（３）Ｖ ＝８ＲＩ
・・・・・・ （４）こ
れらの電圧関係を第３図に示す。第３図から分かるよう
に、上位ビットの変換時に於ては第１の比較器例を構成
する比較器３ａ〜３ｇのそれぞれの参照電圧ｖ２〜Ｖ、
はＡ／Ｄ変換器のフルスケール電圧ＶＩを８等分した電
圧になるので、この時の変換出力が上位ビットの変換値
を与える。例えば、ここで入力信号レベルが参照電圧Ｖ
、（−２４ＲＩ ）とＶ （＝３２ＲＩ）の間にある
と仮定すると、比較器３ａ、３ｂの比較出力は「１」、
その他の比較器の比較出力は「０」、なので、２進化し
て上位ビットの変換値は「０１０」となる。このとき第
１の比較器列の比較出力を保持しておく。次に第２段階
として制御信号８が「Ｉ７」になると、比較器３ａ、３
ｂの比較出力だけが「１」であるので第１の電流源を構
成する電流源７ａ〜７ｇのうち７ａと７ｂの電流だけが
第１の基準抵抗を流れる。このときの第２の基準抵抗の
両端の電圧ｖｔｌＶｂｂは次式で表される。
・・・−（１）Ｖｂｂ＝６４ＲＩ＋８Ｒ１＝７２ＲＩ
−−−−−−（２）Ｖ、＝６４Ｒ＋
−・−・・−（３）Ｖ ＝８ＲＩ
・・・・・・ （４）こ
れらの電圧関係を第３図に示す。第３図から分かるよう
に、上位ビットの変換時に於ては第１の比較器例を構成
する比較器３ａ〜３ｇのそれぞれの参照電圧ｖ２〜Ｖ、
はＡ／Ｄ変換器のフルスケール電圧ＶＩを８等分した電
圧になるので、この時の変換出力が上位ビットの変換値
を与える。例えば、ここで入力信号レベルが参照電圧Ｖ
、（−２４ＲＩ ）とＶ （＝３２ＲＩ）の間にある
と仮定すると、比較器３ａ、３ｂの比較出力は「１」、
その他の比較器の比較出力は「０」、なので、２進化し
て上位ビットの変換値は「０１０」となる。このとき第
１の比較器列の比較出力を保持しておく。次に第２段階
として制御信号８が「Ｉ７」になると、比較器３ａ、３
ｂの比較出力だけが「１」であるので第１の電流源を構
成する電流源７ａ〜７ｇのうち７ａと７ｂの電流だけが
第１の基準抵抗を流れる。このときの第２の基準抵抗の
両端の電圧ｖｔｌＶｂｂは次式で表される。
Ｖ ＝８ＲＸ３１＝２４ＲＩ ・・・・・・
（５〉ｖｂ、＝２４ＲＩ ＋８ＲＩ ＝３２ＲＩ ・
・−−−−（６）上式より第２の基準抵抗の両端の電圧
ｖ、。
（５〉ｖｂ、＝２４ＲＩ ＋８ＲＩ ＝３２ＲＩ ・
・−−−−（６）上式より第２の基準抵抗の両端の電圧
ｖ、。
Ｖｂｂは上位ビットの変換時における比較器３ａ。
３ｂの参照電圧Ｖ、及びＶｏと一致するので正確な下位
ビットの変換が可能になる。入力信号は第２の基準抵抗
の両端の電圧ｖｔ＋ｖｂｂの間に存在することになるの
で、第２の比較器列を構成する比較器５ａ〜５ｇにより
、より高精度な変換が行われ下位ビットの変換値が与え
られる。例えば第３図の例では下ビットの変換値は「０
１１」となり、上位ビットと下位ビットを合わせた最終
の変換値は「０１００１１」となる。以上本発明におい
ては従来例のような引算器が無くとも正確な下位ビット
の変換出力を得ることができる。また第１の基準抵抗と
第２の基準抵抗を全く同等なプロセスにおいて同等な大
きさで形成することかでき、第１の電流源と第２の電流
源を全（同等なプロセスにおいてかなりの精度で作るこ
とができる。このため無調整で高精度であり、しかも演
算増幅器を用いないため信号のセットリングが速く、高
速なＡ／Ｄ変換器を実現できる。さらには電流源７ａ〜
７ｇ、８は本来基準電圧を発生するために必要なものな
ので、従来の直並列型Ａ／Ｄ変換器のＤ／Ａ変換ブロッ
クのような新たな消費電力の増加を招（ことはないため
、直並列型Ａ／Ｄ変換器の低消費電力化に寄与する。
ビットの変換が可能になる。入力信号は第２の基準抵抗
の両端の電圧ｖｔ＋ｖｂｂの間に存在することになるの
で、第２の比較器列を構成する比較器５ａ〜５ｇにより
、より高精度な変換が行われ下位ビットの変換値が与え
られる。例えば第３図の例では下ビットの変換値は「０
１１」となり、上位ビットと下位ビットを合わせた最終
の変換値は「０１００１１」となる。以上本発明におい
ては従来例のような引算器が無くとも正確な下位ビット
の変換出力を得ることができる。また第１の基準抵抗と
第２の基準抵抗を全く同等なプロセスにおいて同等な大
きさで形成することかでき、第１の電流源と第２の電流
源を全（同等なプロセスにおいてかなりの精度で作るこ
とができる。このため無調整で高精度であり、しかも演
算増幅器を用いないため信号のセットリングが速く、高
速なＡ／Ｄ変換器を実現できる。さらには電流源７ａ〜
７ｇ、８は本来基準電圧を発生するために必要なものな
ので、従来の直並列型Ａ／Ｄ変換器のＤ／Ａ変換ブロッ
クのような新たな消費電力の増加を招（ことはないため
、直並列型Ａ／Ｄ変換器の低消費電力化に寄与する。
次に本発明の第２の実施例における直並列型Ａ／Ｄ変換
器の回路図を第４図に示す。標本化された入力信号１は
第１の比較器列を構成する比較器３ａ〜３ｇおよび第２
の比較器列を構成する比較器１５ａ〜１５ｉの一方の入
力端に接続されている。第１の基準抵抗を構成する抵抗
２ａ〜２ｈは縦統に接続され、その一方の端子は接地さ
れており、他方の接続端は第１の電流源を構成する電流
源７ｂ〜７ｇ、１６．１７の電流が流れるようになって
いる。第２の基準抵抗は縦続に接続された抵抗１４ａ〜
１４ｊにより構成されその一方の端子は第１の基準抵抗
と第１の電流源の接続端に接続されており、他方の端子
は第２の電流源８に接続されている。また第１の比較器
列を構成する比較器３ａ〜３ｇ、第２の比較器列を構成
する比較器１５ａ〜１５ｉの他方の入力端は第１の基準
抵抗を構成する抵抗２ａ〜２ｈの縦続接続点、第２の基
準抵抗を構成する抵抗１４ａ〜１４ｊの縦続接続点にそ
れぞれ接続されている。第１の比較器列を構成する比較
器３ａ〜３ｇのそれぞれの比較出力は論理回路６ａ〜６
ｇにより制御信号９との論理和か取られ、この論理出力
により第１の電流源を構成する電流源６ａ〜６ｇ、１６
．１７の電流源が第１の基準抵抗を流れるか否かを制御
する。またこの論理出力は上位ビットの出力論理回路１
８に入力されサーモメータコードからパイナノ−コード
に変換される。同様に第２の比較器列を構成する比較器
１５ａ〜１５ｉの比較出力は下位ビットの論理回路１９
に入力されサーモメータコードからバイナリ−コードに
変換されて出力端１１ｂに下位ビットの交換出力として
出力される。さらに、下位ビットの出力論理回路１．９
は同時に論理信号を上位ビットの出力論理回路１８に送
る。上位ビットの出力論理回路１８はこの論理信号と第
１の比較器列を構成する比較器３ａ〜３ｇのそれぞれの
比較出力もしくは、論理回路６ａ〜６ｇの論理出力間の
論理処理を行い、上位ビットの変換出力を上位ビットの
出力端１１ａに出力する。１３は電源である。
器の回路図を第４図に示す。標本化された入力信号１は
第１の比較器列を構成する比較器３ａ〜３ｇおよび第２
の比較器列を構成する比較器１５ａ〜１５ｉの一方の入
力端に接続されている。第１の基準抵抗を構成する抵抗
２ａ〜２ｈは縦統に接続され、その一方の端子は接地さ
れており、他方の接続端は第１の電流源を構成する電流
源７ｂ〜７ｇ、１６．１７の電流が流れるようになって
いる。第２の基準抵抗は縦続に接続された抵抗１４ａ〜
１４ｊにより構成されその一方の端子は第１の基準抵抗
と第１の電流源の接続端に接続されており、他方の端子
は第２の電流源８に接続されている。また第１の比較器
列を構成する比較器３ａ〜３ｇ、第２の比較器列を構成
する比較器１５ａ〜１５ｉの他方の入力端は第１の基準
抵抗を構成する抵抗２ａ〜２ｈの縦続接続点、第２の基
準抵抗を構成する抵抗１４ａ〜１４ｊの縦続接続点にそ
れぞれ接続されている。第１の比較器列を構成する比較
器３ａ〜３ｇのそれぞれの比較出力は論理回路６ａ〜６
ｇにより制御信号９との論理和か取られ、この論理出力
により第１の電流源を構成する電流源６ａ〜６ｇ、１６
．１７の電流源が第１の基準抵抗を流れるか否かを制御
する。またこの論理出力は上位ビットの出力論理回路１
８に入力されサーモメータコードからパイナノ−コード
に変換される。同様に第２の比較器列を構成する比較器
１５ａ〜１５ｉの比較出力は下位ビットの論理回路１９
に入力されサーモメータコードからバイナリ−コードに
変換されて出力端１１ｂに下位ビットの交換出力として
出力される。さらに、下位ビットの出力論理回路１．９
は同時に論理信号を上位ビットの出力論理回路１８に送
る。上位ビットの出力論理回路１８はこの論理信号と第
１の比較器列を構成する比較器３ａ〜３ｇのそれぞれの
比較出力もしくは、論理回路６ａ〜６ｇの論理出力間の
論理処理を行い、上位ビットの変換出力を上位ビットの
出力端１１ａに出力する。１３は電源である。
ところで、本発明の第２の実施例の蜂大の目的は標本化
された入力信号１のセットリング特性から生じる精度劣
化を防止し高速変換を実現することである。
された入力信号１のセットリング特性から生じる精度劣
化を防止し高速変換を実現することである。
木筆２の実施例の動作を説明する前に標本化された入力
信号１のセットリング特性から生じる精度劣化について
説明する。
信号１のセットリング特性から生じる精度劣化について
説明する。
第５図は本発明における上位ビットの交換時と下位ビッ
トの変換時における入力信号と変換器の参照電圧の関係
を示している。
トの変換時における入力信号と変換器の参照電圧の関係
を示している。
変換精度で問題になるのは上位ビットの変換時に第１の
比較器列の比較器のそれぞれの参照電圧と入力信号電圧
が近接しているときで、第５図の信号Ａ、倍信号の場合
である。つまり上位ビットの変換時に参照電圧Ｖ、とｖ
ｃの間に信号Ａ、倍信号の電圧レベルがあったとする。
比較器列の比較器のそれぞれの参照電圧と入力信号電圧
が近接しているときで、第５図の信号Ａ、倍信号の場合
である。つまり上位ビットの変換時に参照電圧Ｖ、とｖ
ｃの間に信号Ａ、倍信号の電圧レベルがあったとする。
このような場合下位ビットの変換時の第２の基準抵抗の
上端の電圧Ｖと下端のＶｂｂはそれぞれ上位ビットの変
換を 時に参照電圧Ｖ、、Ｖｃとそれぞれ等しくなる様に設定
される。このような状態で信号Ａの電圧レベルが参照電
圧Ｖ９と近接していると信号のセットリング特性によっ
ては、下位ビットの変換時に参照電圧の上端の電圧Ｖ、
よりも電圧が高くなり、下位ビットの参照電圧範囲を逸
脱し、変換誤差を生じる。信号Ｂの場合も同様である。
上端の電圧Ｖと下端のＶｂｂはそれぞれ上位ビットの変
換を 時に参照電圧Ｖ、、Ｖｃとそれぞれ等しくなる様に設定
される。このような状態で信号Ａの電圧レベルが参照電
圧Ｖ９と近接していると信号のセットリング特性によっ
ては、下位ビットの変換時に参照電圧の上端の電圧Ｖ、
よりも電圧が高くなり、下位ビットの参照電圧範囲を逸
脱し、変換誤差を生じる。信号Ｂの場合も同様である。
この変換誤差を少なくするためには信号の標本化と上位
ビットの変換の時間差を永く取り信号が十分な精度でセ
ットリングしてから上位ビットの変換をすればよいが、
この場合変換速度が遅くなる。本発明の第２の実施例は
かかる点の改良を目的としたもので、下位ビットの参照
電圧範囲を上位ビットの最小参照電圧範囲よりも大きく
し、しかも下位ビットの参照電圧範囲は上位ビットの最
小参照電圧範囲を包含することでより高速で高精度な変
換を可能にしている。このため、第２の実施例が第１の
実施例と違う点は、下位ビットの参照電圧範囲を上位ビ
ットの最小参照電圧範囲よりも大きくするために第２の
比較器列を構成する比較器の数及び第２の基準抵抗を構
成する抵抗の数を増やしたことと、下位ビットの参照電
圧範囲を上位ビットの最小参照電圧範囲を包含するよう
にするため第１の比較器列を構成する比較器３ａ〜３ｇ
のうち再下端にある比較器３ａの比較出力により制御さ
れる電流源１６を他の電流源７ｂ〜７ｇ、８の電流値の
（１−１／Ｍ）倍（第４図においてはＭ＝８）し、さら
に制御信号９だけにより制御される電流源７ｂ〜７ｇ、
８の電流値の（１／Ｍ）倍の電流源を設けたことである
。
ビットの変換の時間差を永く取り信号が十分な精度でセ
ットリングしてから上位ビットの変換をすればよいが、
この場合変換速度が遅くなる。本発明の第２の実施例は
かかる点の改良を目的としたもので、下位ビットの参照
電圧範囲を上位ビットの最小参照電圧範囲よりも大きく
し、しかも下位ビットの参照電圧範囲は上位ビットの最
小参照電圧範囲を包含することでより高速で高精度な変
換を可能にしている。このため、第２の実施例が第１の
実施例と違う点は、下位ビットの参照電圧範囲を上位ビ
ットの最小参照電圧範囲よりも大きくするために第２の
比較器列を構成する比較器の数及び第２の基準抵抗を構
成する抵抗の数を増やしたことと、下位ビットの参照電
圧範囲を上位ビットの最小参照電圧範囲を包含するよう
にするため第１の比較器列を構成する比較器３ａ〜３ｇ
のうち再下端にある比較器３ａの比較出力により制御さ
れる電流源１６を他の電流源７ｂ〜７ｇ、８の電流値の
（１−１／Ｍ）倍（第４図においてはＭ＝８）し、さら
に制御信号９だけにより制御される電流源７ｂ〜７ｇ、
８の電流値の（１／Ｍ）倍の電流源を設けたことである
。
本発明の第２の実施例の動作を第６図の動作状態図も併
せて用いて説明する。
せて用いて説明する。
初めに制御信号８がｒＨ」になると全ての電流源７ｂ〜
７ｇ、８，１６．１７の電流は第１の基準抵抗を流れる
。この時の電流Ｉｔは第７式から明らかなように第１の
実施例のときと変わらない。
７ｇ、８，１６．１７の電流は第１の基準抵抗を流れる
。この時の電流Ｉｔは第７式から明らかなように第１の
実施例のときと変わらない。
Ｉ、＝７１ ＋ （１＋ １／Ｍ） Ｉ ＋ Ｉ／Ｍ
＝８１・・・・・・（７） このため上位ビットの変換における第１の変換器列を構
成する比較器３ａ〜３ｇのそれぞれの参照電圧Ｖ８〜Ｖ
□は第１の実施例と変わらず、第１の実施例と全く同様
な動作を行う。
＝８１・・・・・・（７） このため上位ビットの変換における第１の変換器列を構
成する比較器３ａ〜３ｇのそれぞれの参照電圧Ｖ８〜Ｖ
□は第１の実施例と変わらず、第１の実施例と全く同様
な動作を行う。
次に第２段階として制御信号８が「Ｌ」になると、比較
器３ａ〜３ｇの比較出力状態に応じて第１の電流源を構
成する電流源７ｂ〜７ｇ、１６の電流が選択されて第１
の基準抵抗を流れる。この場合入力信号レベルに応じて
比較器３ａから順にその比較出力がｒＨ，になるのでこ
の時のｒＨ。
器３ａ〜３ｇの比較出力状態に応じて第１の電流源を構
成する電流源７ｂ〜７ｇ、１６の電流が選択されて第１
の基準抵抗を流れる。この場合入力信号レベルに応じて
比較器３ａから順にその比較出力がｒＨ，になるのでこ
の時のｒＨ。
の数をＪとすると、第２の基準抵抗の両端の電圧Ｖｔ”
ｂｂは次式で表される。
ｂｂは次式で表される。
Ｖｔ＝８ＲＩＸ ＋ （１−１／８）＋Ｊｌ＝８ＲＩ
（Ｊ＋１）−Ｒ１： Ｊ≧１（８Ａ） Ｖｔ＝８ＲＩ ： Ｊ＝１ −・−・−・ （
８，８）Ｖ、、＝ Ｖ、＋ １０ Ｒ１ ＝８ＲＩ （Ｊ＋２＞＋ＲＩ：Ｊ≧１・・・・・・
（９Ａ） Ｖ、、＝ （８Ｘ２） ＲＩ ： Ｊ ＝Ｏ・・・・
・・ （９Ｂ）それゆえ上位ビットの最小参照電圧範囲
をＶｌ、下位ビットの参照電圧範囲をＶ ２とするとこ
れは、 Ｖ、ｓｌ ＝ ８ ＲＩ ・−・−・（１０）ＶＳ
２ ＝ １０ ＲＩ ・−・・−・（１１）で与えら
れる。
（Ｊ＋１）−Ｒ１： Ｊ≧１（８Ａ） Ｖｔ＝８ＲＩ ： Ｊ＝１ −・−・−・ （
８，８）Ｖ、、＝ Ｖ、＋ １０ Ｒ１ ＝８ＲＩ （Ｊ＋２＞＋ＲＩ：Ｊ≧１・・・・・・
（９Ａ） Ｖ、、＝ （８Ｘ２） ＲＩ ： Ｊ ＝Ｏ・・・・
・・ （９Ｂ）それゆえ上位ビットの最小参照電圧範囲
をＶｌ、下位ビットの参照電圧範囲をＶ ２とするとこ
れは、 Ｖ、ｓｌ ＝ ８ ＲＩ ・−・−・（１０）ＶＳ
２ ＝ １０ ＲＩ ・−・・−・（１１）で与えら
れる。
上式より下位ビットの参照電圧範囲は上位ビットの最小
参照電圧範囲を包含し、Ｊ≧１の状態で第２の基準抵抗
の上端、下端でそれぞれ下位ビットの最小単位電圧Ｒ１
たけ電圧範囲を広げるように億征されている。
参照電圧範囲を包含し、Ｊ≧１の状態で第２の基準抵抗
の上端、下端でそれぞれ下位ビットの最小単位電圧Ｒ１
たけ電圧範囲を広げるように億征されている。
Ｊ＝Ｏの場合は第２の基準抵抗の上端は上位ビットの参
照電圧に対し下位ビットの参照電圧範囲を広げるように
はなっていないが、この上端の参照電圧は上位下位を含
めた全体のＡ／Ｄ変換の基準電圧の上端であり、これを
越える電圧はレンジ外になるため上位ビットの参照電圧
に対し下位ビットの参照電圧範囲を広げる必要はない。
照電圧に対し下位ビットの参照電圧範囲を広げるように
はなっていないが、この上端の参照電圧は上位下位を含
めた全体のＡ／Ｄ変換の基準電圧の上端であり、これを
越える電圧はレンジ外になるため上位ビットの参照電圧
に対し下位ビットの参照電圧範囲を広げる必要はない。
以上のように下位ビットの参照電圧範囲を上位ビットの
最小参照電圧範囲を包含し、第２の基準抵抗の上端Ｚ下
端でそれぞれ下位ビットの最小単位電圧Ｒ１だけ電圧範
囲を広げるように構成されているので第５図の信号Ａ、
倍信号のように上位ビットの変換時と下位ビットの変換
時で±２ＬＳＢ程度の電圧変動があったとしても誤差の
ない正確な変換が可能である。このため第２の実施例で
は第１に実施例の場合よりもより高速で高精度な変換が
可能である。
最小参照電圧範囲を包含し、第２の基準抵抗の上端Ｚ下
端でそれぞれ下位ビットの最小単位電圧Ｒ１だけ電圧範
囲を広げるように構成されているので第５図の信号Ａ、
倍信号のように上位ビットの変換時と下位ビットの変換
時で±２ＬＳＢ程度の電圧変動があったとしても誤差の
ない正確な変換が可能である。このため第２の実施例で
は第１に実施例の場合よりもより高速で高精度な変換が
可能である。
ところで第２の比較器列を構成する比較器１５ａ〜１５
ｉからの比較出力は本来の下位ビットの変換に必要なデ
ータだけでなく上位ビットの値を増減するデータをも含
むため、論理回路１８は論理回路１９からの論理信号に
より上位ビットの変換値を増減して最終の上位ビットの
変換値として出力端１１に出力する。
ｉからの比較出力は本来の下位ビットの変換に必要なデ
ータだけでなく上位ビットの値を増減するデータをも含
むため、論理回路１８は論理回路１９からの論理信号に
より上位ビットの変換値を増減して最終の上位ビットの
変換値として出力端１１に出力する。
発明の効果
以上本発明においては従来例のような引算器が無くとも
、正確な下位ビットの変換出力を発生することができる
。また第１の基準抵抗と第２の基準抵抗を全く同等なプ
ロセスにおいて同等な大きさで形成することができ、第
１の電流源と第２の電流源を全（同等なプロセスにおい
てかなりの精度で作ることができる。このため無調整で
高精度、しかも演算増幅器を用いないため信号のセット
リングが速（、ＩＣ化に適した高速なＡ／Ｄ変換器を実
現できる。しかも電流源６ａ〜６ｇ、７は本来基準電圧
を発生するために必要なものなので、新たな消費電力の
増加を招くことはなく直並列型Ａ／Ｄ変換器の低消費電
力化に寄与する。また本発明のＡ／Ｄ変換器は従来良く
用いられてきた並列型Ａ／Ｄ変換器に対しては、例えば
分解能１０ビツトの構成において、比較器の数が１６分
の１と極めて少な（、大幅な低消費電力化と低チップサ
イズ化を図ることができることは言うまでもなく、産業
上極めて有用である。
、正確な下位ビットの変換出力を発生することができる
。また第１の基準抵抗と第２の基準抵抗を全く同等なプ
ロセスにおいて同等な大きさで形成することができ、第
１の電流源と第２の電流源を全（同等なプロセスにおい
てかなりの精度で作ることができる。このため無調整で
高精度、しかも演算増幅器を用いないため信号のセット
リングが速（、ＩＣ化に適した高速なＡ／Ｄ変換器を実
現できる。しかも電流源６ａ〜６ｇ、７は本来基準電圧
を発生するために必要なものなので、新たな消費電力の
増加を招くことはなく直並列型Ａ／Ｄ変換器の低消費電
力化に寄与する。また本発明のＡ／Ｄ変換器は従来良く
用いられてきた並列型Ａ／Ｄ変換器に対しては、例えば
分解能１０ビツトの構成において、比較器の数が１６分
の１と極めて少な（、大幅な低消費電力化と低チップサ
イズ化を図ることができることは言うまでもなく、産業
上極めて有用である。
第１図は本発明の第１の実施例に於ける直並列型Ａ／Ｄ
変換器の回路図、第２図は従来の直並列型Ａ／Ｄ変換器
の構成概略図、第３図は本発明の第１の実施例に於ける
直並列型Ａ／Ｄ変換器の動作状態図、第４図は本発明の
第２の実施例に於ける直並列型Ａ／Ｄ変換器の回路図、
第５図は本発明の第２の実施例に於ける直並列型Ａ／Ｄ
変換器の発明目的を示す動作状態図、第６図は本発明の
第２の実施例に於ける直並列型Ａ／Ｄ変換器の動作状態
図である。 ２ａ〜２ｈ・・・・・・第１の基準抵抗を構成する抵抗
、３ａ〜３ｇ・・・・・・第１の比較器列、４８〜４ｇ
・・・・・・第２の基準抵抗を構成する抵抗、５ａ〜５
ｇ・・・・・・第２の比較器電流源、６ａ〜６ｇ・・・
・・・論理回路、７ａ〜７ｇ・・・・・・第１の電流源
、８・・・・・・第２の電流源、９・・・・・・制御信
号。 代理人の氏名 弁理士 粟野重孝 ほか１名第 図 上程ｔ；賎ａ戎 第 図 」ズｒと襲りの錦 ＴＪと炒ｈΦ少枳
変換器の回路図、第２図は従来の直並列型Ａ／Ｄ変換器
の構成概略図、第３図は本発明の第１の実施例に於ける
直並列型Ａ／Ｄ変換器の動作状態図、第４図は本発明の
第２の実施例に於ける直並列型Ａ／Ｄ変換器の回路図、
第５図は本発明の第２の実施例に於ける直並列型Ａ／Ｄ
変換器の発明目的を示す動作状態図、第６図は本発明の
第２の実施例に於ける直並列型Ａ／Ｄ変換器の動作状態
図である。 ２ａ〜２ｈ・・・・・・第１の基準抵抗を構成する抵抗
、３ａ〜３ｇ・・・・・・第１の比較器列、４８〜４ｇ
・・・・・・第２の基準抵抗を構成する抵抗、５ａ〜５
ｇ・・・・・・第２の比較器電流源、６ａ〜６ｇ・・・
・・・論理回路、７ａ〜７ｇ・・・・・・第１の電流源
、８・・・・・・第２の電流源、９・・・・・・制御信
号。 代理人の氏名 弁理士 粟野重孝 ほか１名第 図 上程ｔ；賎ａ戎 第 図 」ズｒと襲りの錦 ＴＪと炒ｈΦ少枳
Claims (3)
- （１）縦続接続された抵抗から構成される第１の基準抵
抗と、一方の入力端に入力信号が印加され、他方の入力
端にこの第１の基準抵抗の分圧電圧が印加される第１の
比較器列と、この第１の比較器列の出力、もしくは制御
信号により第１の基準抵抗を流れる電流値を制御する第
１の電流源と、一方の接続端を第１の基準抵抗に接続し
、他方の接続端を第２の電流源に接続した、縦続に接続
された抵抗から構成される第２の基準抵抗と、一方の入
力端に入力信号が印加され、他方の入力端にこの第２の
基準抵抗の分圧電圧が印加される第２の比較器列とから
なり、第１段階で、制御信号により第１の電流源のフル
スケール電流を発生し、この時の第１の比較器列の出力
状態により上位ビットの変換値を得、第２段階で、第１
の電流源の電流値を第１段階での第１の比較器列の出力
値に応じて変化させ、このときの第２の比較器列の出力
状態により下位ビットの変換値を得る直並列型Ａ／Ｄ変
換器。 - （２）縦続接続された、同一抵抗値のＮ（Ｎは整数）個
の抵抗から構成される第１の基準抵抗と、一方の入力端
に入力信号が印加され、他方の入力端にこの第１の基準
抵抗の分圧電圧が印加される（Ｎ−１）個の比較器から
成る第１の比較器列と、制御信号、もしくはこの第１の
比較器列を構成するそれぞれの比較器の出力状態に応じ
て、第１の基準抵抗を流れる、同一電流値の（Ｎ−１）
個の単位電流源からなる第１の電流源列と、第１の基準
抵抗を構成する抵抗の整数分の一もしくは整数倍の抵抗
値で、縦続に接続された抵抗から構成され、一方の接続
端を第１の基準抵抗に接続し、他方の接続端を第１の電
流源列を構成する（Ｎ−１）個の電流源の電流値の整数
倍もしくは整数分の一の電流値の第２の電流源に接続し
た第２の基準抵抗と、一方の入力端に入力信号が印加さ
れ、他方の入力端にこの第２の基準抵抗の分圧電圧が印
加される第２の比較器列とからなり、第１段階で、制御
信号により第１の電流源列を構成する全ての電流源の電
流を第１の基準抵抗に流し、この時の第１の比較器列の
出力状態により上記ビットの変換値を得、第２段階で、
第１の比較器列を構成するそれぞれの比較器の出力状態
に対応する個数の第１の電流源列を構成する単位電流源
の電流を第１の基準抵抗に流し、このときの第２の比較
器列の出力状態により下位ビットの変換値を得る直並列
型Ａ／Ｄ変換器。 - （３）縦続接続された、同一抵抗値のＮ（Ｎは整数）個
の抵抗から構成される第１の基準抵抗と、一方の入力端
に入力信号が印加され、他方の入力端にこの第１の基準
抵抗の分圧電圧が印加される（Ｎ−１）個の比較器から
成る第１の比較器列と、制御信号、もしくはこの第１の
比較器列を構成するそれぞれの比較器のうち最も端の比
較器を除く比較器の出力状態に応じて第１の基準抵抗を
流れる同一電流値の（Ｎ−２）個の単位電流源および制
御信号により制御される、この単位電流源のＭ（Ｍは整
数）分の一の電流値の電流源、さらに第１の比較器列中
の最も端の比較器の出力および制御信号により制御され
る単位電流源の（１−１／Ｍ）倍の電流値の電流源から
なる第１の電流源列と、第１の基準抵抗を構成する抵抗
の整数分の一もしくは整数倍の抵抗値で、縦続に接続さ
れた抵抗から構成され、一方の接続端を第１の基準抵抗
に接続し、他方の接続端を第１の電流源列を構成する（
Ｎ−２）個の電流源の電流値の整数倍もしくは整数分の
一の電流値の第２の電流源に接続した第２の基準抵抗と
、一方の入力端に入力信号が印加され、他方の入力端に
この第２の基準抵抗の分圧電圧が印加される第２の比較
器列とからなり、第１段階で、制御信号により第１の電
流源列を構成する全ての電流源の電流を第１の基準抵抗
に流し、この時の第１の比較器列の出力状態により仮の
上位ビットの変換値を得、第２段階で、第１の比較器列
を構成するそれぞれの比較器の出力状態に対応する個数
の第１の電流源列を構成する単位電流源の電流を第１の
基準抵抗に流し、このときの第２の比較器列の出力状態
により仮の下位ビットの変換値を得、これら仮の上位ビ
ットの変換値及び仮の下位ビットの変換値を論理処理し
てＡ／Ｄ変換値を得る直並列型Ａ／Ｄ変換器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63213976A JPH0262123A (ja) | 1988-08-29 | 1988-08-29 | 直並列型ａ／ｄ変換器 |
| US07/400,311 US5019820A (en) | 1988-08-29 | 1989-08-29 | Serial-parallel type A/D converter having reference resistor chain and current source array |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63213976A JPH0262123A (ja) | 1988-08-29 | 1988-08-29 | 直並列型ａ／ｄ変換器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0262123A true JPH0262123A (ja) | 1990-03-02 |
Family
ID=16648186
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63213976A Pending JPH0262123A (ja) | 1988-08-29 | 1988-08-29 | 直並列型ａ／ｄ変換器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5019820A (ja) |
| JP (1) | JPH0262123A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011155601A (ja) * | 2010-01-28 | 2011-08-11 | Renesas Electronics Corp | Ａｄｐｌｌ、半導体装置及び携帯電話機 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0443718A (ja) * | 1990-06-11 | 1992-02-13 | Matsushita Electric Ind Co Ltd | 並列型ａ／ｄ変換器 |
| JP2714999B2 (ja) * | 1990-11-28 | 1998-02-16 | シャープ株式会社 | アナログ／デジタル変換器 |
| JPH0750584A (ja) * | 1993-08-06 | 1995-02-21 | Mitsubishi Electric Corp | Ａ／ｄ変換器 |
| DE69516402T2 (de) * | 1995-07-31 | 2000-11-02 | Stmicroelectronics S.R.L., Agrate Brianza | Gemischtes serielles paralleles dichotomisches Leseverfahren für nichtflüchtige Mehrpegel-Speicherzellen und Leseschaltung mit Verwendung eines solchen Verfahrens |
| US5661480A (en) * | 1995-09-18 | 1997-08-26 | Lucent Technologies Inc. | Analog-to-digital converters with reduced power and area using offset current compensation |
| US5781233A (en) * | 1996-03-14 | 1998-07-14 | Tritech Microelectronics, Ltd. | MOS FET camera chip and methods of manufacture and operation thereof |
| US6225929B1 (en) | 1998-12-02 | 2001-05-01 | Hewlett-Packard Company | Digital-to-analog converter having switchable current sources and resistor string |
| US6542106B1 (en) * | 2000-09-29 | 2003-04-01 | Microchip Technology Incorporated | Comparator programmable for high-speed or low-power operation |
| US6741192B2 (en) * | 2002-07-09 | 2004-05-25 | Matsushita Electric Industrial Co., Ltd. | A/D conversion method for serial/parallel A/D converter, and serial/parallel A/D converter |
| US9250313B2 (en) * | 2013-12-04 | 2016-02-02 | Raytheon Company | Electronically reconfigurable bandwidth and channel number analog-to-digital converter circuit for radar systems |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3597761A (en) * | 1969-11-14 | 1971-08-03 | American Astronics Inc | High-speed analog-to-digital converter and method therefor |
| US4353059A (en) * | 1980-05-16 | 1982-10-05 | Motorola Inc. | Multithreshold converter utilizing reference tracking amplifiers |
| JPS589426A (ja) * | 1981-07-10 | 1983-01-19 | Sony Corp | Ａ／ｄコンバ−タ |
| US4542370A (en) * | 1981-10-20 | 1985-09-17 | Tokyo Shibaura Denki Kabushiki Kaisha | Cascade-comparator A/D converter |
| JPS61120530A (ja) * | 1984-11-15 | 1986-06-07 | Toshiba Corp | アナログ・デジタル変換器 |
| US4612531A (en) * | 1985-02-12 | 1986-09-16 | Rca Corporation | Intermeshed resistor network for analog to digital conversion |
| US4745393A (en) * | 1985-09-25 | 1988-05-17 | Hitachi, Ltd | Analog-to-digital converter |
| JPS6387022A (ja) * | 1986-09-30 | 1988-04-18 | Toshiba Corp | アナログ・デジタル変換器 |
-
1988
- 1988-08-29 JP JP63213976A patent/JPH0262123A/ja active Pending
-
1989
- 1989-08-29 US US07/400,311 patent/US5019820A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011155601A (ja) * | 2010-01-28 | 2011-08-11 | Renesas Electronics Corp | Ａｄｐｌｌ、半導体装置及び携帯電話機 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5019820A (en) | 1991-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4764750A (en) | Analog-to-digital converter | |
| US4638303A (en) | Digital-analog converter | |
| US6707404B1 (en) | Integral nonlinearity error correction circuitry and method for DAC | |
| US5210537A (en) | Multi-stage A/D converter | |
| JPS62160824A (ja) | デイジタル−アナログ変換装置 | |
| EP0319097B1 (en) | Complementary voltage interpolation circuit with transmission delay compensation | |
| JPS6161578B2 (ja) | ||
| JPH0652872B2 (ja) | ディジタルアナログ変換器 | |
| JPH04213920A (ja) | アナログ‐ディジタル変換器 | |
| US5019820A (en) | Serial-parallel type A/D converter having reference resistor chain and current source array | |
| RU2335844C2 (ru) | Аналого-цифровой преобразователь и способ его калибровки | |
| JPS6187430A (ja) | デジタル・アナログ変換器補正トリムを最小化する方法及び装置 | |
| JPH05268093A (ja) | ディジタル・アナログ変換装置 | |
| CN114095021B (zh) | 一种电阻型数模转换器的电阻失配的校准方法及电路 | |
| JP3104952B2 (ja) | アナログ・ディジタル変換器及びそれを搭載したマイクロコンピュータ | |
| JPH06112824A (ja) | 補間型ａ／ｄ変換器 | |
| JPH02288616A (ja) | 自己較正型ｄａ変換器およびこれを用いる自己較正型ａｄ変換器 | |
| JP3230227B2 (ja) | Ａ／ｄコンバータ | |
| JPH0578214B2 (ja) | ||
| SU1108509A1 (ru) | Аналоговое запоминающее устройство | |
| JPS6166411A (ja) | Ａ／ｄ変換装置 | |
| JP2003032112A (ja) | アナログ−デジタル変換回路およびその直流バイアス電圧発生方法 | |
| JP2980035B2 (ja) | Ａ／ｄ変換回路 | |
| SU1559405A2 (ru) | Устройство аналого-цифрового преобразовани | |
| RU2013863C1 (ru) | Устройство аналого-цифрового преобразования |