JPH0753314Y2 - 高速アナログ／デジタル変換回路 - Google Patents
高速アナログ／デジタル変換回路Info
- Publication number
- JPH0753314Y2 JPH0753314Y2 JP1986074899U JP7489986U JPH0753314Y2 JP H0753314 Y2 JPH0753314 Y2 JP H0753314Y2 JP 1986074899 U JP1986074899 U JP 1986074899U JP 7489986 U JP7489986 U JP 7489986U JP H0753314 Y2 JPH0753314 Y2 JP H0753314Y2
- Authority
- JP
- Japan
- Prior art keywords
- converter
- amplifier
- output
- signal
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【考案の詳細な説明】 イ．「考案の目的」 〔産業上の利用分野〕 本考案は、２ステップ形高速アナログ／デジタル変換回
路において、入力信号とDA変換出力との差分を取出す回
路に改良を加えた高速アナログ／デジタル変換回路に関
するものである。
路において、入力信号とDA変換出力との差分を取出す回
路に改良を加えた高速アナログ／デジタル変換回路に関
するものである。
第４図に従来の高速アナログ／デジタル変換回路の構成
例を示す。同図において、１はトラック・ホールド増幅
器（以下、Ｔ・Ｈ増幅器と記す）であり、導入したアナ
ログ入力信号s1を通過させたりホールドさせたりする機
能を有する増幅器である。この増幅器１の出力インピー
ダンスをｒとする。
例を示す。同図において、１はトラック・ホールド増幅
器（以下、Ｔ・Ｈ増幅器と記す）であり、導入したアナ
ログ入力信号s1を通過させたりホールドさせたりする機
能を有する増幅器である。この増幅器１の出力インピー
ダンスをｒとする。
Ｔ・Ｈ増幅器１の出力のは第１のAD変換器２によりデジ
タル信号へ変換される。この第１のAD変換器２の出力は
アナログ信号s1をデジタルへ変換した場合の上位桁を表
わす信号s3になる。また、この第１のAD変換器２の出力
（アナログ入力信号s1をデジタルへ変換した場合の上位
桁）は、DA変換器４でアナログ信号へ変換され、帰還抵
抗R2を有する増幅器６の反転入力端子に導入される。更
に増幅器６の反転入力端子には抵抗R1を介してＴ・Ｈ増
幅器１の出力が導入される。従って、Ｔ・Ｈ増幅器１と
の出力と、第１のAD変換器２の出力との差分に応じた信
号が増幅器６の出力に現れる。この増幅器６の出力は、
第２のAD変換器８にてデジタル信号s2に変換される。こ
のAD変換器８の出力s2は、アナログ入力信号s1をデジタ
ルで表わした場合の下位桁に相当する信号である。
タル信号へ変換される。この第１のAD変換器２の出力は
アナログ信号s1をデジタルへ変換した場合の上位桁を表
わす信号s3になる。また、この第１のAD変換器２の出力
（アナログ入力信号s1をデジタルへ変換した場合の上位
桁）は、DA変換器４でアナログ信号へ変換され、帰還抵
抗R2を有する増幅器６の反転入力端子に導入される。更
に増幅器６の反転入力端子には抵抗R1を介してＴ・Ｈ増
幅器１の出力が導入される。従って、Ｔ・Ｈ増幅器１と
の出力と、第１のAD変換器２の出力との差分に応じた信
号が増幅器６の出力に現れる。この増幅器６の出力は、
第２のAD変換器８にてデジタル信号s2に変換される。こ
のAD変換器８の出力s2は、アナログ入力信号s1をデジタ
ルで表わした場合の下位桁に相当する信号である。
従って、上位桁の信号s3と下位桁の信号s2を合成するこ
とにより、変換対象のアナログ入力信号s1を所定のビッ
ト数のデジタル信号に変換することができる。
とにより、変換対象のアナログ入力信号s1を所定のビッ
ト数のデジタル信号に変換することができる。
（考案が解決しようとする問題点） しかし、以上のような第４図の手段は次の問題点を有し
ている。
ている。
第４図に示した従来のアナログ／デジタル変換回路は、
アナログ入力信号s1とDA変換器４の出力信号（デジタル
変換した上位桁）との差分を取出す手段として反転形の
演算増幅器６を用いている。しかし、反転形の増幅器を
用いると次の問題が生ずる。
アナログ入力信号s1とDA変換器４の出力信号（デジタル
変換した上位桁）との差分を取出す手段として反転形の
演算増幅器６を用いている。しかし、反転形の増幅器を
用いると次の問題が生ずる。
（イ）反転形の演算増幅器を高速の増幅器として用いる
には、一般に抵抗R1，R2等を低いインピーダンスにする
必要がある。すると抵抗R1は小さい値になるのでＴ・Ｈ
増幅器１からは大きな電流が流れ、その結果、Ｔ・Ｈ増
幅器にゲイン誤差が生ずる問題がある。
には、一般に抵抗R1，R2等を低いインピーダンスにする
必要がある。すると抵抗R1は小さい値になるのでＴ・Ｈ
増幅器１からは大きな電流が流れ、その結果、Ｔ・Ｈ増
幅器にゲイン誤差が生ずる問題がある。
（ロ）DA変換器４には出力容量があり、従って、第４図
の回路ではこの容量が増幅器６の反転入力端子に接続さ
れることになるので、高周波領域においてこの容量が微
分動作として働くため、周波数特性が劣化する。
の回路ではこの容量が増幅器６の反転入力端子に接続さ
れることになるので、高周波領域においてこの容量が微
分動作として働くため、周波数特性が劣化する。
本考案の目的は、差分を取出す手段として従来の反転形
の増幅器の代わりに非反転形の増幅器を用い従来の問題
点を解決した高速アナログ／デジタル変換回路を提供す
ることである。
の増幅器の代わりに非反転形の増幅器を用い従来の問題
点を解決した高速アナログ／デジタル変換回路を提供す
ることである。
ロ．「考案の構成」 〔問題点を解決するための手段〕 本考案は、上記問題点を解決するために 変換対象のアナログ信号が加えられこの信号をトラック
・ホールドするＴ・Ｈ増幅器と、このＴ・Ｈ増幅器の出
力をデジタル信号へ変換する第１のAD変換器と、この第
１のAD変換器の出力をアナログ信号に変換するDA変換器
と、このDA変換器の出力とＴ・Ｈ増幅器の出力との差分
を取り出す手段と、この手段の出力をデジタル信号に変
換する第２のAD変換器とからなるアナログ／デジタル変
換回路において、 前記DA変換器として、 導入したデジタル信号を相補的関係にある２つのアナロ
グ電流信号（i0，▲▼）へ変換出力する構成のDA変
換器を用い、 前記差分を取出す手段として、 抵抗（R1）を介してＴ・Ｈ増幅器の出力を非反転入力端
子へ導入し、且つ前記DA変換器の２つのアナログ電流信
号をそれぞれ抵抗（R1）の両端へ加えた構成の非反転形
の増幅器（９）を用いるようにしたものである。
・ホールドするＴ・Ｈ増幅器と、このＴ・Ｈ増幅器の出
力をデジタル信号へ変換する第１のAD変換器と、この第
１のAD変換器の出力をアナログ信号に変換するDA変換器
と、このDA変換器の出力とＴ・Ｈ増幅器の出力との差分
を取り出す手段と、この手段の出力をデジタル信号に変
換する第２のAD変換器とからなるアナログ／デジタル変
換回路において、 前記DA変換器として、 導入したデジタル信号を相補的関係にある２つのアナロ
グ電流信号（i0，▲▼）へ変換出力する構成のDA変
換器を用い、 前記差分を取出す手段として、 抵抗（R1）を介してＴ・Ｈ増幅器の出力を非反転入力端
子へ導入し、且つ前記DA変換器の２つのアナログ電流信
号をそれぞれ抵抗（R1）の両端へ加えた構成の非反転形
の増幅器（９）を用いるようにしたものである。
（実施例） 以下、図面を用いて本考案を詳しく説明する。
第１図は、本考案に係る高速アナログ／デジタル変換回
路の一実施例を示した図、第２図は本考案の要部の１つ
であるDA変換器の具体的構成例を示した図、第３図は第
１図各部の信号のタイムチャートである。第１図におい
て、Ｔ・Ｈ増幅器1,第１のAD変換器2,第２のAD変換器8,
抵抗R1，R2は第４図と同じであるため、第４図と同様な
構成番号を付して、その再説明を省略する。第１図が第
４図と異なる主な点は２つである。
路の一実施例を示した図、第２図は本考案の要部の１つ
であるDA変換器の具体的構成例を示した図、第３図は第
１図各部の信号のタイムチャートである。第１図におい
て、Ｔ・Ｈ増幅器1,第１のAD変換器2,第２のAD変換器8,
抵抗R1，R2は第４図と同じであるため、第４図と同様な
構成番号を付して、その再説明を省略する。第１図が第
４図と異なる主な点は２つである。
Ｔ・Ｈ増幅器１からの信号とDA変換器５からの信号
の差分を取出す手段を非反転形の増幅器としたこと。
の差分を取出す手段を非反転形の増幅器としたこと。
第１のAD変換器２の出力をアナログ信号に変換する
DA変換器５の構成が異なること。この構成例は第２図に
示してある。
DA変換器５の構成が異なること。この構成例は第２図に
示してある。
更に、本考案の必須の要素ではないが、有用な手段とし
て電流源７を設けたこと、等である。
て電流源７を設けたこと、等である。
以下、異なる点を詳しく説明する。まず、差分を取出す
手段としての非反転形増幅器９は、出力端子と回路アー
ス間に抵抗R2とR3の直列回路を接続し、R2とR3の接続点
をこの増幅器９の反転入力端子に導いている。そして、
非反転入力端子には、抵抗R1を介してＴ・Ｈ増幅器１の
出力信号が加えられる。またこの抵抗R1の両端には、後
述するDA変換器５の２つの電流出力が加えられる。
手段としての非反転形増幅器９は、出力端子と回路アー
ス間に抵抗R2とR3の直列回路を接続し、R2とR3の接続点
をこの増幅器９の反転入力端子に導いている。そして、
非反転入力端子には、抵抗R1を介してＴ・Ｈ増幅器１の
出力信号が加えられる。またこの抵抗R1の両端には、後
述するDA変換器５の２つの電流出力が加えられる。
DA変換器５は第１のAD変換器２から導入したｎビットの
デジタル信号を相補的関係にある２つのアナログ電流信
号（i0，0）へ変換出力する構成としている。
デジタル信号を相補的関係にある２つのアナログ電流信
号（i0，0）へ変換出力する構成としている。
このようなDA変換器は公知なものを使用することがで
き、この構成例を第２図に示す。第２図は電流スイッチ
型DA変換器として知られたものである。同図において、
Q1，Q2，…はスイッチング用のトランジスタであり、Q1
とQ2，Q3とQ4，…は、それぞれペアとして構成されてい
る。そして、各ペアのトランジスタには、定電流源I1〜
Inが接続されている。この定電流源I1〜Inの値は、重み
付けされた値となっている。各トランジスタQ1，Q2，…
のベースには第１のAD変換器２のｎビットの出力を構成
する信号（IN1，▲▼1，IN2，▼▼2，…）が加
えられる。従って、第２図のDA変換器の出力端子p1,p2
で得られる電流信号0，i0は、第１のAD変換器２から
導入したデジタル信号をアナログの電流信号に変換した
ものとなる。
き、この構成例を第２図に示す。第２図は電流スイッチ
型DA変換器として知られたものである。同図において、
Q1，Q2，…はスイッチング用のトランジスタであり、Q1
とQ2，Q3とQ4，…は、それぞれペアとして構成されてい
る。そして、各ペアのトランジスタには、定電流源I1〜
Inが接続されている。この定電流源I1〜Inの値は、重み
付けされた値となっている。各トランジスタQ1，Q2，…
のベースには第１のAD変換器２のｎビットの出力を構成
する信号（IN1，▲▼1，IN2，▼▼2，…）が加
えられる。従って、第２図のDA変換器の出力端子p1,p2
で得られる電流信号0，i0は、第１のAD変換器２から
導入したデジタル信号をアナログの電流信号に変換した
ものとなる。
そして、各ペアとなるトランジスタは、必ずその一方が
オンであり、他方がオフであるから i0＋0＝I1＋I2＋…＝IA＝−定値となる。即ち、i0と
0は互いに相補的関係にある。ここで、i0は第１のAD
変換器２から導入した信号をデジタルに変換した信号で
あり、本明細書ではこれを非反転信号と記す。また、こ
れと相補の関係にある0は反転信号と記す。
オンであり、他方がオフであるから i0＋0＝I1＋I2＋…＝IA＝−定値となる。即ち、i0と
0は互いに相補的関係にある。ここで、i0は第１のAD
変換器２から導入した信号をデジタルに変換した信号で
あり、本明細書ではこれを非反転信号と記す。また、こ
れと相補の関係にある0は反転信号と記す。
以下、第１図の回路の動作を説明する。
Ｔ・Ｈ増幅器１には、第３図〈ｉ〉に示すようなクロッ
クck1が加えられており、この信号のタイミングにした
がって、Ｔ・Ｈ増幅器１は、トラック・ホールドを行な
う。
クck1が加えられており、この信号のタイミングにした
がって、Ｔ・Ｈ増幅器１は、トラック・ホールドを行な
う。
今、第３図〈ｉ〉，〈ii〉に示すようにトラック→ホー
ルドと状態が変化した後、Ｔ・Ｈ増幅器１の出力が落着
いたら｛〈ii〉｝、第１のAD変換器２へ第３図〈iii〉
に示すクロックck2を加える。このクロックck2の印加タ
イミングにより、第１のAD変換器２は第１ステップのAD
変換器を行ない、デジタル信号をDA変換器５へ出力す
る。
ルドと状態が変化した後、Ｔ・Ｈ増幅器１の出力が落着
いたら｛〈ii〉｝、第１のAD変換器２へ第３図〈iii〉
に示すクロックck2を加える。このクロックck2の印加タ
イミングにより、第１のAD変換器２は第１ステップのAD
変換器を行ない、デジタル信号をDA変換器５へ出力す
る。
この第１のAD変換器２の出力は、直ちにDA変換され、Ｔ
・Ｈ増幅器１の出力と量子化された値（DA変換器５の出
力）の差が、非反転増幅器９に入力される。
・Ｈ増幅器１の出力と量子化された値（DA変換器５の出
力）の差が、非反転増幅器９に入力される。
この際、差分を取出す増幅器として単に非反転形の増幅
器を使用し何等の工夫を施さないとすれば、（ｒ×i0）
の分だけＴ・Ｈ増幅器１の出力が変化する問題が生じ
る。しかし、本願では0 ＝IA−i0をＴ・Ｈ増幅器１の出力部に接続してある
ので、Ｔ・Ｈ増幅器１の出力電流は、常にIAである。従
って、Ｔ・Ｈ増幅器の出力には（ｒ×IA）の直流電圧が
生じているだけで、この値は変化しない。即ちこの直流
電圧 （ｒ×IA）は、非反転増幅器９以降の回路で容易に除去
するとができるので、従来の問題点を解決できる。
器を使用し何等の工夫を施さないとすれば、（ｒ×i0）
の分だけＴ・Ｈ増幅器１の出力が変化する問題が生じ
る。しかし、本願では0 ＝IA−i0をＴ・Ｈ増幅器１の出力部に接続してある
ので、Ｔ・Ｈ増幅器１の出力電流は、常にIAである。従
って、Ｔ・Ｈ増幅器の出力には（ｒ×IA）の直流電圧が
生じているだけで、この値は変化しない。即ちこの直流
電圧 （ｒ×IA）は、非反転増幅器９以降の回路で容易に除去
するとができるので、従来の問題点を解決できる。
更に、第１図に示す方向に電流値IAを流す電流源７をＴ
・Ｈ増幅器１の出力部に接続すれば、Ｔ・Ｈ増幅器１の
出力電圧降下は、ｒ×（IA−IA）＝０となり、直流電圧
の誤差もこの部分で除去することができる。次に第１図
の構成によると、非反転形の増幅器９の出力から、Ｔ・
Ｈ増幅器１の出力と、第１のAD変換器２の出力との差分
（所謂、残差分）に応じた信号が得られる理由を説明す
る。
・Ｈ増幅器１の出力部に接続すれば、Ｔ・Ｈ増幅器１の
出力電圧降下は、ｒ×（IA−IA）＝０となり、直流電圧
の誤差もこの部分で除去することができる。次に第１図
の構成によると、非反転形の増幅器９の出力から、Ｔ・
Ｈ増幅器１の出力と、第１のAD変換器２の出力との差分
（所謂、残差分）に応じた信号が得られる理由を説明す
る。
Ｔ・Ｈ増幅器１は、アナログ入力信号s1の大きさに応じ
た電圧Ｅを出力する。DA変換器５は、この電圧Ｅをデジ
タル信号に変換した時の上位桁に相当する電流値i0を抵
抗R1を介して引き込むので、非反転増幅器９の入力端子
の電圧einは、次式で表される。
た電圧Ｅを出力する。DA変換器５は、この電圧Ｅをデジ
タル信号に変換した時の上位桁に相当する電流値i0を抵
抗R1を介して引き込むので、非反転増幅器９の入力端子
の電圧einは、次式で表される。
ein＝Ｅ−R1・i0 ここで、電圧Ｅは、アナログ入力信号s1をデジタル信号
へ変換した時の全ビット数に相当する信号であり、R1・
i0は、この全ビット数に対する上位桁に相当する信号で
ある。従って、非反転増幅器９の入力電圧einは、Ｔ・
Ｈ増幅器１の出力と、第１のAD変換器２の出力との差分
を意味する。
へ変換した時の全ビット数に相当する信号であり、R1・
i0は、この全ビット数に対する上位桁に相当する信号で
ある。従って、非反転増幅器９の入力電圧einは、Ｔ・
Ｈ増幅器１の出力と、第１のAD変換器２の出力との差分
を意味する。
つまり、非反転形の増幅器９の出力から、Ｔ・Ｈ増幅器
１の出力と、第１のAD変換器２の出力との差分（所謂、
残差分）に応じた信号が得られる。なお、上式の如く、
DA変換器５の他方の出力▲▼は、電圧einに影響を
及ぼさない。
１の出力と、第１のAD変換器２の出力との差分（所謂、
残差分）に応じた信号が得られる。なお、上式の如く、
DA変換器５の他方の出力▲▼は、電圧einに影響を
及ぼさない。
ハ．「本考案の効果」 以上述べたように、本考案によれば、次の効果が得られ
る。
る。
DA変換器５の反転出力信号をＴ・Ｈ増幅器の出力部
に接続することによりＴ・Ｈ増幅器１の負荷電流はDA変
換器５の出力レベルにかかわらず一定となり、第１のAD
変換器２の誤動作がなくなる。また、Ｔ・Ｈ増幅器１の
負荷変動がなくなることにより、第３図〈ii〉の点線で
示すような過度応答がなくなるのでセトリングが速くな
る。
に接続することによりＴ・Ｈ増幅器１の負荷電流はDA変
換器５の出力レベルにかかわらず一定となり、第１のAD
変換器２の誤動作がなくなる。また、Ｔ・Ｈ増幅器１の
負荷変動がなくなることにより、第３図〈ii〉の点線で
示すような過度応答がなくなるのでセトリングが速くな
る。
差分を取出す手段に非反転増幅器（高入力インピー
ダンスタイプ）を用いることにより、Ｔ・Ｈ増幅器１の
負荷は非常に小さくなり、出力抵抗ｒによるゲイン誤差
は極めて小さくなる。
ダンスタイプ）を用いることにより、Ｔ・Ｈ増幅器１の
負荷は非常に小さくなり、出力抵抗ｒによるゲイン誤差
は極めて小さくなる。
また、i0＋0＝IA（一定）の電流源をＴ・Ｈ増幅
器１の出力部に接続することにより（i0＋0）・ｒに
より生じていた直流的なオフセット電圧も取除くことが
できるので、高精度のアナログ／デジタル変換器を実現
することができる。
器１の出力部に接続することにより（i0＋0）・ｒに
より生じていた直流的なオフセット電圧も取除くことが
できるので、高精度のアナログ／デジタル変換器を実現
することができる。
第１図は本考案に係る高速アナログ／デジタル変換回路
の一実施例を示した図、第２図は本考案の要部の１つで
あるDA変換器の具体的構成例を示した図、第３図は第１
図各部の信号のタイムチャート、第４図は従来の高速ア
ナログ／デジタル変換回路の一例を示した図である。 １……Ｔ・Ｈ増幅器、２……第１のAD変換器、５……DA
変換器、７……電流源、８……第２のAD変換器、９……
増幅器。
の一実施例を示した図、第２図は本考案の要部の１つで
あるDA変換器の具体的構成例を示した図、第３図は第１
図各部の信号のタイムチャート、第４図は従来の高速ア
ナログ／デジタル変換回路の一例を示した図である。 １……Ｔ・Ｈ増幅器、２……第１のAD変換器、５……DA
変換器、７……電流源、８……第２のAD変換器、９……
増幅器。
Claims (2)
- 【請求項１】変換対象のアナログ信号が加えられこの信
号をトラック・ホールドするＴ・Ｈ増幅器と、このＴ・
Ｈ増幅器の出力をデジタル信号へ変換する第１のAD変換
器と、この第１のAD変換器の出力をアナログ信号に変換
するDA変換器と、このDA変換器の出力とＴ・Ｈ増幅器の
出力との差分を取り出す手段と、この手段の出力をデジ
タル信号に変換する第２のAD変換器とからなるアナログ
／デジタル変換回路において、 前記DA変換器として、 導入したデジタル信号を相補的関係にある２つのアナロ
グ電流信号（i0，▲▼）へ変換出力する構成のDA変
換器を用い、 前記差分を取出す手段として、 抵抗（R1を介してＴ・Ｈ増幅器の出力を非反転入力端子
へ導入し、且つ前記DA変換器の２つのアナログ電流信号
をそれぞれ抵抗（R1）の両端へ加えた構成の非反転形の
増幅器（９）を用いた高速アナログ／デジタル変換回
路。 - 【請求項２】前記DA変換器の２つのアナログ電流信号の
加算値（IA）と等しい値の電流信号を前記Ｔ・Ｈ増幅器
の出力部へ供給する電流源を備えた実用新案登録請求の
範囲第１項記載の高速アナログ／デジタル変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1986074899U JPH0753314Y2 (ja) | 1986-05-19 | 1986-05-19 | 高速アナログ／デジタル変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1986074899U JPH0753314Y2 (ja) | 1986-05-19 | 1986-05-19 | 高速アナログ／デジタル変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62186534U JPS62186534U (ja) | 1987-11-27 |
| JPH0753314Y2 true JPH0753314Y2 (ja) | 1995-12-06 |
Family
ID=30920545
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1986074899U Expired - Lifetime JPH0753314Y2 (ja) | 1986-05-19 | 1986-05-19 | 高速アナログ／デジタル変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0753314Y2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59160320A (ja) * | 1983-03-02 | 1984-09-11 | Hitachi Ltd | 電流出力付比較器 |
| JPS6028320A (ja) * | 1983-07-27 | 1985-02-13 | Hitachi Ltd | 比較器回路 |
-
1986
- 1986-05-19 JP JP1986074899U patent/JPH0753314Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62186534U (ja) | 1987-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2690905B2 (ja) | 直並列形ａｄ変換器 | |
| US4114149A (en) | Current comparator for an improved analog-to-digital converter method and apparatus | |
| JPS5946131B2 (ja) | 符号化回路 | |
| GB1569385A (en) | Digital to analogue converter | |
| TW382858B (en) | Device for providing multiple reference voltages | |
| JPS62165281A (ja) | 積分回路 | |
| JPH083072Y2 (ja) | 高速ａｄ変換回路 | |
| JP2710715B2 (ja) | コンパレータ | |
| JPS60130220A (ja) | Ｄａ変換器 | |
| Rodgers et al. | A monolithic+ or-5 1/2-digit BiMOS A/D converter | |
| JP2662955B2 (ja) | デジタル・アナログ変換回路 | |
| SU1543546A1 (ru) | Цифроаналоговый преобразователь | |
| JPH0578041U (ja) | ２重積分型ａ／ｄ変換器 | |
| JPH047915A (ja) | Ｄ／ａコンバータ | |
| JPS59132230A (ja) | Ａ／ｄ変換回路 | |
| JPH01231432A (ja) | デジタルアナログ変換器 | |
| JPH02128523A (ja) | オフセット補正回路 | |
| JPS6327114A (ja) | スイツチ制御回路 | |
| JPS60150327A (ja) | 補間形ａ／ｄ変換器 | |
| JPS61232723A (ja) | Ｄ／ａ変換器 | |
| JPH0548459A (ja) | アナログ・デイジタル変換装置 | |
| JPH03258025A (ja) | 半導体集積回路 | |
| JP3630796B2 (ja) | スイッチトキャパシタ演算回路 | |
| JPS62212578A (ja) | センサ回路 | |
| JPH01173921A (ja) | Ｄ／ａ変換器 |