JPH05122080A - デイジタル−アナログ変換器 - Google Patents
デイジタル−アナログ変換器Info
- Publication number
- JPH05122080A JPH05122080A JP28123391A JP28123391A JPH05122080A JP H05122080 A JPH05122080 A JP H05122080A JP 28123391 A JP28123391 A JP 28123391A JP 28123391 A JP28123391 A JP 28123391A JP H05122080 A JPH05122080 A JP H05122080A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- ref
- value
- analog output
- output terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】チップ内抵抗素子の製造誤差に伴う調整作業を
不要にすることを目的とする。 【構成】電流モニター用の抵抗両端に生ずる電圧に基づ
いてＲ−２Ｒラダー抵抗網への供給電流を安定化する安
定化回路を備えたディジタル−アナログ変換器におい
て、前記電流モニター用抵抗やＲ−２Ｒラダー抵抗網を
形成した共通基板の外部に前記電流モニター用抵抗の両
端を引き出し、該引き出し端に所定の外付け抵抗を接続
するとともに、該外付け抵抗の大きさを、前記モニター
用抵抗の値やアナログ出力端子からみたＲ−２Ｒラダー
抵抗網のインピーダンス値およびアナログ出力端子に繋
がる回路のインピーダンス値に応じて設定したことを特
徴とし、好ましくは、モニター用抵抗の値をＲREF、ア
ナログ出力端子からみたＲ−２Ｒラダー抵抗網のインピ
ーダンス値をＲO、アナログ出力端子に繋がる回路のイ
ンピーダンス値をＲLとした場合に、外付け抵抗の値Ｒ
REF’を、ＲREF’＝（ＲR EF／ＲO）×ＲLの関係式に従
って設定することを特徴とする。
不要にすることを目的とする。 【構成】電流モニター用の抵抗両端に生ずる電圧に基づ
いてＲ−２Ｒラダー抵抗網への供給電流を安定化する安
定化回路を備えたディジタル−アナログ変換器におい
て、前記電流モニター用抵抗やＲ−２Ｒラダー抵抗網を
形成した共通基板の外部に前記電流モニター用抵抗の両
端を引き出し、該引き出し端に所定の外付け抵抗を接続
するとともに、該外付け抵抗の大きさを、前記モニター
用抵抗の値やアナログ出力端子からみたＲ−２Ｒラダー
抵抗網のインピーダンス値およびアナログ出力端子に繋
がる回路のインピーダンス値に応じて設定したことを特
徴とし、好ましくは、モニター用抵抗の値をＲREF、ア
ナログ出力端子からみたＲ−２Ｒラダー抵抗網のインピ
ーダンス値をＲO、アナログ出力端子に繋がる回路のイ
ンピーダンス値をＲLとした場合に、外付け抵抗の値Ｒ
REF’を、ＲREF’＝（ＲR EF／ＲO）×ＲLの関係式に従
って設定することを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、ディジタル−アナログ
変換器に関する。ディジタル処理技術の発展に伴い、幅
広い分野でアナログ信号をマイクロプロセッサによって
制御するケースが増えている。こうしたケースではディ
ジタル信号からアナログ信号への変換にディジタル−ア
ナログ変換器（Digital-Analog Converter 以下、Ｄ／
Ａ変換器）が不可欠であり、かかる用途のＤ／Ａ変換器
には、きわめて高い変換精度が要求される。
変換器に関する。ディジタル処理技術の発展に伴い、幅
広い分野でアナログ信号をマイクロプロセッサによって
制御するケースが増えている。こうしたケースではディ
ジタル信号からアナログ信号への変換にディジタル−ア
ナログ変換器（Digital-Analog Converter 以下、Ｄ／
Ａ変換器）が不可欠であり、かかる用途のＤ／Ａ変換器
には、きわめて高い変換精度が要求される。
【０００２】
【従来の技術】Ｄ／Ａ変換器は、大きく分類して、ラ
ダー抵抗型、重み抵抗型、パルス幅変調型、周波
数変調型があるが、は変換時間が長くかかるために
用途が限定され、また、の重み抵抗型はビットごとの
重み（２0、２1、……、２n）に対応して値の異なる多
種類の抵抗が必要であり、集積化に不向きであるととも
にコスト的に不利である。
ダー抵抗型、重み抵抗型、パルス幅変調型、周波
数変調型があるが、は変換時間が長くかかるために
用途が限定され、また、の重み抵抗型はビットごとの
重み（２0、２1、……、２n）に対応して値の異なる多
種類の抵抗が必要であり、集積化に不向きであるととも
にコスト的に不利である。
【０００３】これに対して、のラダー抵抗型は、抵抗
の種類が第１の値（Ｒ）と第２の値（２×Ｒ、以下２
Ｒ）の２種類で済み、２ＲはＲを２個直列接続して得ら
れるから、あるいは、Ｒは２Ｒを２個並列接続して得ら
れるから、抵抗のマッチング性がよく、集積化やコスト
の面で有利である。図２は、ラダー抵抗型の従来回路
（１チップの３ビットＤ／Ａ変換器）である。ディジタ
ル信号の各ビット論理に応じて３個のスイッチＳ1〜Ｓ3
をオン／オフし、これらのスイッチを介してＲ−２Ｒラ
ダー抵抗網１０に電流Ｉ1〜Ｉ3を流し込む。アナログ出
力端子１１に現れるアナログ電圧ＶOは、Ｉ1だけを流し
込んだときに最小、Ｉ1からＩ3までの全てを流し込んだ
場合に最大となり、例えば最大のＶOは次式（１）で与
えられる。
の種類が第１の値（Ｒ）と第２の値（２×Ｒ、以下２
Ｒ）の２種類で済み、２ＲはＲを２個直列接続して得ら
れるから、あるいは、Ｒは２Ｒを２個並列接続して得ら
れるから、抵抗のマッチング性がよく、集積化やコスト
の面で有利である。図２は、ラダー抵抗型の従来回路
（１チップの３ビットＤ／Ａ変換器）である。ディジタ
ル信号の各ビット論理に応じて３個のスイッチＳ1〜Ｓ3
をオン／オフし、これらのスイッチを介してＲ−２Ｒラ
ダー抵抗網１０に電流Ｉ1〜Ｉ3を流し込む。アナログ出
力端子１１に現れるアナログ電圧ＶOは、Ｉ1だけを流し
込んだときに最小、Ｉ1からＩ3までの全てを流し込んだ
場合に最大となり、例えば最大のＶOは次式（１）で与
えられる。
【０００４】 ＶO＝（Ｉ3×ＲO／２0）＋（Ｉ2×ＲO／２1）＋（Ｉ1×ＲO／２2） ……（１） 但し、ＲOはアナログ出力端子１１から見たラダー抵抗
網１０の合成抵抗値であり、Ｒ×２／３に相当する値で
ある。ＲREFは、電流モニター用の抵抗（以下、モニタ
ー抵抗）であり、このモニター抵抗ＲREFの両端電圧Ｖ
12と所定の基準電圧ＶRとをオペアンプ１３に与え、オ
ペアンプ１３の出力電圧Ｖ13でトランジスタＴ0、Ｔ1、
Ｔ2、Ｔ3のコレクタ電流（すなわちＩ1〜Ｉ3）をコント
ロールする。モニター抵抗ＲREFは、ラダー抵抗網１０
の各抵抗（以下、Ｒ、２Ｒ）とともに共通基板上に作り
込まれており、プロセス工程は同一である。また、使用
材料も同じで、同一の温度係数を持っている。なお、１
４〜１７は共通基板に作り込まれた同じ値の抵抗であ
る。
網１０の合成抵抗値であり、Ｒ×２／３に相当する値で
ある。ＲREFは、電流モニター用の抵抗（以下、モニタ
ー抵抗）であり、このモニター抵抗ＲREFの両端電圧Ｖ
12と所定の基準電圧ＶRとをオペアンプ１３に与え、オ
ペアンプ１３の出力電圧Ｖ13でトランジスタＴ0、Ｔ1、
Ｔ2、Ｔ3のコレクタ電流（すなわちＩ1〜Ｉ3）をコント
ロールする。モニター抵抗ＲREFは、ラダー抵抗網１０
の各抵抗（以下、Ｒ、２Ｒ）とともに共通基板上に作り
込まれており、プロセス工程は同一である。また、使用
材料も同じで、同一の温度係数を持っている。なお、１
４〜１７は共通基板に作り込まれた同じ値の抵抗であ
る。
【０００５】ここで、ＲREFに流れる電流ＩREFは、オペ
アンプ１３の動作から、次式（２）で求められる。 ＩREF＝ＶR／ＲREF ……（２） 今、ＩREFと、Ｒ−２Ｒラダー抵抗網１０に流し込まれ
る３つの電流（Ｉ1、Ｉ 2、Ｉ3）とのカレントミラー比
をＫ倍とし、例えばＳ3だけをオンとすると、この場合
のアナログ出力電圧ＶOは（但しＶO→ＶO(MSB)）、 ＶO(MSB)＝Ｉ3×ＲO ＝（Ｋ×ＶR／ＲREF）×ＲO ……（３） で与えられる。
アンプ１３の動作から、次式（２）で求められる。 ＩREF＝ＶR／ＲREF ……（２） 今、ＩREFと、Ｒ−２Ｒラダー抵抗網１０に流し込まれ
る３つの電流（Ｉ1、Ｉ 2、Ｉ3）とのカレントミラー比
をＫ倍とし、例えばＳ3だけをオンとすると、この場合
のアナログ出力電圧ＶOは（但しＶO→ＶO(MSB)）、 ＶO(MSB)＝Ｉ3×ＲO ＝（Ｋ×ＶR／ＲREF）×ＲO ……（３） で与えられる。
【０００６】従来回路の優れた点は、モニター抵抗Ｒ
REFやラダー抵抗網１０の各抵抗（Ｒ、２Ｒ）の誤差を
無視できる点にある。例えば誤差をＡ％とすると、この
誤差は、同一基板でしかも製造プロセスを共通とするＲ
REFおよびＲ、２Ｒに同様に発生するから、誤差（Ａ
％）を前式（３）に代入すると、次式（４）が得られ
る。 ＶO(MSB)＝〔Ｋ×ＶR／｛ＲREF×（１＋Ａ）｝〕×ＲO×（１＋Ａ） ……（４） すなわち、ＲO（１＋Ａ）／ＲREF（１＋Ａ）となって、
誤差（Ａ）の大きさに拘らずＲO／ＲREF＝一定の定数と
することができ、アナログ電圧ＶOを安定化させること
ができる。
REFやラダー抵抗網１０の各抵抗（Ｒ、２Ｒ）の誤差を
無視できる点にある。例えば誤差をＡ％とすると、この
誤差は、同一基板でしかも製造プロセスを共通とするＲ
REFおよびＲ、２Ｒに同様に発生するから、誤差（Ａ
％）を前式（３）に代入すると、次式（４）が得られ
る。 ＶO(MSB)＝〔Ｋ×ＶR／｛ＲREF×（１＋Ａ）｝〕×ＲO×（１＋Ａ） ……（４） すなわち、ＲO（１＋Ａ）／ＲREF（１＋Ａ）となって、
誤差（Ａ）の大きさに拘らずＲO／ＲREF＝一定の定数と
することができ、アナログ電圧ＶOを安定化させること
ができる。
【０００７】
【発明が解決しようとする課題】しかしながら、かかる
従来回路にあっては、アナログ出力端子１１を低インピ
ーダンス（ＲL、例えば７５Ω）の回路に接続すると、
前式（４）が次式（５）のようになって、 ＶO(MSB)’＝〔Ｋ×ＶR／｛ＲREF×（１＋Ａ）｝〕×ＲO×（１＋Ａ）//ＲL ……（５） 抵抗誤差の影響でアナログ電圧ＶOが変化するようにな
る。このため、正しいＶOの値（誤差０％の時の値）と
なるように基準電圧ＶRを微調整しなければならず、手
間がかかるといった問題点があった。
従来回路にあっては、アナログ出力端子１１を低インピ
ーダンス（ＲL、例えば７５Ω）の回路に接続すると、
前式（４）が次式（５）のようになって、 ＶO(MSB)’＝〔Ｋ×ＶR／｛ＲREF×（１＋Ａ）｝〕×ＲO×（１＋Ａ）//ＲL ……（５） 抵抗誤差の影響でアナログ電圧ＶOが変化するようにな
る。このため、正しいＶOの値（誤差０％の時の値）と
なるように基準電圧ＶRを微調整しなければならず、手
間がかかるといった問題点があった。
【０００８】そこで、本発明は、チップ内抵抗素子の誤
差に伴う調整作業を不要にすることを目的とする。
差に伴う調整作業を不要にすることを目的とする。
【０００９】
【課題を解決するための手段】本発明は、上記目的を達
成するために、電流モニター用の抵抗両端に生ずる電圧
に基づいてＲ−２Ｒラダー抵抗網への供給電流を安定化
する安定化回路を備えたディジタル−アナログ変換器に
おいて、前記電流モニター用抵抗やＲ−２Ｒラダー抵抗
網を形成した共通基板の外部に前記電流モニター用抵抗
の両端を引き出し、該引き出し端に所定の外付け抵抗を
接続するとともに、該外付け抵抗の大きさを、前記モニ
ター用抵抗の値やアナログ出力端子からみたＲ−２Ｒラ
ダー抵抗網のインピーダンス値およびアナログ出力端子
に繋がる回路のインピーダンス値に応じて設定したこと
を特徴とし、好ましくは、モニター用抵抗の値を
ＲREF、アナログ出力端子からみたＲ−２Ｒラダー抵抗
網のインピーダンス値をＲO、アナログ出力端子に繋が
る回路のインピーダンス値をＲLとした場合に、前記外
付け抵抗の値ＲREF’を、 ＲREF’＝（ＲREF／ＲO）×ＲL の関係式に従って設定することを特徴とする。
成するために、電流モニター用の抵抗両端に生ずる電圧
に基づいてＲ−２Ｒラダー抵抗網への供給電流を安定化
する安定化回路を備えたディジタル−アナログ変換器に
おいて、前記電流モニター用抵抗やＲ−２Ｒラダー抵抗
網を形成した共通基板の外部に前記電流モニター用抵抗
の両端を引き出し、該引き出し端に所定の外付け抵抗を
接続するとともに、該外付け抵抗の大きさを、前記モニ
ター用抵抗の値やアナログ出力端子からみたＲ−２Ｒラ
ダー抵抗網のインピーダンス値およびアナログ出力端子
に繋がる回路のインピーダンス値に応じて設定したこと
を特徴とし、好ましくは、モニター用抵抗の値を
ＲREF、アナログ出力端子からみたＲ−２Ｒラダー抵抗
網のインピーダンス値をＲO、アナログ出力端子に繋が
る回路のインピーダンス値をＲLとした場合に、前記外
付け抵抗の値ＲREF’を、 ＲREF’＝（ＲREF／ＲO）×ＲL の関係式に従って設定することを特徴とする。
【００１０】
【作用】本発明では、電流モニター用抵抗に外付け抵抗
が並列接続され、この外付け抵抗の値によって電流モニ
ター用抵抗の値が調節される。ここで、外付け抵抗の値
（ＲREF’）と、ディジタル−アナログ変換器の出力を
接続する回路インピーダンス（ＲL）とは比例関係にあ
り、比例係数は、電流モニター用抵抗の値とラダー抵抗
網の合成抵抗値の比（ＲREF／ＲO）で与えられる。すな
わち、比例係数は、プロセスを共通にする抵抗素子の比
であり、製造誤差の影響を受けない一定の係数である。
が並列接続され、この外付け抵抗の値によって電流モニ
ター用抵抗の値が調節される。ここで、外付け抵抗の値
（ＲREF’）と、ディジタル−アナログ変換器の出力を
接続する回路インピーダンス（ＲL）とは比例関係にあ
り、比例係数は、電流モニター用抵抗の値とラダー抵抗
網の合成抵抗値の比（ＲREF／ＲO）で与えられる。すな
わち、比例係数は、プロセスを共通にする抵抗素子の比
であり、製造誤差の影響を受けない一定の係数である。
【００１１】したがって、チップ内の抵抗素子に誤差が
あったとしても、後段の回路インピーダンスに対応した
正しいアナログ電圧を安定して出力することができる。
あったとしても、後段の回路インピーダンスに対応した
正しいアナログ電圧を安定して出力することができる。
【００１２】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。図１は本発明に係るディジタル−アナログ変換器
の一実施例を示す図であり、４ビットＤ／Ａ変換器への
適用例である。図１において、２０はチップであり、チ
ップ２０の共通基板上には、ビット毎のスイッチＳ11〜
Ｓ14と、これらのスイッチＳ11〜Ｓ14を介して選択的に
電流Ｉ 11〜Ｉ14が流し込まれるＲ−２Ｒラダー抵抗網２
１と、電流Ｉ11〜Ｉ14を安定化する安定化回路２２とが
形成されている。
する。図１は本発明に係るディジタル−アナログ変換器
の一実施例を示す図であり、４ビットＤ／Ａ変換器への
適用例である。図１において、２０はチップであり、チ
ップ２０の共通基板上には、ビット毎のスイッチＳ11〜
Ｓ14と、これらのスイッチＳ11〜Ｓ14を介して選択的に
電流Ｉ 11〜Ｉ14が流し込まれるＲ−２Ｒラダー抵抗網２
１と、電流Ｉ11〜Ｉ14を安定化する安定化回路２２とが
形成されている。
【００１３】公知のＲ−２Ｒラダー抵抗網２１は、第１
の値Ｒ（例えばＲ＝１１２．５Ω）を持つ５個の抵抗２
３〜２７と、第２の値２Ｒ（例えば２Ｒ＝２２５Ω）を
持つ２個の抵抗２８、２９を組み合せ、ビット毎に１／
２ステップで変化するアッテネータを構成する。例えば
Ｉ11〜Ｉ14の全てが流し込まれると、チップ２０のアナ
ログ出力端子３０に現れる電圧ＶOが最大となる。
の値Ｒ（例えばＲ＝１１２．５Ω）を持つ５個の抵抗２
３〜２７と、第２の値２Ｒ（例えば２Ｒ＝２２５Ω）を
持つ２個の抵抗２８、２９を組み合せ、ビット毎に１／
２ステップで変化するアッテネータを構成する。例えば
Ｉ11〜Ｉ14の全てが流し込まれると、チップ２０のアナ
ログ出力端子３０に現れる電圧ＶOが最大となる。
【００１４】一方、安定化回路２２は、チップ２０の端
子３１を介して外部電源ＶE（例えば＋５Ｖ）に接続さ
れたビット毎の抵抗３２〜３５と、これらの抵抗３２〜
３５とスイッチＳ11〜Ｓ14との間に介在するトランジス
タＴ11〜Ｔ14と、チップ２０の端子３６を介して所定の
基準電圧ＶR（例えば＋１Ｖ）が反転入力（−入力）に
与えられるオペアンプ３７とを備えるとともに、電流モ
ニター用の抵抗ＲREF（以下、モニター抵抗）を備え
る。このモニター抵抗ＲREFの一端側は、トランジスタ
Ｔ15および抵抗３９を介して外部電源ＶEに接続される
とともに、オペアンプ３７の非反転入力（＋入力）に接
続され、他端側は、チップ２０の端子４０を介してグラ
ンドに接続されている。モニター抵抗ＲREFの値は例え
ば１５０Ωであり、また抵抗３２〜３５および３９の値
は任意の同一値である。
子３１を介して外部電源ＶE（例えば＋５Ｖ）に接続さ
れたビット毎の抵抗３２〜３５と、これらの抵抗３２〜
３５とスイッチＳ11〜Ｓ14との間に介在するトランジス
タＴ11〜Ｔ14と、チップ２０の端子３６を介して所定の
基準電圧ＶR（例えば＋１Ｖ）が反転入力（−入力）に
与えられるオペアンプ３７とを備えるとともに、電流モ
ニター用の抵抗ＲREF（以下、モニター抵抗）を備え
る。このモニター抵抗ＲREFの一端側は、トランジスタ
Ｔ15および抵抗３９を介して外部電源ＶEに接続される
とともに、オペアンプ３７の非反転入力（＋入力）に接
続され、他端側は、チップ２０の端子４０を介してグラ
ンドに接続されている。モニター抵抗ＲREFの値は例え
ば１５０Ωであり、また抵抗３２〜３５および３９の値
は任意の同一値である。
【００１５】ここで、本実施例の特徴点は、オペアンプ
３７の非反転入力（したがってモニター抵抗ＲREFの一
端側）をチップ２０の端子４１に接続し、この端子４１
とグランド間に、所定の外付け抵抗ＲREF’を接続した
ことにある。すなわち、モニター抵抗ＲREFと並列に外
付け抵抗ＲREF’を接続したことにある。外付け抵抗Ｒ
REF’の値は、ＲO：ＲREF＝ＲL：ＲREF’の関係を満足
するように、次式（６）に従って設定するのが望まし
い。
３７の非反転入力（したがってモニター抵抗ＲREFの一
端側）をチップ２０の端子４１に接続し、この端子４１
とグランド間に、所定の外付け抵抗ＲREF’を接続した
ことにある。すなわち、モニター抵抗ＲREFと並列に外
付け抵抗ＲREF’を接続したことにある。外付け抵抗Ｒ
REF’の値は、ＲO：ＲREF＝ＲL：ＲREF’の関係を満足
するように、次式（６）に従って設定するのが望まし
い。
【００１６】 ＲREF’＝（ＲREF／ＲO）×ＲL ……（６） ここで、ＲOはアナログ出力端子３０からみたラダー抵
抗網２１の合成抵抗値（回路インピーダンス）であり、
またＲLはアナログ出力端子３０に接続される回路のイ
ンピーダンス（または終端抵抗の値でもよい）である。
式（６）から理解されるようにＲREF’はＲLに比例し、
比例係数は、ＲREF／ＲO、すなわちモニター抵抗ＲREF
とラダー抵抗網２１の合成抵抗値の「比」で与えられ
る。モニター抵抗ＲREFとラダー抵抗網２１の各抵抗
（Ｒ、２Ｒ）は、共通基板上に同じプロセスで作り込ま
れるから、製造誤差は双方ともに同量づつ発生する。
抗網２１の合成抵抗値（回路インピーダンス）であり、
またＲLはアナログ出力端子３０に接続される回路のイ
ンピーダンス（または終端抵抗の値でもよい）である。
式（６）から理解されるようにＲREF’はＲLに比例し、
比例係数は、ＲREF／ＲO、すなわちモニター抵抗ＲREF
とラダー抵抗網２１の合成抵抗値の「比」で与えられ
る。モニター抵抗ＲREFとラダー抵抗網２１の各抵抗
（Ｒ、２Ｒ）は、共通基板上に同じプロセスで作り込ま
れるから、製造誤差は双方ともに同量づつ発生する。
【００１７】したがって、ＲREFやＲOの製造誤差が例え
ばＡ％であった場合でも、｛ＲREF（１＋Ａ）｝//
ＲREF’と｛ＲO（１＋Ａ）｝//ＲLの比が変化しないの
で、アナログ電圧ＶOを一定値にでき、安定化させるこ
とができる。
ばＡ％であった場合でも、｛ＲREF（１＋Ａ）｝//
ＲREF’と｛ＲO（１＋Ａ）｝//ＲLの比が変化しないの
で、アナログ電圧ＶOを一定値にでき、安定化させるこ
とができる。
【００１８】
【発明の効果】本発明によれば、電流モニター用抵抗の
両端をチップ外部に引き出し、該引き出し端に所定の外
付け抵抗を接続したので、チップ内抵抗素子の製造誤差
に拘らず、出力電圧を安定化することができる。
両端をチップ外部に引き出し、該引き出し端に所定の外
付け抵抗を接続したので、チップ内抵抗素子の製造誤差
に拘らず、出力電圧を安定化することができる。
【図１】一実施例の回路図である。
【図２】従来例の回路図である。
２１：Ｒ−２Ｒラダー抵抗網 ３０：アナログ出力端子 ４０、４１：端子（モニター抵抗の引き出し端子） ＲREF：モニター抵抗（電流モニター用の抵抗） ＲREF’：外付け抵抗
Claims (2)
- 【請求項１】電流モニター用の抵抗両端に生ずる電圧に
基づいてＲ−２Ｒラダー抵抗網への供給電流を安定化す
る安定化回路を備えたディジタル−アナログ変換器にお
いて、 前記電流モニター用抵抗やＲ−２Ｒラダー抵抗網を形成
した共通基板の外部に前記電流モニター用抵抗の両端を
引き出し、 該引き出し端に所定の外付け抵抗を接続するとともに、 該外付け抵抗の大きさを、前記モニター用抵抗の値やア
ナログ出力端子からみたＲ−２Ｒラダー抵抗網のインピ
ーダンス値およびアナログ出力端子に繋がる回路のイン
ピーダンス値に応じて設定したことを特徴とするディジ
タル−アナログ変換器。 - 【請求項２】モニター用抵抗の値をＲREF、アナログ出
力端子からみたＲ−２Ｒラダー抵抗網のインピーダンス
値をＲO、アナログ出力端子に繋がる回路のインピーダ
ンス値をＲLとした場合に、 外付け抵抗の値ＲREF’を、 ＲREF’＝（ＲREF／ＲO）×ＲL の関係式に従って設定することを特徴とする請求項１記
載のディジタル−アナログ変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28123391A JPH05122080A (ja) | 1991-10-28 | 1991-10-28 | デイジタル−アナログ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28123391A JPH05122080A (ja) | 1991-10-28 | 1991-10-28 | デイジタル−アナログ変換器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05122080A true JPH05122080A (ja) | 1993-05-18 |
Family
ID=17636224
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28123391A Withdrawn JPH05122080A (ja) | 1991-10-28 | 1991-10-28 | デイジタル−アナログ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05122080A (ja) |
-
1991
- 1991-10-28 JP JP28123391A patent/JPH05122080A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06314977A (ja) | 電流出力型デジタル／アナログ変換回路 | |
| JPH07249951A (ja) | 抵抗網回路装置およびこれを用いた可変利得装置 | |
| JPS6369324A (ja) | 可変電流源 | |
| US7256721B2 (en) | Network with multiple adjustment elements and sensitivities, and digital-to-analog converter implementing same | |
| JPH05175762A (ja) | 演算増幅器の利得調整回路 | |
| CN113098522A (zh) | 具有增加的乘法带宽的乘法数模转换器 | |
| US5729231A (en) | Digital-to-analog converter having improved resistance to variations in DC current gain | |
| JPH0123966B2 (ja) | ||
| JPS6313572B2 (ja) | ||
| JPS5919438B2 (ja) | ダイナミック制御レンジの大きな制御装置 | |
| JPH0846515A (ja) | デジタルアナログ変換装置 | |
| JP2706146B2 (ja) | 半導体集積回路 | |
| JPH031709A (ja) | 可変抵抗回路および可変利得増幅器 | |
| JPH0225286B2 (ja) | ||
| JP3043044B2 (ja) | Ｄ／ａ変換回路 | |
| JPH033521A (ja) | プログラマブル電流源 | |
| JP2003309469A (ja) | 半導体集積回路 | |
| JPS649775B2 (ja) | ||
| JPH08125538A (ja) | ディジタル・アナログ変換器 | |
| JP2507010B2 (ja) | フィルタ回路 | |
| JPH0425732B2 (ja) | ||
| JPH05268094A (ja) | ラダー形ｄａコンバータ | |
| JP3437059B2 (ja) | アナログ出力／アラーム出力切換回路 | |
| SU1606967A1 (ru) | Стабилизатор посто нного напр жени и тока | |
| JPH02301208A (ja) | 利得調整回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990107 |