JPH05268201A - クロック乗換え回路 - Google Patents
クロック乗換え回路Info
- Publication number
- JPH05268201A JPH05268201A JP4091588A JP9158892A JPH05268201A JP H05268201 A JPH05268201 A JP H05268201A JP 4091588 A JP4091588 A JP 4091588A JP 9158892 A JP9158892 A JP 9158892A JP H05268201 A JPH05268201 A JP H05268201A
- Authority
- JP
- Japan
- Prior art keywords
- read
- phase
- write
- memory
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【目的】 本発明は、例えばエラスティックストア回路
などのような、時分割多重されたデータのクロック乗換
えを行うクロック乗換え回路に関するものであり、回路
規模が小さいクロック乗換え回路を提供することを目的
とする。 【構成】 複数面のメモリを備え、書込み側では書込み
クロックを用いて時分割多重データをこれらのメモリを
フレーム毎に順番に切り替えて書き込み、読出し側では
読出し側クロックを用いてこれらのメモリをフレーム毎
に順番に切り替えて書き込んだデータを読み出すことで
クロックの乗換えを行うクロック乗換え回路において、
同一メモリにおける書込み位相と読出し位相の衝突の有
無を監視し検出する位相監視部１１と、位相監視部１１
で書込み位相と読出し位相の衝突が検出された時に読出
し位相を変えて書込み位相と読出し位相を所定位相差離
す位相制御部１２とを備えたことを特徴とするものであ
る。
などのような、時分割多重されたデータのクロック乗換
えを行うクロック乗換え回路に関するものであり、回路
規模が小さいクロック乗換え回路を提供することを目的
とする。 【構成】 複数面のメモリを備え、書込み側では書込み
クロックを用いて時分割多重データをこれらのメモリを
フレーム毎に順番に切り替えて書き込み、読出し側では
読出し側クロックを用いてこれらのメモリをフレーム毎
に順番に切り替えて書き込んだデータを読み出すことで
クロックの乗換えを行うクロック乗換え回路において、
同一メモリにおける書込み位相と読出し位相の衝突の有
無を監視し検出する位相監視部１１と、位相監視部１１
で書込み位相と読出し位相の衝突が検出された時に読出
し位相を変えて書込み位相と読出し位相を所定位相差離
す位相制御部１２とを備えたことを特徴とするものであ
る。
Description
【０００１】
【産業上の利用分野】本発明は、例えばエラスティック
ストア回路などのような、時分割多重されたデータのク
ロック乗換えを行うクロック乗換え回路に関するもので
ある。
ストア回路などのような、時分割多重されたデータのク
ロック乗換えを行うクロック乗換え回路に関するもので
ある。
【０００２】
【従来の技術】図６には従来のクロック乗換え回路が示
される。この従来例回路は時分割多重データ中の音声デ
ータ部分についてクロック乗換えを行うものであり、時
分割多重データからデマルチプレクサ２１で音声データ
を分離し、この音声データをＤ／Ａ変換器２２でディジ
タル／アナログ変換し、その変換後のアナログ音声デー
タを再びＡ／Ｄ変換器２３でアナログ／ディジタル変換
し、その変換後のディジタル音声データを再びマルチプ
レクサ２４で多重化して時分割多重データにする。この
変換の際、デマルチプレクサ２１とＤ／Ａ変換器２２は
書込みクロック（通常は伝送路クロック）で動作させ、
Ａ／Ｄ変換器２３とマルチプレクサ２４は読出しクロッ
ク（通常は局内クロック）で動作させることにより、時
分割多重データを書込みクロックから読出しクロックに
乗せ換えている。
される。この従来例回路は時分割多重データ中の音声デ
ータ部分についてクロック乗換えを行うものであり、時
分割多重データからデマルチプレクサ２１で音声データ
を分離し、この音声データをＤ／Ａ変換器２２でディジ
タル／アナログ変換し、その変換後のアナログ音声デー
タを再びＡ／Ｄ変換器２３でアナログ／ディジタル変換
し、その変換後のディジタル音声データを再びマルチプ
レクサ２４で多重化して時分割多重データにする。この
変換の際、デマルチプレクサ２１とＤ／Ａ変換器２２は
書込みクロック（通常は伝送路クロック）で動作させ、
Ａ／Ｄ変換器２３とマルチプレクサ２４は読出しクロッ
ク（通常は局内クロック）で動作させることにより、時
分割多重データを書込みクロックから読出しクロックに
乗せ換えている。
【０００３】
【発明が解決しようとする課題】従来のクロック乗換え
回路は、時分割多重データをＤ／Ａ変換し、さらにＡ／
Ｄ変換してクロック乗換えを行っているため、Ｄ／Ａ変
換器とＡ／Ｄ変換器が必要となるが、これらＤ／Ａ変換
器とＡ／Ｄ変換器は回路規模が大きいという問題があ
る。
回路は、時分割多重データをＤ／Ａ変換し、さらにＡ／
Ｄ変換してクロック乗換えを行っているため、Ｄ／Ａ変
換器とＡ／Ｄ変換器が必要となるが、これらＤ／Ａ変換
器とＡ／Ｄ変換器は回路規模が大きいという問題があ
る。
【０００４】本発明はかかる問題点に鑑みてなされたも
のであり、その目的とするところは、回路規模が小さい
クロック乗換え回路を提供することにある。
のであり、その目的とするところは、回路規模が小さい
クロック乗換え回路を提供することにある。
【０００５】
【課題を解決するための手段】図１は本発明にかかる原
理説明図である。本発明のクロック乗換え回路は、複数
面のメモリを備え、書込み側では書込みクロックを用い
て時分割多重データをこれらのメモリをフレーム毎に順
番に切り替えて書き込み、読出し側では読出し側クロッ
クを用いてこれらのメモリをフレーム毎に順番に切り替
えて書き込んだデータを読み出すことでクロックの乗換
えを行うクロック乗換え回路において、同一メモリにお
ける書込み位相と読出し位相の衝突の有無を監視し検出
する位相監視部１１と、位相監視部１１で書込み位相と
読出し位相の衝突が検出された時に読出し位相を変えて
書込み位相と読出し位相を所定位相差離す位相制御部１
２とを備えたことを特徴とするものである。
理説明図である。本発明のクロック乗換え回路は、複数
面のメモリを備え、書込み側では書込みクロックを用い
て時分割多重データをこれらのメモリをフレーム毎に順
番に切り替えて書き込み、読出し側では読出し側クロッ
クを用いてこれらのメモリをフレーム毎に順番に切り替
えて書き込んだデータを読み出すことでクロックの乗換
えを行うクロック乗換え回路において、同一メモリにお
ける書込み位相と読出し位相の衝突の有無を監視し検出
する位相監視部１１と、位相監視部１１で書込み位相と
読出し位相の衝突が検出された時に読出し位相を変えて
書込み位相と読出し位相を所定位相差離す位相制御部１
２とを備えたことを特徴とするものである。
【０００６】また本発明のクロック乗換え回路は、上述
のクロック乗換え回路において、メモリとして２面のメ
モリを持つようにし、位相制御部１１は、２面のメモリ
の読出し／非読出しを切り替えるための読出し切替え信
号を生成する読出し切替え信号生成部と、位相監視部か
らの衝突検出信号で出力信号の極性が反転するトグルス
イッチと、読出し切替え信号生成部からの読出し切替え
信号とトグルスイッチからの出力信号とが入力されて、
２面のフレームメモリのうちの一方を読出し側として指
定する読出しメモリ切替え信号を出力する排他的論理和
ゲートとで構成するようにすることができる。
のクロック乗換え回路において、メモリとして２面のメ
モリを持つようにし、位相制御部１１は、２面のメモリ
の読出し／非読出しを切り替えるための読出し切替え信
号を生成する読出し切替え信号生成部と、位相監視部か
らの衝突検出信号で出力信号の極性が反転するトグルス
イッチと、読出し切替え信号生成部からの読出し切替え
信号とトグルスイッチからの出力信号とが入力されて、
２面のフレームメモリのうちの一方を読出し側として指
定する読出しメモリ切替え信号を出力する排他的論理和
ゲートとで構成するようにすることができる。
【０００７】
【作用】位相監視部１１により同一メモリにおける書込
み位相と読出し位相の衝突が有るか否かを監視し、衝突
が検出された時には位相制御部１２により読出し位相を
変化させて、上記書込み位相と読出し位相を所定位相差
だけ離し、衝突状態を回避させる。
み位相と読出し位相の衝突が有るか否かを監視し、衝突
が検出された時には位相制御部１２により読出し位相を
変化させて、上記書込み位相と読出し位相を所定位相差
だけ離し、衝突状態を回避させる。
【０００８】メモリが２面構成である場合、この位相制
御部１２としては、位相監視部１１で衝突が検出される
毎にトグルスイッチの出力信号の極性を反転するように
し、このトグルスイッチの出力信号を用いて排他的論理
和ゲートを通過する読出し切替え信号の極性を制御する
ようにして読出しメモリ切替え信号とする構成とするこ
とができる。これにより、衝突が検出される毎に読出し
側のメモリが一方から他方に瞬時に切り替わることにな
り、したがって書込み位相と読出し位相が瞬時にほぼ１
８０度離れることになる。
御部１２としては、位相監視部１１で衝突が検出される
毎にトグルスイッチの出力信号の極性を反転するように
し、このトグルスイッチの出力信号を用いて排他的論理
和ゲートを通過する読出し切替え信号の極性を制御する
ようにして読出しメモリ切替え信号とする構成とするこ
とができる。これにより、衝突が検出される毎に読出し
側のメモリが一方から他方に瞬時に切り替わることにな
り、したがって書込み位相と読出し位相が瞬時にほぼ１
８０度離れることになる。
【０００９】
【実施例】以下、図面を参照して本発明の実施例を説明
する。図２には本発明の一実施例としてのクロック乗換
え回路が示される。この実施例は時分割多重データのフ
レーム中の一部分に入れられている音声データについて
書込みクロック（伝送路クロック）から読出しクロック
（局内クロック）にクロック乗換えを行うものである。
する。図２には本発明の一実施例としてのクロック乗換
え回路が示される。この実施例は時分割多重データのフ
レーム中の一部分に入れられている音声データについて
書込みクロック（伝送路クロック）から読出しクロック
（局内クロック）にクロック乗換えを行うものである。
【００１０】図２において、１、２はそれぞれが書込み
／読出し可能な２面のメモリであり、時分割多重データ
のフレーム毎に交互に切り替えられて、その時分割多重
データ中の音声データが書込みクロック速度で書き込ま
れ、また書き込まれたデータが読出しクロック速度で読
み出されるものである。これらのメモリ１、２にはｎビ
ット並列の時分割多重データがそれぞれデータ入力され
ており、書込み側の制御信号としては、書込みクロック
発生器６で発生した書込みクロックＣＬＫw 、フレーム
中の音声データの位置に応じた書込みタイミング信号
（ｄ）、一方のメモリを書込みイネーブル状態にするた
めの書込み用メモリ切替え信号（ｃ）がそれぞれ入力さ
れ、また読出し側の制御信号としては、読出しクロック
発生器４０で発生した読出しクロックＣＬＫR 、読出し
タイミング信号（ｈ）、一方のメモリを読出しイネーブ
ル状態にするための読出し用メモリ切替え信号（ｌ）が
それぞれ入力される。
／読出し可能な２面のメモリであり、時分割多重データ
のフレーム毎に交互に切り替えられて、その時分割多重
データ中の音声データが書込みクロック速度で書き込ま
れ、また書き込まれたデータが読出しクロック速度で読
み出されるものである。これらのメモリ１、２にはｎビ
ット並列の時分割多重データがそれぞれデータ入力され
ており、書込み側の制御信号としては、書込みクロック
発生器６で発生した書込みクロックＣＬＫw 、フレーム
中の音声データの位置に応じた書込みタイミング信号
（ｄ）、一方のメモリを書込みイネーブル状態にするた
めの書込み用メモリ切替え信号（ｃ）がそれぞれ入力さ
れ、また読出し側の制御信号としては、読出しクロック
発生器４０で発生した読出しクロックＣＬＫR 、読出し
タイミング信号（ｈ）、一方のメモリを読出しイネーブ
ル状態にするための読出し用メモリ切替え信号（ｌ）が
それぞれ入力される。
【００１１】３はメモリ１、２のうちの一方を書込みイ
ネーブル状態に切り替えるための書込み用メモリ切替え
信号（ｃ）を生成する書込み用メモリ切替え信号生成部
３であり、その生成した書込み用メモリ切替え信号は
系メモリ１とインバータを介して系メモリ２とに入力
されており、それにより一方のメモリが書込みイネーブ
ル状態の時には他方のメモリは書込みディスエーブル状
態となるようになっている。この書込み用メモリ切替え
信号は後述する書込み／読出し位相監視部４２にも入力
される。
ネーブル状態に切り替えるための書込み用メモリ切替え
信号（ｃ）を生成する書込み用メモリ切替え信号生成部
３であり、その生成した書込み用メモリ切替え信号は
系メモリ１とインバータを介して系メモリ２とに入力
されており、それにより一方のメモリが書込みイネーブ
ル状態の時には他方のメモリは書込みディスエーブル状
態となるようになっている。この書込み用メモリ切替え
信号は後述する書込み／読出し位相監視部４２にも入力
される。
【００１２】４は位相監視制御部であり、この位相監視
制御部４は同一メモリにおける書込み位相と読出し位相
の衝突の有無を監視していて、衝突検出時にはその読出
し位相を変化させることにより両位相を１８０度離すよ
う動作する。すなわち、この位相監視制御部４は、読出
し用メモリ切替え信号（ｌ）を系メモリ１とインバー
タを介して系メモリ２とに供給しており、一方のメモ
リにおいて書込み位相と読出し位相の衝突が生じた際に
は、読出し用メモリ切替え信号の極性を反転すること
で、読出しイネーブル状態のメモリを一方のメモリから
他方のメモリに瞬時に切り替え、それにより書込み位相
と読出し位相を１８０度離すようにしている。
制御部４は同一メモリにおける書込み位相と読出し位相
の衝突の有無を監視していて、衝突検出時にはその読出
し位相を変化させることにより両位相を１８０度離すよ
う動作する。すなわち、この位相監視制御部４は、読出
し用メモリ切替え信号（ｌ）を系メモリ１とインバー
タを介して系メモリ２とに供給しており、一方のメモ
リにおいて書込み位相と読出し位相の衝突が生じた際に
は、読出し用メモリ切替え信号の極性を反転すること
で、読出しイネーブル状態のメモリを一方のメモリから
他方のメモリに瞬時に切り替え、それにより書込み位相
と読出し位相を１８０度離すようにしている。
【００１３】この位相監視制御部４は、読出しクロック
ＣＬＫR を発生する読出しクロック発生器４０、読出し
用切替え信号（ｇ）を生成する読出し用切替え信号生成
部４１、書込み位相と読出し位相の衝突を監視する書込
み／読出し位相監視部４２、トグルスイッチとしてのト
グルフリップフロップ４３、排他的論理和（ＸＯＲ）ゲ
ート４４等を含み構成される。
ＣＬＫR を発生する読出しクロック発生器４０、読出し
用切替え信号（ｇ）を生成する読出し用切替え信号生成
部４１、書込み位相と読出し位相の衝突を監視する書込
み／読出し位相監視部４２、トグルスイッチとしてのト
グルフリップフロップ４３、排他的論理和（ＸＯＲ）ゲ
ート４４等を含み構成される。
【００１４】読出し用切替え信号生成部４１は読出しク
ロックＣＬＫR と読出し用フレームパルス（ｆ）が入力
されて、メモリ１と２の読出しイネーブル／ディスエー
ブルの期間を決める読出し切替え信号（ｇ）を生成す
る。この読出し切替え信号（ｇ）はＸＯＲゲート４４を
通ることにより読出し用メモリ切替え信号（ｌ）となっ
てメモリ１、２に供給される。
ロックＣＬＫR と読出し用フレームパルス（ｆ）が入力
されて、メモリ１と２の読出しイネーブル／ディスエー
ブルの期間を決める読出し切替え信号（ｇ）を生成す
る。この読出し切替え信号（ｇ）はＸＯＲゲート４４を
通ることにより読出し用メモリ切替え信号（ｌ）となっ
てメモリ１、２に供給される。
【００１５】書込み／読出し位相監視部４２は書込み用
メモリ切替え信号（ｃ）、書込みタイミング信号
（ｄ）、読出し用メモリ切替え信号（ｌ）、読出しタイ
ミング信号（ｈ）が入力されて、それらに基づいて同一
メモリでの書込み位相と読出し位相の衝突を検出するも
ので、その詳細な構成が図３に示される。すなわち、
系メモリ１での両位相の衝突を検出するためのＡＮＤゲ
ート４２１、４２２、フリップフロップ４２５と、系
メモリ２での両位相の衝突を検出するためのＡＮＤゲー
ト４２３、４２４、フリップフロップ４２６と、両検出
信号を重ねるＯＲゲート４２７からなる。
メモリ切替え信号（ｃ）、書込みタイミング信号
（ｄ）、読出し用メモリ切替え信号（ｌ）、読出しタイ
ミング信号（ｈ）が入力されて、それらに基づいて同一
メモリでの書込み位相と読出し位相の衝突を検出するも
ので、その詳細な構成が図３に示される。すなわち、
系メモリ１での両位相の衝突を検出するためのＡＮＤゲ
ート４２１、４２２、フリップフロップ４２５と、系
メモリ２での両位相の衝突を検出するためのＡＮＤゲー
ト４２３、４２４、フリップフロップ４２６と、両検出
信号を重ねるＯＲゲート４２７からなる。
【００１６】ここで、ＡＮＤゲート４２１には書込み用
メモリ切替え信号（ｃ）と書込みタイミング信号（ｄ）
が入力されてそのＡＮＤ出力信号（ｅ）がフリップフロ
ップ４２５のデータ入力端子に入力され、ＡＮＤゲート
４２２には読出し用メモリ切替え信号（ｌ）と読出しタ
イミング信号（ｈ）が入力されてそのＡＮＤ出力である
位相衝突検出用クロック（ｉ）がフリップフロップ４２
５のクロック入力端子に入力される。したがって、系
メモリ１において書込みタイミング信号（ｄ）が入力さ
れている間に読出しタイミング信号（ｈ）が入力される
と、フリップフロップ４２５の出力信号（ｊ）は“Ｈ”
になり、両タイミングが離れるまでその状態を継続す
る。この出力信号（ｊ）が衝突検出信号としてＯＲゲー
ト４２７を通って後段のトグルフリップフロップ４３に
送出される。
メモリ切替え信号（ｃ）と書込みタイミング信号（ｄ）
が入力されてそのＡＮＤ出力信号（ｅ）がフリップフロ
ップ４２５のデータ入力端子に入力され、ＡＮＤゲート
４２２には読出し用メモリ切替え信号（ｌ）と読出しタ
イミング信号（ｈ）が入力されてそのＡＮＤ出力である
位相衝突検出用クロック（ｉ）がフリップフロップ４２
５のクロック入力端子に入力される。したがって、系
メモリ１において書込みタイミング信号（ｄ）が入力さ
れている間に読出しタイミング信号（ｈ）が入力される
と、フリップフロップ４２５の出力信号（ｊ）は“Ｈ”
になり、両タイミングが離れるまでその状態を継続す
る。この出力信号（ｊ）が衝突検出信号としてＯＲゲー
ト４２７を通って後段のトグルフリップフロップ４３に
送出される。
【００１７】系メモリ２用の衝突監視回路も、書込み
用メモリ切替え信号（ｃ）と読出し用メモリ切替え信号
（ｌ）がそれぞれインバータで極性反転されてＡＮＤゲ
ート４２３、４２４に入力されていることを除いて、同
様の回路構成からなる。
用メモリ切替え信号（ｃ）と読出し用メモリ切替え信号
（ｌ）がそれぞれインバータで極性反転されてＡＮＤゲ
ート４２３、４２４に入力されていることを除いて、同
様の回路構成からなる。
【００１８】トグルフリップフロップ４３は書込み／読
出し位相監視部４２から“Ｈ”の衝突検出信号が入力さ
れる度に、その出力信号（ｋ）の極性を反転する。この
出力信号（ｋ）はＸＯＲゲート４４に入力されており、
したがってこのトグルフリップフロップ４３の出力信号
（ｋ）が反転される毎に（したがって書込み位相と読出
し位相の衝突が起こる毎に）、書込み／読出し位相監視
部４２からの読出し切替え信号（ｇ）に基づく読出し用
メモリ切替え信号（ｌ）の極性が反転し、読出しイネー
ブル状態のメモリが一方から他方に瞬時に切り替わる。
すなわち書込み位相と読出し位相が１８０度瞬時に離れ
る。
出し位相監視部４２から“Ｈ”の衝突検出信号が入力さ
れる度に、その出力信号（ｋ）の極性を反転する。この
出力信号（ｋ）はＸＯＲゲート４４に入力されており、
したがってこのトグルフリップフロップ４３の出力信号
（ｋ）が反転される毎に（したがって書込み位相と読出
し位相の衝突が起こる毎に）、書込み／読出し位相監視
部４２からの読出し切替え信号（ｇ）に基づく読出し用
メモリ切替え信号（ｌ）の極性が反転し、読出しイネー
ブル状態のメモリが一方から他方に瞬時に切り替わる。
すなわち書込み位相と読出し位相が１８０度瞬時に離れ
る。
【００１９】５は読出し切替え部であり、各メモリ１、
２から読み出した音声データが入力されて読出し用メモ
リ切替え信号（ｌ）で開閉制御されるＡＮＤゲート５
１、５２、これらＡＮＤゲート５１、５２の出力信号を
重ねるＯＲゲート５３、読み出した音声データを打ち直
すフリップフロップ５４などを含み構成される。この読
出し切替え部５は読出し用メモリ切替え信号（ｌ）で読
出しイネーブル状態に切り替えられた側のメモリから読
み出した音声データを選択してそれを時分割多重データ
として局内へ出力する回路である。
２から読み出した音声データが入力されて読出し用メモ
リ切替え信号（ｌ）で開閉制御されるＡＮＤゲート５
１、５２、これらＡＮＤゲート５１、５２の出力信号を
重ねるＯＲゲート５３、読み出した音声データを打ち直
すフリップフロップ５４などを含み構成される。この読
出し切替え部５は読出し用メモリ切替え信号（ｌ）で読
出しイネーブル状態に切り替えられた側のメモリから読
み出した音声データを選択してそれを時分割多重データ
として局内へ出力する回路である。
【００２０】この実施例回路の動作を図４のタイムチャ
ートを参照しつつ以下に説明する。図４は実施例回路の
各部信号のタイムチャートである。この図４において、
（ａ）は入力側の時分割多重データ、（ｂ）は書込み側
フレームパルス、（ｃ）は書込み用メモリ切替え信号、
（ｄ）は書込みタイミング信号、（ｅ）は書込み用メモ
リ切替え信号と書込みタイミング信号のＡＮＤ信号（す
なわち書込み／読出し位相監視部４２におけるＡＮＤゲ
ート４２１の出力信号）、（ｆ）は読出し側フレームパ
ルス、（ｇ）は読出し用切替え信号、（ｈ）は読出しタ
イミング信号、（ｉ）は衝突検出用クロック（すなわち
書込み／読出し位相監視部４２におけるＡＮＤゲート４
２２の出力信号）、（ｊ）は書込み／読出し位相監視部
４２におけるフリップフロップ４２５の出力信号、
（ｋ）はトグルフリップフロップ４３の出力信号、
（ｌ）は位相監視制御部４から出力される読出し用メモ
リ切替え信号である。
ートを参照しつつ以下に説明する。図４は実施例回路の
各部信号のタイムチャートである。この図４において、
（ａ）は入力側の時分割多重データ、（ｂ）は書込み側
フレームパルス、（ｃ）は書込み用メモリ切替え信号、
（ｄ）は書込みタイミング信号、（ｅ）は書込み用メモ
リ切替え信号と書込みタイミング信号のＡＮＤ信号（す
なわち書込み／読出し位相監視部４２におけるＡＮＤゲ
ート４２１の出力信号）、（ｆ）は読出し側フレームパ
ルス、（ｇ）は読出し用切替え信号、（ｈ）は読出しタ
イミング信号、（ｉ）は衝突検出用クロック（すなわち
書込み／読出し位相監視部４２におけるＡＮＤゲート４
２２の出力信号）、（ｊ）は書込み／読出し位相監視部
４２におけるフリップフロップ４２５の出力信号、
（ｋ）はトグルフリップフロップ４３の出力信号、
（ｌ）は位相監視制御部４から出力される読出し用メモ
リ切替え信号である。
【００２１】まずメモリ１、２の書込み動作を説明す
る。書込みメモリ切替え信号（ｃ）は時分割多重データ
（ａ）のフレーム周期に同期して“Ｈ”と“Ｌ”に極性
切替えしており、この書込みメモリ切替え信号（ｃ）が
“Ｈ”の時には系メモリ１が書込みモードとなり、
“Ｌ”の時には系メモリ２が書込みモードとなる。そ
して書込みタイミング信号（ｄ）が入力されたタイミン
グで、書込みモードとなっている側のメモリに時分割多
重データ（ａ）が書き込まれる。ここでは、時分割多重
データ中の音声データ（図３の（ａ）における斜線部
分）がメモリに書き込まれる。
る。書込みメモリ切替え信号（ｃ）は時分割多重データ
（ａ）のフレーム周期に同期して“Ｈ”と“Ｌ”に極性
切替えしており、この書込みメモリ切替え信号（ｃ）が
“Ｈ”の時には系メモリ１が書込みモードとなり、
“Ｌ”の時には系メモリ２が書込みモードとなる。そ
して書込みタイミング信号（ｄ）が入力されたタイミン
グで、書込みモードとなっている側のメモリに時分割多
重データ（ａ）が書き込まれる。ここでは、時分割多重
データ中の音声データ（図３の（ａ）における斜線部
分）がメモリに書き込まれる。
【００２２】次に、メモリ１、２からの読出し動作を説
明する。位相監視制御部４から出力される読出し用メモ
リ切替え信号（ｌ）が“Ｈ”である時には系メモリ１
が読出しモードとなり、“Ｌ”である時には系メモリ
２が読出しモードとなり、読出しタイミング信号（ｈ）
が入力されたタイミングで、読出しモードとなっている
側のメモリから音声データが読み出されて、読出し切替
え部５を介して後段回路に送出される。
明する。位相監視制御部４から出力される読出し用メモ
リ切替え信号（ｌ）が“Ｈ”である時には系メモリ１
が読出しモードとなり、“Ｌ”である時には系メモリ
２が読出しモードとなり、読出しタイミング信号（ｈ）
が入力されたタイミングで、読出しモードとなっている
側のメモリから音声データが読み出されて、読出し切替
え部５を介して後段回路に送出される。
【００２３】いま、系メモリ１において書込み位相と
読出し位相が衝突したものとする。すなわち、図４のタ
イムチャートの中央付近に示すように、信号（ｅ）と信
号（ｉ）が重なり合ったため位相衝突状態が検出された
ものとする。これにより書込み／読出し位相監視部４２
のフリップフロップ４２５の出力信号（ｊ）は“Ｈ”と
なり、この出力信号（ｊ）によってトグルフリップフロ
ップ４３の出力信号（ｋ）はそれまでの“Ｌ”から
“Ｈ”に極性反転する。この結果、読出し用メモリ切替
え信号（ｌ）も極性反転し、読出しモードのメモリが
系メモリ１から系メモリ２に切り替わる。これにより
書込み位相と読出し位相は１８０度瞬時に離されたこと
になり、両位相の衝突状態を解消することができる。
読出し位相が衝突したものとする。すなわち、図４のタ
イムチャートの中央付近に示すように、信号（ｅ）と信
号（ｉ）が重なり合ったため位相衝突状態が検出された
ものとする。これにより書込み／読出し位相監視部４２
のフリップフロップ４２５の出力信号（ｊ）は“Ｈ”と
なり、この出力信号（ｊ）によってトグルフリップフロ
ップ４３の出力信号（ｋ）はそれまでの“Ｌ”から
“Ｈ”に極性反転する。この結果、読出し用メモリ切替
え信号（ｌ）も極性反転し、読出しモードのメモリが
系メモリ１から系メモリ２に切り替わる。これにより
書込み位相と読出し位相は１８０度瞬時に離されたこと
になり、両位相の衝突状態を解消することができる。
【００２４】この衝突時における音声データの読出し態
様について図５を参照して以下に説明する。図中、
（イ）は書込みクロックＣＬＫw より読出しクロックＣ
ＬＫR のほうが速かった場合、（ロ）は読出しクロック
ＣＬＫR より書込みクロックＣＬＫw が速かった場合の
ものである。
様について図５を参照して以下に説明する。図中、
（イ）は書込みクロックＣＬＫw より読出しクロックＣ
ＬＫR のほうが速かった場合、（ロ）は読出しクロック
ＣＬＫR より書込みクロックＣＬＫw が速かった場合の
ものである。
【００２５】まず、（イ）の読出しクロックが速い場合
について説明する。いま、メモリ１には時分割多重デー
タのフレームが到来する毎に、音声データがａ、ｃ、
ｅ、ｇ、ｉ・・・の順で書き込まれ、メモリ２には音声
データがｂ、ｄ、ｆ、ｈ・・・の順で書き込まれるもの
とする。読出しは図中の矢印のポイントで行われる。つ
まり、まずメモリ１の音声データａを読み出し、次にメ
モリ２の音声データｂを読み出し、・・というように読
み出しを行う。いまメモリ１の音声データｅを読み出そ
うとした時、書込み位相と読出し位相が衝突したものと
する。すると、本実施例のクロック乗換え回路は、上述
した動作により読出しモードのメモリをメモリ１からメ
モリ２に切り替え、メモリ２から音声データｆを読み出
すようにし、以降、通常の読出し動作を繰り返す。この
結果、読み出された音声データは、ａ、ｂ、ｃ、ｄ、
ｆ、ｇ、ｈ・・・となり、音声データｅは読み飛ばされ
ることになる。このようにこの実施例回路では、ビット
あふれ時には読出しデータが廃棄されることになる。
について説明する。いま、メモリ１には時分割多重デー
タのフレームが到来する毎に、音声データがａ、ｃ、
ｅ、ｇ、ｉ・・・の順で書き込まれ、メモリ２には音声
データがｂ、ｄ、ｆ、ｈ・・・の順で書き込まれるもの
とする。読出しは図中の矢印のポイントで行われる。つ
まり、まずメモリ１の音声データａを読み出し、次にメ
モリ２の音声データｂを読み出し、・・というように読
み出しを行う。いまメモリ１の音声データｅを読み出そ
うとした時、書込み位相と読出し位相が衝突したものと
する。すると、本実施例のクロック乗換え回路は、上述
した動作により読出しモードのメモリをメモリ１からメ
モリ２に切り替え、メモリ２から音声データｆを読み出
すようにし、以降、通常の読出し動作を繰り返す。この
結果、読み出された音声データは、ａ、ｂ、ｃ、ｄ、
ｆ、ｇ、ｈ・・・となり、音声データｅは読み飛ばされ
ることになる。このようにこの実施例回路では、ビット
あふれ時には読出しデータが廃棄されることになる。
【００２６】次に、まず、（ロ）の書込みクロックが速
い場合について説明する。上述と同じように、メモリ１
には時分割多重データのフレームが到来する毎に、音声
データがａ、ｃ、ｅ、ｇ、ｉ・・・の順でメモリ２には
音声データがｂ、ｄ、ｆ、ｈ・・・の順で書き込まれ
る。読出しは、最初はメモリ１の音声データａを読み出
し、次にメモリ２の音声データｂを読み出し、・・とい
うように、音声データｅまで読み出されたものとし、次
にメモリ２の音声データｆを読み出そうとした時に書込
み位相と読出し位相の衝突が起こったものとする。この
時、読出しモードのメモリはメモリ２からメモリ１に切
り替わり、メモリ１の音声データｅが再び読み出され、
次にはメモリ２から音声データｆが読み出される。この
結果、読み出された音声データは、ａ、ｂ、ｃ、ｄ、
ｅ、ｅ、ｆ、ｇ、ｈ・・・となり、音声データｅは二度
読みされることになる。このようにこの実施例回路で
は、ビット欠けを起こした時には読出しデータが繰り返
し読み出されることになる。
い場合について説明する。上述と同じように、メモリ１
には時分割多重データのフレームが到来する毎に、音声
データがａ、ｃ、ｅ、ｇ、ｉ・・・の順でメモリ２には
音声データがｂ、ｄ、ｆ、ｈ・・・の順で書き込まれ
る。読出しは、最初はメモリ１の音声データａを読み出
し、次にメモリ２の音声データｂを読み出し、・・とい
うように、音声データｅまで読み出されたものとし、次
にメモリ２の音声データｆを読み出そうとした時に書込
み位相と読出し位相の衝突が起こったものとする。この
時、読出しモードのメモリはメモリ２からメモリ１に切
り替わり、メモリ１の音声データｅが再び読み出され、
次にはメモリ２から音声データｆが読み出される。この
結果、読み出された音声データは、ａ、ｂ、ｃ、ｄ、
ｅ、ｅ、ｆ、ｇ、ｈ・・・となり、音声データｅは二度
読みされることになる。このようにこの実施例回路で
は、ビット欠けを起こした時には読出しデータが繰り返
し読み出されることになる。
【００２７】さて、このようにビット書込み／読出し位
相の衝突時にビット欠けを起こした時には前フレームの
データを繰り返し送出し、ビットあふれ時にはデータを
捨てることになるが、取り扱うデータが音声データであ
る場合、音声データは前後のデータとの相関性が強いの
で、それらビット欠け／ビットあふれした位置にダミー
のデータを挿入するよりも、聴感上の雑音感を軽減でき
るというメリットがある。
相の衝突時にビット欠けを起こした時には前フレームの
データを繰り返し送出し、ビットあふれ時にはデータを
捨てることになるが、取り扱うデータが音声データであ
る場合、音声データは前後のデータとの相関性が強いの
で、それらビット欠け／ビットあふれした位置にダミー
のデータを挿入するよりも、聴感上の雑音感を軽減でき
るというメリットがある。
【００２８】本発明の実施にあたっては種々の変形形態
が可能である。例えば上述の実施例では、時分割多重デ
ータを書き込むメモリとして２面設けたが、これを３面
として、時分割多重データをそれらに順繰りに書き込
み、また順繰りに読み出す構成としてもよい。
が可能である。例えば上述の実施例では、時分割多重デ
ータを書き込むメモリとして２面設けたが、これを３面
として、時分割多重データをそれらに順繰りに書き込
み、また順繰りに読み出す構成としてもよい。
【００２９】
【発明の効果】以上に説明したように、本発明によれ
ば、Ｄ／Ａ変換器やＡ／Ｄ変換器を用いなくともクロッ
ク乗換えを行うことができるから、クロック乗換え回路
の回路規模を小さくできる。また音声データのクロック
乗換えにあたっては書込み／読出し位相の衝突があって
も雑音感を小さくすることができる。
ば、Ｄ／Ａ変換器やＡ／Ｄ変換器を用いなくともクロッ
ク乗換えを行うことができるから、クロック乗換え回路
の回路規模を小さくできる。また音声データのクロック
乗換えにあたっては書込み／読出し位相の衝突があって
も雑音感を小さくすることができる。
【図１】本発明に係る原理説明図である。
【図２】本発明の一実施例としてのクロック乗換え回路
を示す図である。
を示す図である。
【図３】実施例回路における書込み／読出し位相監視部
の構成例を示す図である。
の構成例を示す図である。
【図４】実施例回路のタイムチャートである。
【図５】実施例回路における書込み／読出し位相衝突時
の読出しデータの状態を説明する図である。
の読出しデータの状態を説明する図である。
【図６】クロック乗換え回路の従来例を示す図である。
１、２ メモリ ３ 書込み用メモリ切替え信号生成部 ４ 位相監視制御部 ５ 読出し切替え部 ６ 書込みクロック発生器 ２１ デマルチプレクサ ２２ Ｄ／Ａ変換器 ２３ Ａ／Ｄ変換器 ２４ マルチプレクサ ４０ 読出しクロック発生器 ４１ 読出し用切替え信号生成部 ４２ 書込み／読出し位相監視部 ４３ トグルフリップフロップ ４４ ＸＯＲゲート ５１、５２ ＡＮＤゲート ５３ ＯＲゲート ５４ フリップフロップ ４２１〜４２４ ＡＮＤゲート ４２５、４２６ フリップフロップ ４２７ ＯＲゲート
Claims (2)
- 【請求項１】 複数面のメモリを備え、書込み側では書
込みクロックを用いて時分割多重データをこれらのメモ
リをフレーム毎に順番に切り替えて書き込み、読出し側
では読出し側クロックを用いてこれらのメモリをフレー
ム毎に順番に切り替えて書き込んだデータを読み出すこ
とでクロックの乗換えを行うクロック乗換え回路におい
て、 同一メモリにおける書込み位相と読出し位相の衝突の有
無を監視し検出する位相監視部（１１）と、 該位相監視部で該書込み位相と読出し位相の衝突が検出
された時に読出し位相を変えて該書込み位相と読出し位
相を所定位相差離す位相制御部（１２）とを備えたこと
を特徴とするクロック乗換え回路。 - 【請求項２】 該メモリとして２面のメモリを備え、 該位相制御部は、 該２面のメモリの読出し／非読出しを切り替えるための
読出し切替え信号を生成する読出し切替え信号生成部
と、 該位相監視部からの衝突検出信号で出力信号の極性が反
転するトグルスイッチと、 該読出し切替え信号生成部からの読出し切替え信号と該
トグルスイッチからの出力信号とが入力されて、該２面
のフレームメモリのうちの一方を読出し側として指定す
る読出しメモリ切替え信号を出力する排他的論理和ゲー
トとからなる請求項１記載のクロック乗換え回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4091588A JPH05268201A (ja) | 1992-03-17 | 1992-03-17 | クロック乗換え回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4091588A JPH05268201A (ja) | 1992-03-17 | 1992-03-17 | クロック乗換え回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05268201A true JPH05268201A (ja) | 1993-10-15 |
Family
ID=14030713
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4091588A Withdrawn JPH05268201A (ja) | 1992-03-17 | 1992-03-17 | クロック乗換え回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05268201A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6397272B1 (en) | 1998-03-02 | 2002-05-28 | Oki Electric Industry Co., Ltd. | Interruption processing circuit for receiving and storing data associated with an event |
| US6597627B2 (en) | 2001-08-13 | 2003-07-22 | Oki Electric Industry Co., Ltd. | Clock switching circuitry for avoiding conflict of data handling occuring in a memory |
-
1992
- 1992-03-17 JP JP4091588A patent/JPH05268201A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6397272B1 (en) | 1998-03-02 | 2002-05-28 | Oki Electric Industry Co., Ltd. | Interruption processing circuit for receiving and storing data associated with an event |
| US6597627B2 (en) | 2001-08-13 | 2003-07-22 | Oki Electric Industry Co., Ltd. | Clock switching circuitry for avoiding conflict of data handling occuring in a memory |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2999845B2 (ja) | シリアルアクセスメモリの倍速コントロール方式 | |
| KR20070108293A (ko) | 반도체기억장치 | |
| JPH02192337A (ja) | 位相調整回路 | |
| JPS63139415A (ja) | クロック信号マルチプレクサ | |
| JPH05268201A (ja) | クロック乗換え回路 | |
| JPS62206976A (ja) | ビデオメモリ−の制御装置 | |
| JP4387371B2 (ja) | メモリ装置、その使用、および、データワードの同期方法 | |
| JPH03127526A (ja) | 同期化装置 | |
| JP2626476B2 (ja) | フレームアライナ | |
| US6907095B1 (en) | Clock ride-over method and circuit | |
| JPH01208791A (ja) | 半導体記憶回路 | |
| JP3989099B2 (ja) | 位相調整回路 | |
| JP2973725B2 (ja) | サブフレーム同期信号検出回路 | |
| KR19980050372A (ko) | 데이타 전송 동기용 클럭 발생장치 | |
| JPH02114732A (ja) | フレーム変換回路 | |
| JP2871688B2 (ja) | ディジタル信号の多重化回路と多重分離回路 | |
| JPH0691523B2 (ja) | フレーム同期方式 | |
| KR0172459B1 (ko) | 클럭재생방법 및 장치 | |
| JPH10145344A (ja) | ビット位相同期回路 | |
| JPS62259133A (ja) | 遅延插脱によるスリツプ制御方式 | |
| JPH0630513B2 (ja) | デ−タ伝送バツフア回路 | |
| JPH1127250A (ja) | ビット同期装置 | |
| JPH04258047A (ja) | データ変換装置 | |
| JPH0897729A (ja) | エラスティックストア | |
| JPH02123843A (ja) | 遅延挿脱方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990518 |