JPH0526970A - 波形発生装置 - Google Patents
波形発生装置Info
- Publication number
- JPH0526970A JPH0526970A JP3182601A JP18260191A JPH0526970A JP H0526970 A JPH0526970 A JP H0526970A JP 3182601 A JP3182601 A JP 3182601A JP 18260191 A JP18260191 A JP 18260191A JP H0526970 A JPH0526970 A JP H0526970A
- Authority
- JP
- Japan
- Prior art keywords
- output
- waveform
- data
- memory
- control means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【目的】メモリのハードによらず効率良く任意の時間分
解能の波形を高速に出力できる波形発生装置の実現。 【構成】出力波形データ用の複数のメモリと、このメモ
リの動作を制御する記憶回路制御手段と、メモリのデー
タの信号を切り換える出力切換手段と、記憶回路制御手
段と出力切換手段との動作の速度の変換を行う動作速度
制御手段とを設け、出力波形の時間分解能がメモリの数
に寄らないことを特徴とする波形発生装置である
解能の波形を高速に出力できる波形発生装置の実現。 【構成】出力波形データ用の複数のメモリと、このメモ
リの動作を制御する記憶回路制御手段と、メモリのデー
タの信号を切り換える出力切換手段と、記憶回路制御手
段と出力切換手段との動作の速度の変換を行う動作速度
制御手段とを設け、出力波形の時間分解能がメモリの数
に寄らないことを特徴とする波形発生装置である
Description
【０００１】
【産業上の利用分野】本発明は、波形発生装置に関する
ものであり、詳しくは高速の波形データの出力にあたっ
てのメモリの読出し方法に関するものである。
ものであり、詳しくは高速の波形データの出力にあたっ
てのメモリの読出し方法に関するものである。
【０００２】
【従来の技術】従来の波形発生装置の高速波形の出力方
法は、複数（ここではＮ個）の波形メモリから同時に波
形データを読出し、そのＮ個のデータをマルチプレクサ
で順次切換え、ＤＡ変換して出力するものである。（現
在の高速波形発生の技術においては、メモリのアクセス
タイムが一番問題になるのでこの様に、一遍にメモリか
らデータを読み出すことにより高速化を実現する）例え
ば図４（ａ）に示すように１個の繰返波形を（Ｎ＋Ｎ
´）個のデータをもとに出力する場合を考える。従来例
では、Ｎ個のデータをまとめて出力することになるから
図４（ｂ）に示すように、１個の繰返波形を（Ｎ＋Ｎ
´）がＮの最小公倍数になるように、何回か（ここでは
ｉ回）繰り返したデータをメモリに格納して、この（Ｎ
＋Ｎ´）×ｉ個のデータを出力して対応していた。
法は、複数（ここではＮ個）の波形メモリから同時に波
形データを読出し、そのＮ個のデータをマルチプレクサ
で順次切換え、ＤＡ変換して出力するものである。（現
在の高速波形発生の技術においては、メモリのアクセス
タイムが一番問題になるのでこの様に、一遍にメモリか
らデータを読み出すことにより高速化を実現する）例え
ば図４（ａ）に示すように１個の繰返波形を（Ｎ＋Ｎ
´）個のデータをもとに出力する場合を考える。従来例
では、Ｎ個のデータをまとめて出力することになるから
図４（ｂ）に示すように、１個の繰返波形を（Ｎ＋Ｎ
´）がＮの最小公倍数になるように、何回か（ここでは
ｉ回）繰り返したデータをメモリに格納して、この（Ｎ
＋Ｎ´）×ｉ個のデータを出力して対応していた。
【０００３】
【発明が解決しようとする課題】この為、メモリの容量
がたくさん必要になるという問題があった。本発明はこ
の様な問題点を解決するためになされたものであり、高
速で任意の時間分解能をもつ波形を出力する波形発生装
置を示すことを目的とする。
がたくさん必要になるという問題があった。本発明はこ
の様な問題点を解決するためになされたものであり、高
速で任意の時間分解能をもつ波形を出力する波形発生装
置を示すことを目的とする。
【０００４】
【課題を解決するための手段】本発明は、出力波形のデ
ータが格納されている複数の記憶回路と、前記複数の記
憶回路の動作を制御する記憶回路制御手段と、前記複数
の記憶回路からの出力波形のデータの信号を切り換える
出力切換手段と、記憶回路制御手段と出力切換手段との
動作の速度の変換を行う動作速度制御手段とを設け、任
意のデジタルデータからなる波形を発生できることを特
徴とする波形発生装置である。
ータが格納されている複数の記憶回路と、前記複数の記
憶回路の動作を制御する記憶回路制御手段と、前記複数
の記憶回路からの出力波形のデータの信号を切り換える
出力切換手段と、記憶回路制御手段と出力切換手段との
動作の速度の変換を行う動作速度制御手段とを設け、任
意のデジタルデータからなる波形を発生できることを特
徴とする波形発生装置である。
【０００５】
【作用】メモリの読出し速度を可変にすることで、メモ
リの読出し周期を任意にすることで、任意の時間分解能
の出力波形を得る。
リの読出し周期を任意にすることで、任意の時間分解能
の出力波形を得る。
【０００６】
【実施例】図１は、本発明の基本的なハードウエア構成
図である。
図である。
【０００７】１は記憶回路制御手段で、メモリに相当す
る記憶回路３１〜３ｎの読出しアドレスを出力する。２
は動作速度制御手段で、記憶回路制御手段１と出力切換
手段４との動作の速度の変換すなわち各々にそのデータ
の波形の読出しに応じた速度のクロックを出力する。３
は記憶手段で記憶回路３１〜３ｎから構成され、これら
は波形データの格納されたメモリである。４は波形デー
タを切り換えて出力する出力切換手段で、記憶回路３１
〜３ｎからの波形データを一端保持し順次出力する。
る記憶回路３１〜３ｎの読出しアドレスを出力する。２
は動作速度制御手段で、記憶回路制御手段１と出力切換
手段４との動作の速度の変換すなわち各々にそのデータ
の波形の読出しに応じた速度のクロックを出力する。３
は記憶手段で記憶回路３１〜３ｎから構成され、これら
は波形データの格納されたメモリである。４は波形デー
タを切り換えて出力する出力切換手段で、記憶回路３１
〜３ｎからの波形データを一端保持し順次出力する。
【０００８】この様な構成では、図４（ａ）に示すよう
な（Ｎ＋Ｎ´）個数のデータで１周期分の波形を出力し
ようとするとき、出力切換手段から１個あたりのデータ
を出力する速度は変えないで、使用する記憶回路３１〜
３ｎの数に応じた記憶回路３１〜３ｎの読出し時間を変
える。これは動作速度制御手段２に設定されており、そ
の設定に応じた信号を記憶回路制御手段１に出力する。
記憶回路制御手段１では、前記の信号に基づいた読出し
時間で記憶回路３１〜３ｎからデータを読み出す。
な（Ｎ＋Ｎ´）個数のデータで１周期分の波形を出力し
ようとするとき、出力切換手段から１個あたりのデータ
を出力する速度は変えないで、使用する記憶回路３１〜
３ｎの数に応じた記憶回路３１〜３ｎの読出し時間を変
える。これは動作速度制御手段２に設定されており、そ
の設定に応じた信号を記憶回路制御手段１に出力する。
記憶回路制御手段１では、前記の信号に基づいた読出し
時間で記憶回路３１〜３ｎからデータを読み出す。
【０００９】図２は、本発明の一実施例である。図にお
いて図１と同一のものは同符号を付ける。１１はアドレ
ス発生器で、分周器２からのメモリ制御クロックに同期
して波形メモリ３１〜３ｎにアドレスｓ2 を出力する。
１２はクロック切り替えメモリで、ＣＰＵ６からの制御
信号に基づき、波形メモリのアクセスタイムの設定を格
納する。１３はカウンタで、分周器２からのメモリ制御
クロックをカウントし、クロック切り替えメモリ１２か
らの設定でカウントをリセットし、カウントを開始す
る。また前記リセット時は図１における記憶回路制御手
段１はこれらアドレス発生器１１とクロック切り替えメ
モリ１２とカウンタ１３から構成される。４１〜４Ｎは
レジスタで、波形メモリ３１〜３ｎから出力した波形デ
ータを、同時に格納する。これは、必ずしも波形メモリ
３１〜３ｎの各々のデータがレジスタ４１〜４Ｎに各々
格納される場合だけでなく、各波形メモリがレジスタ４
１〜４Ｎの各々のビットに対応して入力される場合も含
む。４０はマルチプレクサで、レジスタ４１〜４Ｎから
のデータを分周器２からの出力クロックと、カウンタ１
３からの制御クロックの周波数を示す信号ｓ1 に基づ
き、レジスタ４１〜４Ｎからのデータを信号ｓ3 を順次
出力する。また波形メモリ３１〜３ｎには、あらかじめ
ＣＰＵ６からの制御で動作するマルチプレクサ７を介し
て波形データが書き込きこんでおく。
いて図１と同一のものは同符号を付ける。１１はアドレ
ス発生器で、分周器２からのメモリ制御クロックに同期
して波形メモリ３１〜３ｎにアドレスｓ2 を出力する。
１２はクロック切り替えメモリで、ＣＰＵ６からの制御
信号に基づき、波形メモリのアクセスタイムの設定を格
納する。１３はカウンタで、分周器２からのメモリ制御
クロックをカウントし、クロック切り替えメモリ１２か
らの設定でカウントをリセットし、カウントを開始す
る。また前記リセット時は図１における記憶回路制御手
段１はこれらアドレス発生器１１とクロック切り替えメ
モリ１２とカウンタ１３から構成される。４１〜４Ｎは
レジスタで、波形メモリ３１〜３ｎから出力した波形デ
ータを、同時に格納する。これは、必ずしも波形メモリ
３１〜３ｎの各々のデータがレジスタ４１〜４Ｎに各々
格納される場合だけでなく、各波形メモリがレジスタ４
１〜４Ｎの各々のビットに対応して入力される場合も含
む。４０はマルチプレクサで、レジスタ４１〜４Ｎから
のデータを分周器２からの出力クロックと、カウンタ１
３からの制御クロックの周波数を示す信号ｓ1 に基づ
き、レジスタ４１〜４Ｎからのデータを信号ｓ3 を順次
出力する。また波形メモリ３１〜３ｎには、あらかじめ
ＣＰＵ６からの制御で動作するマルチプレクサ７を介し
て波形データが書き込きこんでおく。
【００１０】この様な構成の動作を図３に示すタイムチ
ャートを用いて説明する。このときの構成は、波形メモ
リ３１〜…は、８ビットのものを１０個使用し、レジス
タ４１〜…は１０ビットのものを８個使用するものとす
る。またこれらは、波形メモリ３１からの出力データ
は、レジスタ４１〜４８の１ビット目になり、波形メモ
リ３２からの出力データは、レジスタ４１〜４８の２ビ
ット目になり、波形メモリ３３からの出力データは、レ
ジスタ４１〜４８の３ビット目に…という方法で使用し
ている。図４（ａ）での波形を５２個のデータで出力す
る場合で具体的に動作を説明する。この場合、レジスタ
４１〜４８からのデータを３回、レジスタ４１〜４７か
らのデータを４回出力すれば良い。すなわち信号ｓ3か
らは、波形の一周期分でデータを８個，８個，８個，７
個，７個，７個，７個と出力することになる。また、図
３内のクロック切り替えメモリ１２には、レジスタ４１
〜４８からのデータを３回、レジスタ４１〜４７からの
データを４回出力するという情報を設定する。図３では
この様な構成の波形発生装置の波形メモリにどの様なタ
イミングで読出しアドレスを与え、マルチプレクサ４０
からデータが出力されるかを示すものである。まず、分
周信号ｓ1 は、１回の波形メモリのアクセスにより信号
ｓ3 でを出力するように設定されているから、分周器２
では内部クロックを８分周した周期（内部クロックの1/
8 の周波数）で読出しアドレスｓ2 を出力する。この期
間に読み出されたデータは、レジスタ４１〜４８とマル
チプレクサ４０を介し、信号ｓ3 として出力される。カ
ウンタ１３では、８分周した信号が何回出力されたかカ
ウントし、設定通り３回出力されたところで、分周信号
ｓ1 をレジスタ４１〜４７からのデータを出力するよう
に変化させる。分周器２ではこの分周信号ｓ1 を入力
し、内部クロックを７分周した周期（内部クロックの1/
7 の周波数）で読出しアドレスｓ2 を出力する。カウン
タ１３では分周信号ｓ1 が変化したときにリセットして
いるから、この７分周した周期（内部クロックの1/7 の
周波数）が何回出力されたかカウントし、設定通り４回
出力されたところで、再び分周信号ｓ1 をレジスタ４１
〜４８からのデータを出力するように変化させる。この
例では、メモリの読出し周期は８分周した信号で３回、
７分周した信号で４回と設定されているが、波形を幾つ
のデータで出力するかという個数によって変わるもので
ある。
ャートを用いて説明する。このときの構成は、波形メモ
リ３１〜…は、８ビットのものを１０個使用し、レジス
タ４１〜…は１０ビットのものを８個使用するものとす
る。またこれらは、波形メモリ３１からの出力データ
は、レジスタ４１〜４８の１ビット目になり、波形メモ
リ３２からの出力データは、レジスタ４１〜４８の２ビ
ット目になり、波形メモリ３３からの出力データは、レ
ジスタ４１〜４８の３ビット目に…という方法で使用し
ている。図４（ａ）での波形を５２個のデータで出力す
る場合で具体的に動作を説明する。この場合、レジスタ
４１〜４８からのデータを３回、レジスタ４１〜４７か
らのデータを４回出力すれば良い。すなわち信号ｓ3か
らは、波形の一周期分でデータを８個，８個，８個，７
個，７個，７個，７個と出力することになる。また、図
３内のクロック切り替えメモリ１２には、レジスタ４１
〜４８からのデータを３回、レジスタ４１〜４７からの
データを４回出力するという情報を設定する。図３では
この様な構成の波形発生装置の波形メモリにどの様なタ
イミングで読出しアドレスを与え、マルチプレクサ４０
からデータが出力されるかを示すものである。まず、分
周信号ｓ1 は、１回の波形メモリのアクセスにより信号
ｓ3 でを出力するように設定されているから、分周器２
では内部クロックを８分周した周期（内部クロックの1/
8 の周波数）で読出しアドレスｓ2 を出力する。この期
間に読み出されたデータは、レジスタ４１〜４８とマル
チプレクサ４０を介し、信号ｓ3 として出力される。カ
ウンタ１３では、８分周した信号が何回出力されたかカ
ウントし、設定通り３回出力されたところで、分周信号
ｓ1 をレジスタ４１〜４７からのデータを出力するよう
に変化させる。分周器２ではこの分周信号ｓ1 を入力
し、内部クロックを７分周した周期（内部クロックの1/
7 の周波数）で読出しアドレスｓ2 を出力する。カウン
タ１３では分周信号ｓ1 が変化したときにリセットして
いるから、この７分周した周期（内部クロックの1/7 の
周波数）が何回出力されたかカウントし、設定通り４回
出力されたところで、再び分周信号ｓ1 をレジスタ４１
〜４８からのデータを出力するように変化させる。この
例では、メモリの読出し周期は８分周した信号で３回、
７分周した信号で４回と設定されているが、波形を幾つ
のデータで出力するかという個数によって変わるもので
ある。
【００１１】前記の動作で説明したように、設定に基づ
き波形メモリの読出しのアクセスタイムを内部クロック
の８分周または７分周に同期させ、マルチプレクサの出
力の切り替え設定を変化させることで、従来のような波
形メモリの読出しのアクセスタイムの固定による制限を
なくした。更に、ここではメモリの読出しを、分周器２
で、クロックの８分周と７分周の２種類を用いている
が、８分周あるいは７分周に限らず任意に設計すること
は容易である。波形の１周期分のデータ数になるよう
に、分周器２の設計とクロック切り替えメモリ１２の設
定を行えば良い。
き波形メモリの読出しのアクセスタイムを内部クロック
の８分周または７分周に同期させ、マルチプレクサの出
力の切り替え設定を変化させることで、従来のような波
形メモリの読出しのアクセスタイムの固定による制限を
なくした。更に、ここではメモリの読出しを、分周器２
で、クロックの８分周と７分周の２種類を用いている
が、８分周あるいは７分周に限らず任意に設計すること
は容易である。波形の１周期分のデータ数になるよう
に、分周器２の設計とクロック切り替えメモリ１２の設
定を行えば良い。
【００１２】
【発明の効果】本発明によれば、メモリのハードによら
ず効率良く任意のデータ数の波形を高速に出力できる。
ず効率良く任意のデータ数の波形を高速に出力できる。
【図１】本発明の基本的構成図である。
【図２】本発明の一実施例の構成図である。
【図３】本発明の動作を示すタイムチャートである。
【図４】波形出力の説明図である。
１…記憶回路制御手段、 ２…動作速度制御手段（分周器）、 ３…記憶手段、 ４…出力切換手段、 ５…ＤＡＣ、 ６…ＣＰＵ、 ７，４０…マルチプレクサ、 １１…アドレス発生器、 １２…クロック切換えメモリ、 １３…カウンタ、 ３１〜３ｎ…記憶回路（メモリ）、 ４１〜４Ｎ…レジスタ。
Claims (1)
- 【特許請求の範囲】 【請求項１】出力波形のデータが格納されている複数の
記憶回路と、 前記複数の記憶回路の動作を制御する記憶回路制御手段
と、 前記複数の記憶回路からの出力波形のデータの信号を切
り換える出力切換手段と、 記憶回路制御手段と出力切換手段との動作の速度の変換
を行う動作速度制御手段とを設け、任意のデジタルデー
タからなる波形を発生できることを特徴とする波形発生
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3182601A JPH0526970A (ja) | 1991-07-23 | 1991-07-23 | 波形発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3182601A JPH0526970A (ja) | 1991-07-23 | 1991-07-23 | 波形発生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0526970A true JPH0526970A (ja) | 1993-02-05 |
Family
ID=16121143
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3182601A Pending JPH0526970A (ja) | 1991-07-23 | 1991-07-23 | 波形発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0526970A (ja) |
-
1991
- 1991-07-23 JP JP3182601A patent/JPH0526970A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| NL8004845A (nl) | Weergaveinrichting voor de afbeelding van een signaal- omhullende met een digitale oscilloscoop. | |
| US5559994A (en) | Memory control apparatus permitting concurrent access by compressing addressing time window and multiplexing | |
| JP3292584B2 (ja) | タイミング発生装置 | |
| JPH0526970A (ja) | 波形発生装置 | |
| US5500825A (en) | Parallel data outputting storage circuit | |
| KR100232028B1 (ko) | 모자이크 효과 발생 장치 | |
| JPS5990139A (ja) | アナログ入力の変換回路 | |
| JPS61243527A (ja) | ビツトバツフア回路 | |
| JP2661596B2 (ja) | Ｃｄ−ｒｏｍ用ｄｒａｍアドレス生成回路 | |
| JPH0587619U (ja) | クロック信号生成回路 | |
| JPS5934939Y2 (ja) | メモリのアドレス指定回路 | |
| JP3230637B2 (ja) | 任意波形発生器 | |
| JPH07225630A (ja) | シーケンス機能付き任意波形発生器 | |
| JPH0393090A (ja) | ビデオメモリ | |
| JP2853203B2 (ja) | 音声信号遅延装置 | |
| JP2501815Y2 (ja) | ビデオ信号発生器 | |
| JPH0334799Y2 (ja) | ||
| JPS61220189A (ja) | 記憶装置の制御方式 | |
| JPH1195862A (ja) | パターン発生回路 | |
| JPS5975715A (ja) | デジタル可変遅延回路 | |
| JPS58184188A (ja) | デイスプレイデ−タの読み出し・書き込み方式 | |
| JPH1114711A (ja) | 半導体試験装置用タイミング発生器 | |
| JPH05175829A (ja) | データ入出力方法および装置 | |
| JPS63114383A (ja) | 映像信号の時間軸変換回路 | |
| JPS626481A (ja) | 可変長シフトレジスタ |