JPH0527177B2

JPH0527177B2 -

Info

Publication number: JPH0527177B2
Application number: JP2034185A
Authority: JP
Inventors: Yoshiro Tsuchama
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1985-02-05
Filing date: 1985-02-05
Publication date: 1993-04-20
Also published as: JPS61178762A

Description

【発明の詳細な説明】産業上の利用分野本発明は磁気記録再生装置、特に回転ヘツド式
VTRにおけるヘツド回転制御とテープ送り制御
に関するものである。

従来の技術従来、VTRにおけるヘツド回転制御及びテー
プ送り制御は、第９図に示すような方法をとつて
いる。第９図において、ヘツドドラムモータ８０
に取付けられた回転検出器８１（例えば周波数発
電器、以下FGと称す）より得られた回転検出信
号は、速度比較回路８２に入力される。速度比較
回路８２では、回転検出信号より速度誤差信号を
作成する。例えば、FG信号であれば、FGパルス
の周期と基準周期との差を求め、速度誤差とす
る。このようにして得られた速度誤差信号を補償
フイルタ８３に入力し、フイルタ出力としてモー
タ駆動指令信号を得る。補償フイルタ８３として
は、例えば第７図に示すような回路が用いられ
る。第７図に示す回路は、低周波の入力に対して
増幅度が大きく、このようなフイルタを含む制御
系は、低周波の外乱に対して大きく抑圧すること
ができるものになる。一方高周波の外乱に対して
は、もともとモータが機械的にあまり応答しない
ため問題は少ないので、このようなフイルタはよ
く使われている。このようにして得られたモータ
駆動指令信号は、モータ駆動回路８４に入力さ
れ、ドラムモータ８０を駆動する。以上がヘツド
回転制御方法である。

次にテープ送り制御の説明をする。磁気テープ
９４はキヤプスタンモータ８５により送り制御さ
れる。すなわち、キヤプスタンモータ８５に取付
けられた回転検出器８６より回転検出信号を得、
速度比較回路８７で、速度誤差信号に変換する。
さらに加算器８８において、得られた速度誤差信
号と、トラツキング誤差信号とを加算し、補償フ
イルタ８９へ入力する。トラツキング誤差信号を
何算するのは、記録されたテープ上をベツドが記
録軌跡上を追従できるようにするためである。補
償フイルタ８９の出力信号はモータ駆動回路９０
に入力され、キヤプスタンモータ８５を駆動す
る。

トラツキング誤差を得る方法は、VTRの方式
により異なる。第９図では、ビデオヘツド９１よ
り得られた再生信号より、トラツキング誤差作成
回路９３によりトラツキング誤差を得るものを示
している。

発明が解決しようとする問題点さて、以上説明したVTRのモータ制御回路に
おいて、次のことが考えられる。まず、２つのモ
ータ制御を行なうにあたり、各モータはそれぞれ
の専用回路が必要である。すなわち、駆動回路は
別としても、専用の速度比較回路、専用の補償フ
イルタなどが必要である。

また、VTRは多機能化が進んでおり、例えば、
スローモーシヨン再生、高速再生、逆転再生など
種々の特殊再生機能が必要とされている。この場
合、キヤプスタン回転速度を変えるのみでなく、
ヘツドドラムの回転数も変える必要がある。この
ため、速度比較回路８７における速度基準値を数
多く設定しておく必要がある。また第９図におい
ては図示していないが、このような特殊再生指令
を発生するシーケンス制御回路（実際はマイクロ
コンピユータ）からの情報線（いわゆる制御信号
線）が多くなつてしまう可能性がある。

問題点を解決するための手段本発明では、従来のこのような問題点を解決す
るために、マイクロコンピユータを用いてドラム
モータ制御、キヤプスタン制御を同一ハードウエ
アで時分割にて行なうものであり、ドラム回転パ
ルスに同期したフイルタ演算をドラム系、キヤプ
スタン系とで交互に処理するものである。

作用ドラム回転パルス及びキヤプスタン回転パルス
をマイクロコンピユータの割込み端子に入力し、
それぞれパルス発生時に速度比較処理を行なう。
ドラム回転パルス検出に同期して、ドラムパルス
周期の整数分の１の周期をもつデイジタルフイル
タの動作クロツクを起動し、このクロツクに同期
して、ドラム制御用デイジタルフイルタとキヤプ
スタン制御用デイジタルフイルタの各演算を１回
おきに交互に実現する。これにより、特に精度を
要するドラムパルス処理とフイルタ演算を同時に
する必要がなくなり、ともに高精度の演算処理が
可能になる。

実施例本発明の実施例として、ワンチツプマイクロコ
ンピユータを使うので、まず、第６図により、ワ
ンチツプマイクロコンピユータについて説明す
る。第６図は、マンチツプマイクロコンピユータ
の一例の内部構成図である。

命令RON、データRAM、タイマカウンタ、外
部割込みインターフエース、ALU（Alithmetic
Logic Unit）、並列入出力ポートなどが１つのチ
ツプ上に構成されており、単独でコンピユータと
して動作できるものである。

次に第７図で示す補償フイルタをデイジタル化
することを説明する。デイジタル回路化するに
は、まず伝達関数のパルス伝達関数を求める。こ
れには、一般によく使われる双一次変換なる近似
方法を用いる。これは、アナログの伝達関数にお
いてＳ＝２（１−Z^-1）／τ（１＋Z^-1）なる変換式を用いて
、パルス伝達関数H_(Z)を求めるものである。なお、τはサン
プル周期である。例えば、第７図の伝達関数 G_(S)＝１＋CR₂S／CR₁Sは、次のように近似される。

H_(Z)＝τ＋2CR₂／2CR₁−2CR₂−τ／2CR₁Z^-1／１−Z^-1 ここでａ＝τ＋2CR₂／2CR₁、ｂ＝2CR₂−τ／2CR₁とお
けばH_(Z)は次のようになる。

H_(Z)＝ａ−bZ^-1／１−Z^-1 これを回路図に変換したものが第８図であ。第
８図において、入力信号INは、１回前の加算値
Ｖと加算器７０により加算され、その結果をＵと
する。加算値Ｕ及びＶはそれぞれ乗算器７２，７
３に入力され、それぞれａ倍、ｂ倍されて加算器
７４に入力される。加算器７４により差を求め、
その結果がフイルタ出力となる。一方遅延回路７
１により１クロツク毎に加算値Ｕを遅延させてＶ
とするものである。

第１図は、本発明方法を用いた制御系の一実施
例の構成を示す回路図である。ドラムモータ４に
取付けられた回転検出器５により得られたFGパ
ルスをワンチツプマイクロコンピユータ（以下マ
イコンと略す）の外部割込み端子（INTA）に入
力する。マイコン１の内部では、外部割込みパル
スすなわちFGパルスの時刻を測定し、パルス周
期より回転速度を算出し、速度誤差を算出する。
すなわち速度比較処理を行なう。次に一定周期毎
に、ドラム回転速度誤差をもとに、フイルタ演算
を行ない、ドラムモータ駆動指令値を算出する。
ドラムモータ駆動指令値はDA変換器２及びモー
タ駆動回路３を経てヘツドドラムモータ４を駆動
する。

また、キヤプスタンモータ８に取付けられた回
転検出器９により得られたFGパルスをマイコン
１の別の外部割込み端子（INTB）に入力する。
以下はドラムモータと同様、FGパルス周期より
速度誤差を算出する。次に得られたキヤプスタン
回転速度誤差に、AD変換器１３により得られた
トラツキング誤差値を加算し、この値をもとに、
一定期間毎にフイルタ演算を行ない、キヤプスタ
ンモータ駆動指令値を算出する。このキヤプスタ
ンモータ駆動指令値はDA変換器６及びモータ駆
動回路７を経てキヤプスタンモータ８を駆動す
る。

第２図はINTA、すなわちドラムFGパルスを
検出した時の割込み処理のフローチヤートであ
る。まず、ブロツク２０において、他の割込みを
禁止する。これは、割込み時の時刻を測定しよう
とする前に他の割込みが入つて、測定時刻が大き
くずれてしまうのを防ぐものである。次にブロツ
ク２１でタイマカウンタＡの値を読取りメモリ
T_Dに格納する。タイマカウンタＡはあらかじめ、
動作させておく。（例えば電源投入時など。）次に
ブロツク２２においてタイマＢを起動する。タイ
マＢの周期はデイジタルフイルタのサンプル周期
τの半分に設定する。本実施例ではτ＝〓P_Dref
としている。P_Drefは後述する基準パルス周期で
ある。次にブロツク２３において他の割込みを許
可する。他の割込みとは、タイマＢ及びINTB割
込みである。次にブロツク２４で、タイマＢの割
込回数を示すレジスタ（又はメモリ）をクリアす
る。そしてブロツク２５，２６，２７で速度比較
演算を行なう。まずずブロツク２５において、今
回読取つた値T_Dと前回読取つた値T_D′との差P_Dす
なわちパルス周期を求める。そしてブロツク２６
において、P_Dと基準周期P_Drefとの差E_Dを求める。
この差E_Dは速度誤差値に対応するものである。
さらにブロツク２７において、今回読取つた時刻
T_Dを前回の値T_D′に転送する。これは次回のパル
ス検出時の準備である。破線で囲んだブロツク２
８はフイルタ演算処理である。この中で用いる変
数名V_D，E_D，U_D，ａ，ｂ，OUT_Dは第８図の回
路図に対応するものである。まずブロツク２９は
第８図の加算器７０に対応する処理であ。次にブ
ロツク３０は、乗算器７２，７３及び加算器７４
に対応する処理である。そしてブロツク３１は遅
延回路７１に対応する処理である。このようにし
てフイルタ演算を終えて、ブロツク３２において
現在の割込み、すなわちINTAを再許可して、
INTAの割込処理を終了する。以上がINTAすな
わちドラムFGパルスを検出した場合の処理内容
である。

第３図はINTBすなわちキヤプスタンFGパル
スを検出した場合を示すフローチヤートである。
まず、INTB割込みが発生すると、ブロツク４０
において他の割込みを禁止する。他の割込みと
は、タイマＢとINTAである。これは第２図のブ
ロツク２０と同じ理由である。次にブロツク４１
においタイマカウンタＡの値を読取り、メモリ
T_Cに格納する。次にブロツク４２において他の
割込みを許可する。そしてブロツク４３，４４及
び４５において速度比較演算処理を行なう。すな
わち、ブロツク４３において今回読取つた時刻
T_Cから前回の値T_C′を引き、周期P_C求める。次に
ブロツク４４で周期P_Cと基準値P_Crefとの差を求
め、速度誤差値E_Cを得る。そしてブロツク４５
において今回読取つた値T_Cの内容を前回の値
T_C′に移し、次回の準備を行なう。そしてブロツ
ク４６において、現在の割込みすなわちINTBの
割込みを再許可して、INTBの割込み処理を終了
する。以上がキヤプスタンFGパルス検出時の処
理である。

第４図は、第２図のブロツク２２で起動たタイ
マＢの割込み処理のフローチヤートである。まず
ブロツク５０において、タイマＢの割込み回数を
示すレジスタ（又はメモリ）を＋１する。次にブ
ロツク５１でこの割込み回数が奇数か隅数かを調
べ、奇数であればブロツク５７へ進み、隅数であ
ればブロツク５２へ進む。ブロツク５２はドラム
制御系の補償フイルタ演算である。この演算処理
内容は第２図のブロツク図２８と同じであるので
省略する。このフイルタ処理終了後ブロツク５６
へ進み、現在の割込み、すなわちタイマＢ割込み
を再許可して割込みを終了する。ブロツク５１に
おいて割込み回数が奇数であればブロツク５７へ
進む。ブロツク５７において、キヤプスタン速度
誤差E_CにAD変換器１３より読取つたトラツキン
グ誤差を加算して新しい誤差信号E_CTを得る。ブ
ロツ５８はキヤプスタン制御系の補償フイルタ演
算である。ここで用いている変数V_C，E_CT，U_C，
a′，b′，OUT_Cは第８図の回路図に対応するもの
である。小文字及び′の記号によりドラム制御用
フイルタとは区別している。これは、マイコン３
におけるデータRAMのアドレスが異なることで
対応できる。フイルタ演算を終えるとブロツク６
２へ進み、割込み回数を示すレジスタ（又はメモ
リ）の内容が３以上かどうかを調べる。３以上で
あればそのまま割込み処理を終了し、３未満であ
ればブロツク５６へ進み、タイマ割込みを再許可
して割込み処理を終了する。ブロツク６２の判断
処理により、タイマＢ割込みが３回までしか連続
して発生しないようになる。以上、第４図に示す
処理により、割込み回数レジスタが１のときはキ
ヤプスタン制御用フイルタ、２のときはドラム制
御用フイルタ、３のときはキヤプスタン制御用フ
イルタの演算処理を行なう。また、割込み回数レ
ジスタが０のとき、すなわちINTA割込み発生時
にドラム制御用フイルタの演算処理を行なう。こ
れらによりドラム制御用フイルタとキヤプスタン
制御用フイルタの処理は交互に、１回おきに実行
される。また、INTA割込み発生時からタイマＢ
割込みの１回目までの時間、タイマＢ割込み発生
周期は等しく、さらにドラム制御状態においては
タイマＢの周期はτ／２であり、またτ＝1/2
P_Drefであるので、タイマＢの３回目の割込み発
生からINTA割込みの発生までの時間も等しくな
る。このため、フイルタ演算の周期は全てτとな
る。したがつて各フイルタは所定の性能のものと
なる。

第５図は、第２図、第３図、第４図による処理
を実行している場合において、各処理の時間的推
移を示すタイミングチヤートである。ドラムFG
パルスが立上がるとマイコンはドラム速度比較処
理を行なう（矢印ａ１，ａ２，ａ３）。さらにド
ラム速度比較処理においてタイマＢを起動させる
（矢印ｂ１，ｂ２）。速度比較処理が終了するとド
ラム制御系のフイルタ演算を実行する（矢印ｃ
１，ｃ２，ｃ３）。また、タイマＢ割込みが発生
するとキヤプスタン制御系フイルタ演算、ドラム
制御系のフイルタ演算を交互に実行する（矢印ｄ
１，ｄ２，ｄ３，ｄ４，ｄ５，ｄ６）。一方、キ
ヤプスタンFGパルスが立上がるとキヤプスタン
速度比較処理を行なう（矢印ｅ１，ｅ３，ｅ４に
対応する。矢印ｅ２に関してはドラムFGと重な
つたため、少し遅れて処理を実行する。また矢印
ｅ３はドラム系フイルタの実行を一旦中断して速
度比較処理を行ない、終了後再びフイルタ実行を
続けているものである）。

第５図を見てもわかるように、マイコン１にと
つて何も処理を行なつていない時間がある。した
がつて、この期間には他の仕事をすることが可能
になる。例えば、入力ポートからスイツチ情報な
どを読取り、速度基準値P_Dref，P_Crefの変更を行
なうことや、モータを停止させるなどの処理、さ
らには、シーケンス制御処理を行なうことが可能
である。とくにこの場合、各種指令がマイコン１
内蔵のデータRAMに入つているので、制御の信
号線などが全く不要になり、複雑な処理、多機能
化への対応が極めて容易となる。

発明の効果本発明によれば、２つのモータを共通の制御回
路を時分割処理して制御するこができ、ハードウ
エアの低減が実現できるものである。特に制御系
の目標値をその都度用意すればよく、このため、
種々の速度に制御することが容易に実現できるも
のである。

また、時分割処理により、シーケンス制御処理
も同時に行なうことが可能であり、この場合は特
に回路が少なくなるのみでなく、従来の回路間の
信号線が不要になり、その効果は大きい。

【図面の簡単な説明】

第１図は本発明方法を用いた制御系の一実施例
を示す回路図、第２図は同実施例におけるドラム
FGパルス検出時の処理手順を示すフローチヤー
ト、第３図は同実施例におけるキヤプスタンFG
パルス検出時の処理手順を示すフローチヤート、
第４図は同実施例におけるタイマＢ割込み発生時
の処理手順を示すフローチヤート、第５図は同実
施例における時分割処理の時間的推移を示すタイ
ミングチヤート、第６図は同実施例で用いる、ワ
ンチツプマイクロコンピユータの一例の内部構成
図、第７図は従来用いられてきたアナログフイル
タの回路図、第８図は第７図のフイルタをデイジ
タル回路に変換して得られる回路図、第９図は従
来のVTRにおけるモータ制御回路の構成図であ
る。１……ワンチツプマイクロコンピユータ、２，
６……DA変換器、３，７……モータ駆動回路、
４……ヘツドドラムモータ、８……キヤプスタン
モータ、５，９……回転検出器、１３……AD変
換器。

Claims

【特許請求の範囲】

１磁気ヘツドを回転するドラム上に取付け、こ
の回転ドラム上に磁気テープを巻付け、前記磁気
テープを一定速度で移送することにより、情報信
号を不連続な記録トラツク群と磁気テープ上に記
録再生するように構成され、かつ前記回転ドラム
の回転検出手段とテープ移送検出手段を有する磁
気記録再生装置において、前記回転ドラムの回転
検出手段よりの出力信号の時刻を測定し、この時
刻の間隔をもつて前記回転ドラムの回転速度を算
出し、この算出値をもとにフイルタ演算を行な
い、回転ドラム駆動指令を得るとともに、前記テ
ープ移送検出手段よりの出力信号の時刻を測定
し、この時刻の間隔をもつて前記テープ移送速度
を算出し、この算出値をもとにフイルタ演算を行
ない、テープ移送手段駆動指令を得て、前記回転
ドラム回転速度とテープ移送速度とを時分割にて
制御する際に、前記回転ドラムの回転検出信号に
より、回転ドラム回転検出信号周期の整数分の１
の周期毎に、前記回転ドラム回転速度制御用フイ
ルタ演算と、前記テープ移送制御用フイルタ演算
とを交互に実行することを特徴とする磁気記録再
生装置の制御方法。