JPH0527273B2 - - Google Patents
Info
- Publication number
- JPH0527273B2 JPH0527273B2 JP59066296A JP6629684A JPH0527273B2 JP H0527273 B2 JPH0527273 B2 JP H0527273B2 JP 59066296 A JP59066296 A JP 59066296A JP 6629684 A JP6629684 A JP 6629684A JP H0527273 B2 JPH0527273 B2 JP H0527273B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- drain
- gate oxide
- gate
- mos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
- H10D64/311—Gate electrodes for field-effect devices
- H10D64/411—Gate electrodes for field-effect devices for FETs
- H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
- H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
- H10D64/516—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers the thicknesses being non-uniform
Landscapes
- Electrodes Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は高耐圧MOSトランジスタの構造及び
製造方法に関するものである。
製造方法に関するものである。
（従来技術）
高耐圧MOSトランジスタのゲート絶縁破壊は
ゲート酸化膜の膜質が充分である場合に通常、ド
レインの高電圧のためにドレイン電極近傍のゲー
ト酸化膜内の電界集中に起因して起こる。ドレイ
ン近傍のゲート酸化膜に印加される電界の強度を
弱めるために、いわゆるオフセツトゲート構造の
MOSトランジスタや、ゲート酸化膜厚をドレイ
ン近傍においてのみ厚くした構造のMOSトラン
ジスタが従来、高耐圧MOSトランジスタとして
存在している。前者の一例、及び後者の一例をそ
れぞれ第１図及び第２図に示す。
ゲート酸化膜の膜質が充分である場合に通常、ド
レインの高電圧のためにドレイン電極近傍のゲー
ト酸化膜内の電界集中に起因して起こる。ドレイ
ン近傍のゲート酸化膜に印加される電界の強度を
弱めるために、いわゆるオフセツトゲート構造の
MOSトランジスタや、ゲート酸化膜厚をドレイ
ン近傍においてのみ厚くした構造のMOSトラン
ジスタが従来、高耐圧MOSトランジスタとして
存在している。前者の一例、及び後者の一例をそ
れぞれ第１図及び第２図に示す。
前者の構造は基板１上にソース２、ドレイン
３、ゲート酸化膜５及びゲート電極６を有する通
常のMOSトランジスタの構造に加えて、ドレイ
ン延長部４を有するものである。この構造におい
てはドレイン３形成のための通常のイオン注入の
他のドーズ量、加速電圧、注入位置の異なる浅い
イオン注入によつてドレイン延長部４を形成する
必要があり、イオン注入プロセスのばらつきが直
接耐圧のばらつきとなつて反映するのでドレイン
延長部のプロセス条件のマージンを大きくとつて
おく必要がある。また、ドレイン延長部の抵抗が
大きく素子が導通状態にあるときに無視できない
ことも不利である。
３、ゲート酸化膜５及びゲート電極６を有する通
常のMOSトランジスタの構造に加えて、ドレイ
ン延長部４を有するものである。この構造におい
てはドレイン３形成のための通常のイオン注入の
他のドーズ量、加速電圧、注入位置の異なる浅い
イオン注入によつてドレイン延長部４を形成する
必要があり、イオン注入プロセスのばらつきが直
接耐圧のばらつきとなつて反映するのでドレイン
延長部のプロセス条件のマージンを大きくとつて
おく必要がある。また、ドレイン延長部の抵抗が
大きく素子が導通状態にあるときに無視できない
ことも不利である。
後者の構造を得るための製造方法においては、
基板１上のゲート酸化膜５の製造工程として、ソ
ース２の近傍の薄いゲート酸化膜部を形成する熱
酸化工程及びドレイン３の近傍の厚いゲート酸化
膜部を形成する熱酸化工程の２回の条件の異なる
熱酸化工程を必要とする。上記ゲート酸化膜の形
成順序が薄い酸化膜部形成が先で、厚いゲート酸
化膜形成があとである場合には後者の形成時に前
者の薄い酸化膜部の酸化を防止するためにチツ化
シリコン膜などの酸化防止マスク層の形成工程と
はく離の工程の追加が必要である。あるいは、ま
た、厚いゲート酸化膜部形成が先で薄いゲート酸
化膜部形成があとの場合は、厚いゲート酸化膜部
を形成する際に一旦、薄いゲート酸化膜部にも厚
いゲート酸化膜を一括して形成しておき、その後
エツチングによつて薄いゲート酸化膜を形成すべ
き領域のみ厚い酸化膜を除去する工程が必要であ
る。即ち、いずれの場合も従来の製造方法におい
ては工程の複雑化は避けられない。この構造の
MOSトランジスタにおいては、ソース領域から
ドレイン領域に向かつてゲート酸化膜厚が階段状
に変化しているために、ドレイン電圧−ドレイン
電流特性において、コンダクタンスが急峻に変化
する領域が生じるので、動作点によつてはゲイン
等の電気特性上好ましくない。
基板１上のゲート酸化膜５の製造工程として、ソ
ース２の近傍の薄いゲート酸化膜部を形成する熱
酸化工程及びドレイン３の近傍の厚いゲート酸化
膜部を形成する熱酸化工程の２回の条件の異なる
熱酸化工程を必要とする。上記ゲート酸化膜の形
成順序が薄い酸化膜部形成が先で、厚いゲート酸
化膜形成があとである場合には後者の形成時に前
者の薄い酸化膜部の酸化を防止するためにチツ化
シリコン膜などの酸化防止マスク層の形成工程と
はく離の工程の追加が必要である。あるいは、ま
た、厚いゲート酸化膜部形成が先で薄いゲート酸
化膜部形成があとの場合は、厚いゲート酸化膜部
を形成する際に一旦、薄いゲート酸化膜部にも厚
いゲート酸化膜を一括して形成しておき、その後
エツチングによつて薄いゲート酸化膜を形成すべ
き領域のみ厚い酸化膜を除去する工程が必要であ
る。即ち、いずれの場合も従来の製造方法におい
ては工程の複雑化は避けられない。この構造の
MOSトランジスタにおいては、ソース領域から
ドレイン領域に向かつてゲート酸化膜厚が階段状
に変化しているために、ドレイン電圧−ドレイン
電流特性において、コンダクタンスが急峻に変化
する領域が生じるので、動作点によつてはゲイン
等の電気特性上好ましくない。
（発明の目的）
従つて本発明の目的はゲート絶縁耐圧が高く、
かつ、高耐圧性が再現性よく得られる構造の
MOSトランジスタとこのようなMOSトランジス
タを簡便にかつ確実に実現し得る製造方法を提供
することにある。
かつ、高耐圧性が再現性よく得られる構造の
MOSトランジスタとこのようなMOSトランジス
タを簡便にかつ確実に実現し得る製造方法を提供
することにある。
（発明の構成）
本発明によるMOSトランジスタは、ゲート酸
化膜が、ソース領域からドレイン領域に向かつて
単調に増加する膜厚を有することを特徴としてい
る。また本発明の製造方法ではゲート酸化膜領域
に相当する領域において、ソース領域に相当する
領域からドレイン領域に相当する領域に向かつて
漸次的に増大する強度分布を光照射をしながらゲ
ート熱酸化膜を形成することを特徴としている。
従つて、上記発明のMOSトランジスタを容易か
つ確実に製造し得る卓絶した効果を発揮するもの
である。
化膜が、ソース領域からドレイン領域に向かつて
単調に増加する膜厚を有することを特徴としてい
る。また本発明の製造方法ではゲート酸化膜領域
に相当する領域において、ソース領域に相当する
領域からドレイン領域に相当する領域に向かつて
漸次的に増大する強度分布を光照射をしながらゲ
ート熱酸化膜を形成することを特徴としている。
従つて、上記発明のMOSトランジスタを容易か
つ確実に製造し得る卓絶した効果を発揮するもの
である。
（構成の詳細な説明）
次に本発明の構造のMOSトランジスタの動作
原理について説明する。第３図は本発明の構造の
MOSトランジスタである。本発明のMOSトラン
ジスタのゲート酸化膜５の膜厚は基板１上でソー
ス２側よりドレイン３側へ向かつて単調に増加し
ている。この構造のうち、ゲート絶縁耐圧に関す
る特徴はドレイン端においてゲート酸化膜厚が厚
いことである。高耐圧MOSトランジスタにおい
ては、トランジスタのオフ状態、即ち、ゲート電
圧が低レベルであつてチヤネルが非導通状態であ
るときの、ドレイン電極３とゲート電極６の間に
生じる高電位差の発生がゲート酸化膜の絶縁破壊
の主たる要因となる。MOSトランジスタの構造
上、ドレイン電極を発し、ゲート電極に達する電
気力線の大部分がゲート酸化膜内においてはドレ
イン端部に集中するので、ゲート酸化膜厚を一様
とはせず、ドレイン端近傍においてのみ厚くする
ことが高耐圧MOSトランジスタを実現する上で
の一手法となつている。本発明の構造のMOSト
ランジスタもゲート酸化膜５の厚さはソース２の
側の端で薄く、ドレイン３の側と端で厚くなつて
おり、高耐圧MOSトランジスタとして動作可能
である。
原理について説明する。第３図は本発明の構造の
MOSトランジスタである。本発明のMOSトラン
ジスタのゲート酸化膜５の膜厚は基板１上でソー
ス２側よりドレイン３側へ向かつて単調に増加し
ている。この構造のうち、ゲート絶縁耐圧に関す
る特徴はドレイン端においてゲート酸化膜厚が厚
いことである。高耐圧MOSトランジスタにおい
ては、トランジスタのオフ状態、即ち、ゲート電
圧が低レベルであつてチヤネルが非導通状態であ
るときの、ドレイン電極３とゲート電極６の間に
生じる高電位差の発生がゲート酸化膜の絶縁破壊
の主たる要因となる。MOSトランジスタの構造
上、ドレイン電極を発し、ゲート電極に達する電
気力線の大部分がゲート酸化膜内においてはドレ
イン端部に集中するので、ゲート酸化膜厚を一様
とはせず、ドレイン端近傍においてのみ厚くする
ことが高耐圧MOSトランジスタを実現する上で
の一手法となつている。本発明の構造のMOSト
ランジスタもゲート酸化膜５の厚さはソース２の
側の端で薄く、ドレイン３の側と端で厚くなつて
おり、高耐圧MOSトランジスタとして動作可能
である。
従来の高耐圧MOSトランジスタの構造との相
違点は、従来のMOSトランジスタのゲート酸化
膜厚がプロセスからの制約上第２図のようにソー
ス端からドレイン端に向かつて段階的に増加して
いるのに対し、本発明のMOSトランジスタのゲ
ート酸化膜圧が第３図のようにソース端からドレ
イン端に向かつて単調に増加していることにあ
る。従来の高耐圧MOSトランジスタでは上記段
階的なゲート酸化膜厚の変化との変化点の位置に
よつて耐圧臨界となる点が決まり、この部分を形
成するためのプロセスの耐圧特性に対する影響が
大きい。本発明の構造のMOSトランジスタでは
上記段階的なゲート酸化膜厚の変化がなく、かつ
光吸収マスク（第４図８）の光吸収特性を制御す
ることによつてゲート酸化膜中の耐圧臨界となる
点を分散させることができ、従つて従来と同等の
プロセス条件で作成した場合でも、さらに耐圧が
高くかつばらつきの少ない素子特性が実現でき
る。
違点は、従来のMOSトランジスタのゲート酸化
膜厚がプロセスからの制約上第２図のようにソー
ス端からドレイン端に向かつて段階的に増加して
いるのに対し、本発明のMOSトランジスタのゲ
ート酸化膜圧が第３図のようにソース端からドレ
イン端に向かつて単調に増加していることにあ
る。従来の高耐圧MOSトランジスタでは上記段
階的なゲート酸化膜厚の変化との変化点の位置に
よつて耐圧臨界となる点が決まり、この部分を形
成するためのプロセスの耐圧特性に対する影響が
大きい。本発明の構造のMOSトランジスタでは
上記段階的なゲート酸化膜厚の変化がなく、かつ
光吸収マスク（第４図８）の光吸収特性を制御す
ることによつてゲート酸化膜中の耐圧臨界となる
点を分散させることができ、従つて従来と同等の
プロセス条件で作成した場合でも、さらに耐圧が
高くかつばらつきの少ない素子特性が実現でき
る。
次に、本発明のMOSトランジスタ製造方法の
原理について説明する。本発明のMOSトランジ
スタの製造方法は、ゲート酸化膜形成工程におい
て従来にない特徴がある。ゲート酸化膜厚の、ソ
ース端よりドレイン端に向かつての単調な増加を
実現するための、光吸収マスクを介した光照射を
ゲート酸化のための熱酸化工程において用いる。
一般に、シリコンの熱酸化において、シリコンと
形成されつつある酸化膜との界面における界面酸
化反応速度が光照射によつて増加することが知ら
れている。この効果は、例えば、エス・エイ・シ
エーフアー（S.A.Schafer）らによつてジヤーナ
ル・オブ・ハキユームサンエンスアンドテクノロ
ジー（Journal of Vacuum Sience and
Technology）誌1981年第19巻494頁における論文
において証明されている。光吸収マスクとして、
ゲート酸化膜部に照射されるべき部位において、
ソーブ部に照射されるべき部位からドレイン部に
照射されるべき部位に向かつて漸次的に光吸収率
が減少する構造を有する光吸収マスクを用いるこ
とによつてゲート酸化膜形成部のシリコンと形成
途中の酸化膜との界面における光照射量をソース
側からドレイン側に向かつて単調に増加させるこ
とができ、これによつて酸化膜の成長速度をソー
ス側からドレイン側に向かつて単調に増加させる
ことができ、前述したような本発明による構造の
MOSドランジスタを実現することができる。
原理について説明する。本発明のMOSトランジ
スタの製造方法は、ゲート酸化膜形成工程におい
て従来にない特徴がある。ゲート酸化膜厚の、ソ
ース端よりドレイン端に向かつての単調な増加を
実現するための、光吸収マスクを介した光照射を
ゲート酸化のための熱酸化工程において用いる。
一般に、シリコンの熱酸化において、シリコンと
形成されつつある酸化膜との界面における界面酸
化反応速度が光照射によつて増加することが知ら
れている。この効果は、例えば、エス・エイ・シ
エーフアー（S.A.Schafer）らによつてジヤーナ
ル・オブ・ハキユームサンエンスアンドテクノロ
ジー（Journal of Vacuum Sience and
Technology）誌1981年第19巻494頁における論文
において証明されている。光吸収マスクとして、
ゲート酸化膜部に照射されるべき部位において、
ソーブ部に照射されるべき部位からドレイン部に
照射されるべき部位に向かつて漸次的に光吸収率
が減少する構造を有する光吸収マスクを用いるこ
とによつてゲート酸化膜形成部のシリコンと形成
途中の酸化膜との界面における光照射量をソース
側からドレイン側に向かつて単調に増加させるこ
とができ、これによつて酸化膜の成長速度をソー
ス側からドレイン側に向かつて単調に増加させる
ことができ、前述したような本発明による構造の
MOSドランジスタを実現することができる。
（実施例）
以下、第４ａ〜ｅの一連の工程図を用いて本発
明の構造及び製造方法の典型的な一実施例につい
て説明する。以下の説明では説明の便宜上、Ｎチ
ヤネルMOSトランジスタについて述べるが、Ｐ
チヤネルMOSトランジスタの場合も本質的に同
じであり、これも当然本発明に含まれる。
明の構造及び製造方法の典型的な一実施例につい
て説明する。以下の説明では説明の便宜上、Ｎチ
ヤネルMOSトランジスタについて述べるが、Ｐ
チヤネルMOSトランジスタの場合も本質的に同
じであり、これも当然本発明に含まれる。
第４図ａは不純物濃度１×1015／cm2のＰ形基板
１上に通常のLOCOS方法により、フイールド酸
化膜７を形成した状態を示す。第４図ｂは光照射
を伴つたゲート酸化工程における光吸収マスク８
の光吸収特性１４と素子構造、とりわけチヤネル
ル部９との光路に沿つた相対的な位置関係を示
す。光吸収マスク８は市販のグレーデイツドND
フイルタあるいは石英ガラス上に金など光吸収体
を蒸着源を移動させながら蒸着することによつて
作成したグレーデイツドNDフイルタを用いて構
成し、酸化性雰囲気及び酸化温度の外部に置き、
レンズ系あるいは反射鏡系をあ用いた縮小投影に
よつて第４図ｂのような光路を形成して光照射を
行なう。光学系とウエーハとの位置合わせは通常
リソグラフイー工程で用いられている縮小投影法
と同様の方法を用いるゲート酸化工程はドライ酸
化法で950℃において100分間行ない、その際の光
照射量はアルゴンレーザ60W／cm2である。第４図
ｃはゲート酸化膜形成後の状態を示す。ゲート酸
化膜５の膜厚はソース側で約400Å、ドレイン側
で約800Åである。次にボロンを過速電圧
150KeVドーズ量１×1013／cm2の条件でチヤネル
イオン注入し、CVDポリシリコンを5000Å堆積
したのち、一連のリソグラフイ工程によつてゲー
トポリシリコン電極６を形成したのち、これをマ
スクとしてソース領域２及びドレイン領域３にリ
ンを加速電圧150KeV、ドーズ量７×1015／cm2の
条件下でイオン注入した状態が第４図ｄである。
ソース２及びドレイ３上の酸化膜の除去の後、フ
イールド酸化膜１０をCVD法によつて4000Å堆
積し、電極コンタクト形成のための通常の一連の
リングラフイ工程のうち、Alを約8000Å堆積し、
電極配線パターン形成のための通常の一連のリソ
グラフイ工程によつてソースAl配線パターン１
１、ゲートAl配線パターン１２及びドレインAl
配線パターン１３を形成して第４図ｅを得る。第
４図ｅが本発明の構造の典型的な一例である。
１上に通常のLOCOS方法により、フイールド酸
化膜７を形成した状態を示す。第４図ｂは光照射
を伴つたゲート酸化工程における光吸収マスク８
の光吸収特性１４と素子構造、とりわけチヤネル
ル部９との光路に沿つた相対的な位置関係を示
す。光吸収マスク８は市販のグレーデイツドND
フイルタあるいは石英ガラス上に金など光吸収体
を蒸着源を移動させながら蒸着することによつて
作成したグレーデイツドNDフイルタを用いて構
成し、酸化性雰囲気及び酸化温度の外部に置き、
レンズ系あるいは反射鏡系をあ用いた縮小投影に
よつて第４図ｂのような光路を形成して光照射を
行なう。光学系とウエーハとの位置合わせは通常
リソグラフイー工程で用いられている縮小投影法
と同様の方法を用いるゲート酸化工程はドライ酸
化法で950℃において100分間行ない、その際の光
照射量はアルゴンレーザ60W／cm2である。第４図
ｃはゲート酸化膜形成後の状態を示す。ゲート酸
化膜５の膜厚はソース側で約400Å、ドレイン側
で約800Åである。次にボロンを過速電圧
150KeVドーズ量１×1013／cm2の条件でチヤネル
イオン注入し、CVDポリシリコンを5000Å堆積
したのち、一連のリソグラフイ工程によつてゲー
トポリシリコン電極６を形成したのち、これをマ
スクとしてソース領域２及びドレイン領域３にリ
ンを加速電圧150KeV、ドーズ量７×1015／cm2の
条件下でイオン注入した状態が第４図ｄである。
ソース２及びドレイ３上の酸化膜の除去の後、フ
イールド酸化膜１０をCVD法によつて4000Å堆
積し、電極コンタクト形成のための通常の一連の
リングラフイ工程のうち、Alを約8000Å堆積し、
電極配線パターン形成のための通常の一連のリソ
グラフイ工程によつてソースAl配線パターン１
１、ゲートAl配線パターン１２及びドレインAl
配線パターン１３を形成して第４図ｅを得る。第
４図ｅが本発明の構造の典型的な一例である。
（発明の効果）
本発明の構造によればドレイン近傍における電
界集中による絶縁破壊を、この部分におけるゲー
ト酸化膜厚を実質的に厚くすることによつて電界
強度を減少させる効果を地用して防止できだけで
なく、ソース側からドレイン側への膜厚の増加の
仕方を最適設計することによつてドレイン近傍の
ゲート酸化膜内電界強度をほぼ一様化し、これに
よつて絶縁破壊の臨界となる点を分散させること
ができ、絶縁破壊防止の効果が最大となるように
最適設計することができる。
界集中による絶縁破壊を、この部分におけるゲー
ト酸化膜厚を実質的に厚くすることによつて電界
強度を減少させる効果を地用して防止できだけで
なく、ソース側からドレイン側への膜厚の増加の
仕方を最適設計することによつてドレイン近傍の
ゲート酸化膜内電界強度をほぼ一様化し、これに
よつて絶縁破壊の臨界となる点を分散させること
ができ、絶縁破壊防止の効果が最大となるように
最適設計することができる。
本発明の製造方法によればゲート酸化膜厚が一
様でないにもかかわらず、ゲート酸化膜形成工程
を一回の熱酸化工程によつて実行でき、プロセス
を大幅に簡単化できる。また、光吸収マスクの光
吸収特性を制御することによつて上記構造におけ
るソース側からドレイン側へのゲート酸化膜厚の
増加のしかたを最適設計することが容易に行なえ
従つて上記構造を形成する上で卓絶した効果を発
揮するものである。
様でないにもかかわらず、ゲート酸化膜形成工程
を一回の熱酸化工程によつて実行でき、プロセス
を大幅に簡単化できる。また、光吸収マスクの光
吸収特性を制御することによつて上記構造におけ
るソース側からドレイン側へのゲート酸化膜厚の
増加のしかたを最適設計することが容易に行なえ
従つて上記構造を形成する上で卓絶した効果を発
揮するものである。
第１図は、オフセツトゲート構造を用いた従来
構造の高耐圧MOSトランジスタの断面図である。
第２図は２回のゲート酸化工程を用いた従来構造
の高耐圧MOSトランジスタの断面図である。第
３図は本発明の構造の高耐圧MOSトランジスタ
の断面図である。第４図ａ〜ｅは本発明の構造及
び製造方法の典型的実施例を示す主要断面図であ
る。 図中の記号はそれぞれ次のものを示している。
１……シリコン基板、２……ソース領域、３……
ドレイン領域、４……オフセツトのための低不純
物濃度のドレイン延長部、５……ゲート酸化膜、
６……ゲートポリシリコン電極、７……LOCOS
酸化膜、８……光吸収マスク、９……チヤネル領
域、１０……フイールドCVD酸化膜、１１……
ソースAl配線パターン、１２……ゲートAl配線、
１３……ドレインAl配線、１４……光吸収特性。
構造の高耐圧MOSトランジスタの断面図である。
第２図は２回のゲート酸化工程を用いた従来構造
の高耐圧MOSトランジスタの断面図である。第
３図は本発明の構造の高耐圧MOSトランジスタ
の断面図である。第４図ａ〜ｅは本発明の構造及
び製造方法の典型的実施例を示す主要断面図であ
る。 図中の記号はそれぞれ次のものを示している。
１……シリコン基板、２……ソース領域、３……
ドレイン領域、４……オフセツトのための低不純
物濃度のドレイン延長部、５……ゲート酸化膜、
６……ゲートポリシリコン電極、７……LOCOS
酸化膜、８……光吸収マスク、９……チヤネル領
域、１０……フイールドCVD酸化膜、１１……
ソースAl配線パターン、１２……ゲートAl配線、
１３……ドレインAl配線、１４……光吸収特性。
Claims (1)
- 【特許請求の範囲】 １ 半導体基板上に形成されるMOSトランジス
タにおいて、ゲート酸化膜がソース領域からドレ
イン領域に向かつて単調に増加する膜厚を有する
ことを特徴とするMOSトランジスタ。 ２ ゲート酸化膜領域に相当する領域において、
ソース領域に相当する領域からドレイン領域に相
当する領域に向かつて漸次的に増大する強度分布
をなす光照射を伴いつつゲート熱酸化膜を形成す
ることを特徴とするMOSトランジスタの製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59066296A JPS60208863A (ja) | 1984-04-03 | 1984-04-03 | Ｍｏｓトランジスタ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59066296A JPS60208863A (ja) | 1984-04-03 | 1984-04-03 | Ｍｏｓトランジスタ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60208863A JPS60208863A (ja) | 1985-10-21 |
| JPH0527273B2 true JPH0527273B2 (ja) | 1993-04-20 |
Family
ID=13311709
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59066296A Granted JPS60208863A (ja) | 1984-04-03 | 1984-04-03 | Ｍｏｓトランジスタ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60208863A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5648671A (en) * | 1995-12-13 | 1997-07-15 | U S Philips Corporation | Lateral thin-film SOI devices with linearly-graded field oxide and linear doping profile |
| DE19611045C1 (de) * | 1996-03-20 | 1997-05-22 | Siemens Ag | Durch Feldeffekt steuerbares Halbleiterbauelement |
| CN106783975A (zh) * | 2016-11-23 | 2017-05-31 | 南通沃特光电科技有限公司 | 一种n沟道增强型mos晶体管器件 |
-
1984
- 1984-04-03 JP JP59066296A patent/JPS60208863A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60208863A (ja) | 1985-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4309224A (en) | Method for manufacturing a semiconductor device | |
| US4199773A (en) | Insulated gate field effect silicon-on-sapphire transistor and method of making same | |
| US4149307A (en) | Process for fabricating insulated-gate field-effect transistors with self-aligned contacts | |
| US4486942A (en) | Method of manufacturing semiconductor integrated circuit BI-MOS device | |
| US3966501A (en) | Process of producing semiconductor devices | |
| JPS58148445A (ja) | 相補形電界効果型トランジスタの製造方法 | |
| US5264721A (en) | Insulated-gate FET on an SOI-structure | |
| KR100258203B1 (ko) | 아날로그 반도체 소자의 제조방법 | |
| JPH0527273B2 (ja) | ||
| KR100198652B1 (ko) | 반도체 소자의 전극형성방법 | |
| JPH04132232A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPS61127123A (ja) | ダイレクトコンタクトの形成方法 | |
| JPS6126264A (ja) | 半導体装置の製造方法 | |
| JP2500688B2 (ja) | 縦型電界効果トランジスタの製造方法 | |
| JP2500075B2 (ja) | 薄膜トランジスタ―スタティックｒａｍセルの寄生ダイオ―ド特性改善方法 | |
| JPH0349235A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH08204189A (ja) | 半導体装置の製造方法 | |
| JP2713122B2 (ja) | 半導体装置の製造方法 | |
| JPS61256672A (ja) | 半導体装置の製造方法 | |
| JPH0629543A (ja) | 半導体装置の製造方法 | |
| JPH04348519A (ja) | 半導体装置の製造方法 | |
| JPH0644604B2 (ja) | 相補型半導体装置の製造方法 | |
| JPH0439772B2 (ja) | ||
| KR19980044985A (ko) | 전계효과 트랜지스터 및 그 제조방법 | |
| JPS61144880A (ja) | 電界効果トランジスタの製造方法 |