JPH04348519A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04348519A JPH04348519A JP12062191A JP12062191A JPH04348519A JP H04348519 A JPH04348519 A JP H04348519A JP 12062191 A JP12062191 A JP 12062191A JP 12062191 A JP12062191 A JP 12062191A JP H04348519 A JPH04348519 A JP H04348519A
- Authority
- JP
- Japan
- Prior art keywords
- film
- polysilicon film
- thin film
- polysilicon
- gate oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 238000000034 method Methods 0.000 claims abstract description 22
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 17
- 239000010703 silicon Substances 0.000 claims abstract description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 239000012535 impurity Substances 0.000 claims abstract description 13
- 150000002500 ions Chemical class 0.000 claims abstract description 8
- 238000001312 dry etching Methods 0.000 claims abstract description 7
- 238000000206 photolithography Methods 0.000 claims abstract description 6
- 230000001590 oxidative effect Effects 0.000 claims abstract description 4
- 239000010408 film Substances 0.000 claims description 91
- 239000010409 thin film Substances 0.000 claims description 18
- 238000006722 reduction reaction Methods 0.000 claims description 15
- 238000005516 engineering process Methods 0.000 claims description 3
- 238000000927 vapour-phase epitaxy Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 48
- 229920005591 polysilicon Polymers 0.000 abstract description 48
- 230000003647 oxidation Effects 0.000 abstract description 5
- 238000007254 oxidation reaction Methods 0.000 abstract description 5
- 230000002829 reductive effect Effects 0.000 abstract description 3
- 239000007788 liquid Substances 0.000 abstract 1
- 238000000059 patterning Methods 0.000 abstract 1
- 150000003376 silicon Chemical class 0.000 abstract 1
- 239000007789 gas Substances 0.000 description 15
- 238000010438 heat treatment Methods 0.000 description 7
- 239000011261 inert gas Substances 0.000 description 7
- 238000007796 conventional method Methods 0.000 description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- 238000010301 surface-oxidation reaction Methods 0.000 description 3
- 238000001947 vapour-phase growth Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000007865 diluting Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003090 exacerbative effect Effects 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特にＷ膜をゲート電極として用いたＭＯＳトラン
ジスタの製造方法に関する。
関し、特にＷ膜をゲート電極として用いたＭＯＳトラン
ジスタの製造方法に関する。
【０００２】
【従来の技術】図３に示す工程順の断面図を用いて、従
来のシリコンゲート型ＭＯＳトランジストタの製造方法
を説明する。
来のシリコンゲート型ＭＯＳトランジストタの製造方法
を説明する。
【０００３】まず、Ｓｉ基板１表面に数十ｎｍの厚さの
ゲート酸化膜２を熱酸化により形成する〔図３（Ａ）〕
。次に、減圧気相成長法によりゲート酸化膜２表面にポ
リシリコン膜３を４００〜６００ｎｍ堆積し、ポリシリ
コン膜３に不純物を拡散してポリシリコン膜３のシート
抵抗を低減させる〔図３（Ｂ）〕。続いて、フォトリソ
グラフィ技術およびドライエッチング技術を用いてポリ
シリコン膜３のパターン加工を行ない、ゲート電極とな
るポリシリコン膜３ａを形成する〔図３（Ｃ）〕。引き
続いて、ポリシリコン膜３ａをマスクとしてＳｉ基板１
に不純物のイオン注入を行ない、９００〜１０００℃の
不活性ガス雰囲気で熱処理を行ない、ソース・ドレイン
領域４を形成する〔図３（Ｄ）〕。
ゲート酸化膜２を熱酸化により形成する〔図３（Ａ）〕
。次に、減圧気相成長法によりゲート酸化膜２表面にポ
リシリコン膜３を４００〜６００ｎｍ堆積し、ポリシリ
コン膜３に不純物を拡散してポリシリコン膜３のシート
抵抗を低減させる〔図３（Ｂ）〕。続いて、フォトリソ
グラフィ技術およびドライエッチング技術を用いてポリ
シリコン膜３のパターン加工を行ない、ゲート電極とな
るポリシリコン膜３ａを形成する〔図３（Ｃ）〕。引き
続いて、ポリシリコン膜３ａをマスクとしてＳｉ基板１
に不純物のイオン注入を行ない、９００〜１０００℃の
不活性ガス雰囲気で熱処理を行ない、ソース・ドレイン
領域４を形成する〔図３（Ｄ）〕。
【０００４】しかしながら、半導体素子の微細化の進展
と共にゲート酸化膜２が薄膜化されてくると、ゲート電
極であるポリシリコン膜３ａ中の不純物によるゲート酸
化膜２の突き抜けが発生し、電気的特性への影響が無視
できなくなる。このため、ポリシリコン膜３への不純物
拡散を低濃度化する必要が生じる。このようにするとポ
リシリコン膜３ａのシート抵抗は増大し、ひいては半導
体装置の動作速度の低下，および発熱量の増大をもたら
す。あるリン拡散条件におけるポリシリコン膜３のシー
ト抵抗のポリシリコン膜厚依存性を、図５に示す。同図
からも明かなように、微細化に伴ないポリシリコン膜３
の膜厚が薄くなると、シート抵抗はポリシリコン膜厚に
反比例して増大し、上述した問題点はさらに強調される
。
と共にゲート酸化膜２が薄膜化されてくると、ゲート電
極であるポリシリコン膜３ａ中の不純物によるゲート酸
化膜２の突き抜けが発生し、電気的特性への影響が無視
できなくなる。このため、ポリシリコン膜３への不純物
拡散を低濃度化する必要が生じる。このようにするとポ
リシリコン膜３ａのシート抵抗は増大し、ひいては半導
体装置の動作速度の低下，および発熱量の増大をもたら
す。あるリン拡散条件におけるポリシリコン膜３のシー
ト抵抗のポリシリコン膜厚依存性を、図５に示す。同図
からも明かなように、微細化に伴ないポリシリコン膜３
の膜厚が薄くなると、シート抵抗はポリシリコン膜厚に
反比例して増大し、上述した問題点はさらに強調される
。
【０００５】このため近年では、半導体素子の微細化，
高速化の要求に応える手段として、図４の工程順の断面
図に示すような製造方法により形成されたポリサイドゲ
ート型ＭＯＳトランジストタが採用されている。
高速化の要求に応える手段として、図４の工程順の断面
図に示すような製造方法により形成されたポリサイドゲ
ート型ＭＯＳトランジストタが採用されている。
【０００６】この方法では、まず、Ｓｉ基板１表面に２
０ｎｍ前後の厚さのゲート酸化膜２を熱酸化により形成
する〔図４（Ａ）〕。次に、減圧気相成長法によりゲー
ト酸化膜２表面にポリシリコン膜３を１５０〜２００ｎ
ｍ堆積し、ポリシリコン膜３に適度の不純物を拡散する
〔図４（Ｂ）〕。その後、スパッタリング法によりＷＳ
ｉ膜５を１５０〜２００ｎｍ程度成膜する〔図４（Ｃ）
〕。続いて、フォトリソグラフィ技術およびドライエッ
チング技術を用いてＷＳｉ膜５，ポリシリコン膜３のパ
ターン加工を行ない、ゲート電極となるＷＳｉ膜５ａ，
ポリシリコン膜３ａを形成する〔図４（Ｄ）〕。 引き続いて、ＷＳｉ膜５ａ，ポリシリコン膜３ａをマス
クとしてＳｉ基板１に不純物のイオン注入を行ない、９
００〜１０００℃の不活性ガス雰囲気で熱処理を行ない
、ソース・ドレイン領域４を形成すると同時にＷＳｉ膜
５ａのアニーリングを行なう〔図４（Ｅ）〕。
０ｎｍ前後の厚さのゲート酸化膜２を熱酸化により形成
する〔図４（Ａ）〕。次に、減圧気相成長法によりゲー
ト酸化膜２表面にポリシリコン膜３を１５０〜２００ｎ
ｍ堆積し、ポリシリコン膜３に適度の不純物を拡散する
〔図４（Ｂ）〕。その後、スパッタリング法によりＷＳ
ｉ膜５を１５０〜２００ｎｍ程度成膜する〔図４（Ｃ）
〕。続いて、フォトリソグラフィ技術およびドライエッ
チング技術を用いてＷＳｉ膜５，ポリシリコン膜３のパ
ターン加工を行ない、ゲート電極となるＷＳｉ膜５ａ，
ポリシリコン膜３ａを形成する〔図４（Ｄ）〕。 引き続いて、ＷＳｉ膜５ａ，ポリシリコン膜３ａをマス
クとしてＳｉ基板１に不純物のイオン注入を行ない、９
００〜１０００℃の不活性ガス雰囲気で熱処理を行ない
、ソース・ドレイン領域４を形成すると同時にＷＳｉ膜
５ａのアニーリングを行なう〔図４（Ｅ）〕。
【０００７】この方法により得られたＷＳｉ膜５ａ，お
よびポリシリコン膜３ａからなるゲート電極のシート抵
抗は、５Ω／□程度である。
よびポリシリコン膜３ａからなるゲート電極のシート抵
抗は、５Ω／□程度である。
【０００８】
【発明が解決しようとする課題】しかし、上述の製造方
法によるポリサイドゲート型ＭＯＳトランジスタでは、
ゲート電極形成のためのドライエッチング時にＷＳｉ膜
５とポリシリコン膜３との異質な膜を同時にエッチング
しなければならず、エッチング形状が良好で，かつエッ
チング寸法精度の良いエッチング条件を設定するのが困
難である。また、ポリシリコン膜３は、ＷＳｉ膜５に比
べて比抵抗がかなり高いため、電気伝導にはあまり寄与
せず、縦方向の微細化阻止要因として働くという問題が
あった。
法によるポリサイドゲート型ＭＯＳトランジスタでは、
ゲート電極形成のためのドライエッチング時にＷＳｉ膜
５とポリシリコン膜３との異質な膜を同時にエッチング
しなければならず、エッチング形状が良好で，かつエッ
チング寸法精度の良いエッチング条件を設定するのが困
難である。また、ポリシリコン膜３は、ＷＳｉ膜５に比
べて比抵抗がかなり高いため、電気伝導にはあまり寄与
せず、縦方向の微細化阻止要因として働くという問題が
あった。
【０００９】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板表面にゲート酸化膜を形成する工
程と、減圧気相成長法によりシリコン薄膜を堆積する工
程と、フォトリソグラフィ技術およびドライエッチング
技術によりシリコン薄膜を微細パターンに加工する工程
と、微細パターンに加工されたシリコン薄膜の表面を酸
化する工程と、ＷＦ６ ガスによるＳｉ還元反応を用い
て表面が酸化されたシリコン薄膜をＷ薄膜に置換する工
程と、Ｗ薄膜をマスクとして不純物イオン注入を行なう
工程と、を具備している。
造方法は、半導体基板表面にゲート酸化膜を形成する工
程と、減圧気相成長法によりシリコン薄膜を堆積する工
程と、フォトリソグラフィ技術およびドライエッチング
技術によりシリコン薄膜を微細パターンに加工する工程
と、微細パターンに加工されたシリコン薄膜の表面を酸
化する工程と、ＷＦ６ ガスによるＳｉ還元反応を用い
て表面が酸化されたシリコン薄膜をＷ薄膜に置換する工
程と、Ｗ薄膜をマスクとして不純物イオン注入を行なう
工程と、を具備している。
【００１０】
【実施例】次に本発明について図面を参照して説明する
。図１は本発明の第１の実施例を説明するための工程順
の断面図である。
。図１は本発明の第１の実施例を説明するための工程順
の断面図である。
【００１１】まず、図１（Ａ）に示すように、Ｓｉ基板
１表面に２０ｎｍ前後の厚さのゲート酸化膜２を熱酸化
により形成する。次に、図１（Ｂ）に示すように、減圧
気相成長法によりゲート酸化膜２表面にポリシリコン膜
３を１５０〜２００ｎｍ堆積する。次に、図１（Ｃ）に
示すように、フォトリソグラフィ技術およびドライエッ
チング技術を用いてポリシリコン膜３のパターン加工を
行ない、ポリシリコン膜３ａを形成する。その後、熱Ｈ
ＮＯ３ 液に沈潜し、ポリシリコン膜３ａの表面を１１
〜１５オングストローム程度酸化する。続いて、図１（
Ｄ）に示すように、ＷＦ６ ガスによるＳｉ還元反応を
用いて、ポリシリコン膜３ａの殆どをＷ膜６に置換する
。Ｗ膜６はゲート電極となる。引き続いて、図１（Ｅ）
に示すように、置換されたＷ膜６をマスクにしてＳｉ基
板１に不純物のイオン注入を行ない、９００〜１０００
℃の不活性ガス雰囲気で熱処理を行ない、ソース・ドレ
イン領域４を形成する。
１表面に２０ｎｍ前後の厚さのゲート酸化膜２を熱酸化
により形成する。次に、図１（Ｂ）に示すように、減圧
気相成長法によりゲート酸化膜２表面にポリシリコン膜
３を１５０〜２００ｎｍ堆積する。次に、図１（Ｃ）に
示すように、フォトリソグラフィ技術およびドライエッ
チング技術を用いてポリシリコン膜３のパターン加工を
行ない、ポリシリコン膜３ａを形成する。その後、熱Ｈ
ＮＯ３ 液に沈潜し、ポリシリコン膜３ａの表面を１１
〜１５オングストローム程度酸化する。続いて、図１（
Ｄ）に示すように、ＷＦ６ ガスによるＳｉ還元反応を
用いて、ポリシリコン膜３ａの殆どをＷ膜６に置換する
。Ｗ膜６はゲート電極となる。引き続いて、図１（Ｅ）
に示すように、置換されたＷ膜６をマスクにしてＳｉ基
板１に不純物のイオン注入を行ない、９００〜１０００
℃の不活性ガス雰囲気で熱処理を行ない、ソース・ドレ
イン領域４を形成する。
【００１２】上述のＷＦ６ ガスによるＳｉ還元反応を
用いたポリシリコン膜３ａのＷ膜６への置換は、１Ｔｏ
ｒｒ前後の減圧雰囲気で、不活性ガスにより希釈された
ＷＦ６ ガスの分圧を数〜数ｍＴｏｒｒに制御し、Ｓｉ
基板１を約３０分，３００℃に加熱することで行なわれ
る。
用いたポリシリコン膜３ａのＷ膜６への置換は、１Ｔｏ
ｒｒ前後の減圧雰囲気で、不活性ガスにより希釈された
ＷＦ６ ガスの分圧を数〜数ｍＴｏｒｒに制御し、Ｓｉ
基板１を約３０分，３００℃に加熱することで行なわれ
る。
【００１３】また、ＷＦ６ ガスによるＳｉ還元反応に
先立つポリシリコン膜３ａの１１〜１５オングストロー
ム程度の表面酸化は、熱ＨＮＯ３ 液への沈潜の他に、
別の薬品処理，例えばＮＨ４ ＯＨ＋Ｈ２Ｏ２ ＋Ｈ２
Ｏ溶液への沈潜等によっても達成できる。より高精度
な酸化膜厚コントロールのために、ポリシリコン膜３ａ
の表面酸化の直前に、希釈ＨＦ液によりポリシリコン膜
３ａ表面の自然酸化膜の除去を実施することも有効であ
る。但しこの場合、Ｓｉ基板１を覆っているゲート酸化
膜２を除去し過ぎないように、自然酸化膜のエッチング
量は５０オングシトローム以下に抑えることが望ましい
。ポリシリコン膜３ａの表面酸化は、ドライＯ２ ガス
による熱酸化法によっても可能である。但しこの場合、
ＷＦ６ ガスによるＳｉ還元反応を用いたポリシリコン
膜３ａのＷ膜６への置換は、Ｓｉ基板１を４５０℃以上
に加熱して行なわなければならない。
先立つポリシリコン膜３ａの１１〜１５オングストロー
ム程度の表面酸化は、熱ＨＮＯ３ 液への沈潜の他に、
別の薬品処理，例えばＮＨ４ ＯＨ＋Ｈ２Ｏ２ ＋Ｈ２
Ｏ溶液への沈潜等によっても達成できる。より高精度
な酸化膜厚コントロールのために、ポリシリコン膜３ａ
の表面酸化の直前に、希釈ＨＦ液によりポリシリコン膜
３ａ表面の自然酸化膜の除去を実施することも有効であ
る。但しこの場合、Ｓｉ基板１を覆っているゲート酸化
膜２を除去し過ぎないように、自然酸化膜のエッチング
量は５０オングシトローム以下に抑えることが望ましい
。ポリシリコン膜３ａの表面酸化は、ドライＯ２ ガス
による熱酸化法によっても可能である。但しこの場合、
ＷＦ６ ガスによるＳｉ還元反応を用いたポリシリコン
膜３ａのＷ膜６への置換は、Ｓｉ基板１を４５０℃以上
に加熱して行なわなければならない。
【００１４】以上述べたポリシリコン膜３ａのＷＦ６
ガスによるＳｉ還元反応を用いたＷ膜６への置換は、小
林らによって月刊セミコンダクター・ワールド（月刊Ｓ
ｅｍｉｃｏｎｄｕｃｔｏｒ Ｗｏｒｌｄ）１９８９年
，４月号，３７〜４２ページに紹介されているもので、
通常１０ｎｍ程度のＷ膜への置換で抑制されてしまうＷ
Ｆ６ ガスによるＳｉ還元反応を、ポリシリコン膜の表
面に薄い酸化膜を形成することにより、Ｗ膜への置換を
μｍ単位まで可能にした手法によっている。
ガスによるＳｉ還元反応を用いたＷ膜６への置換は、小
林らによって月刊セミコンダクター・ワールド（月刊Ｓ
ｅｍｉｃｏｎｄｕｃｔｏｒ Ｗｏｒｌｄ）１９８９年
，４月号，３７〜４２ページに紹介されているもので、
通常１０ｎｍ程度のＷ膜への置換で抑制されてしまうＷ
Ｆ６ ガスによるＳｉ還元反応を、ポリシリコン膜の表
面に薄い酸化膜を形成することにより、Ｗ膜への置換を
μｍ単位まで可能にした手法によっている。
【００１５】本実施例において形成されるＷ膜６は若干
ポーラスであり、比抵抗は７０〜１２０μΩｃｍであり
、２００ｎｍの膜厚のＷ膜６のシート抵抗は３．６〜６
Ω／□となり、従来のポリサイドゲートのシート抵抗と
同程度となる。ポリシリコン膜３ａをＷ膜６に置換した
場合、パターン寸法に若干の変動が生じるが、微細パタ
ーンにおいては問題無いレベルである。
ポーラスであり、比抵抗は７０〜１２０μΩｃｍであり
、２００ｎｍの膜厚のＷ膜６のシート抵抗は３．６〜６
Ω／□となり、従来のポリサイドゲートのシート抵抗と
同程度となる。ポリシリコン膜３ａをＷ膜６に置換した
場合、パターン寸法に若干の変動が生じるが、微細パタ
ーンにおいては問題無いレベルである。
【００１６】本実施例においては、ポリシリコン膜を例
にして説明してきたが、ポリシリコン膜の代りにアモル
ファスシリコン膜を用いても良い。また、ポリシリコン
膜３ａのＷ膜６への置換終了後、ＷＦ６ ガスの希釈用
としての不活性ガスの代りにＨ２ ガスを短時間導入し
、Ｈ２ 還元反応を用いたＷの選択気相成長法を行ない
、Ｗ膜６の表面を１０ｎｍ程度被覆すれば、ソース・ド
レイン領域４形成のための不純物イオン注入時のＷ膜６
のマスク性はさらに向上する。
にして説明してきたが、ポリシリコン膜の代りにアモル
ファスシリコン膜を用いても良い。また、ポリシリコン
膜３ａのＷ膜６への置換終了後、ＷＦ６ ガスの希釈用
としての不活性ガスの代りにＨ２ ガスを短時間導入し
、Ｈ２ 還元反応を用いたＷの選択気相成長法を行ない
、Ｗ膜６の表面を１０ｎｍ程度被覆すれば、ソース・ド
レイン領域４形成のための不純物イオン注入時のＷ膜６
のマスク性はさらに向上する。
【００１７】図２は本発明の第２の実施例を説明するた
めの主要工程順の断面図である。本実施例は、第１の実
施例における図１（Ｄ）に示した工程までは、第１の実
施例と同じである。
めの主要工程順の断面図である。本実施例は、第１の実
施例における図１（Ｄ）に示した工程までは、第１の実
施例と同じである。
【００１８】ＷＦ６ ガスによるＳｉ還元反応によりポ
リシリコン膜をＷ膜６へ置換した後、図２（Ａ）に示す
ように、Ｗ膜６をマスクにしてＳｉ基板１に低濃度不純
物のイオン注入を行ない、９００〜１０００℃の不活性
ガス雰囲気で熱処理を行ない、低濃度接合領域７を形成
する。次に、図２（Ｂ）に示すように、ＷＦ６ ＋Ｈ２
ガスによるＷＦ６ のＨ２ 還元反応，あるいはＷＦ
６ ＋ＳｉＨ４ ガスによるＷＦ６ のＳｉＨ４ 還元
反応を用いたＷの選択気相成長法により、Ｗ膜６の表面
に１５０〜２００ｎｍ程度のＷ膜８を追加成長する。続
いて、図２（Ｃ）に示すように、Ｓｉ基板１に不純物の
イオン注入を行ない、９００〜１０００℃の不活性ガス
雰囲気で熱処理を行ない、ソース・ドレイン領域４を形
成する。
リシリコン膜をＷ膜６へ置換した後、図２（Ａ）に示す
ように、Ｗ膜６をマスクにしてＳｉ基板１に低濃度不純
物のイオン注入を行ない、９００〜１０００℃の不活性
ガス雰囲気で熱処理を行ない、低濃度接合領域７を形成
する。次に、図２（Ｂ）に示すように、ＷＦ６ ＋Ｈ２
ガスによるＷＦ６ のＨ２ 還元反応，あるいはＷＦ
６ ＋ＳｉＨ４ ガスによるＷＦ６ のＳｉＨ４ 還元
反応を用いたＷの選択気相成長法により、Ｗ膜６の表面
に１５０〜２００ｎｍ程度のＷ膜８を追加成長する。続
いて、図２（Ｃ）に示すように、Ｓｉ基板１に不純物の
イオン注入を行ない、９００〜１０００℃の不活性ガス
雰囲気で熱処理を行ない、ソース・ドレイン領域４を形
成する。
【００１９】本実施例では、第１の実施例にＨ２ 還元
反応，あるいはＳｉＨ４ 還元反応を用いたＷの選択気
相成長工程を追加するだけで、容易にＬＤＤ構造のＭＯ
Ｓトランジスタを形成できるのいう利点がある。
反応，あるいはＳｉＨ４ 還元反応を用いたＷの選択気
相成長工程を追加するだけで、容易にＬＤＤ構造のＭＯ
Ｓトランジスタを形成できるのいう利点がある。
【００２０】
【発明の効果】以上説明したように本発明は、半導体装
置の製造方法において、ゲート酸化膜表面に形成された
シリコン薄膜をパターンに加工し、このシリコン薄膜の
表面を酸化した後、ＷＦ６ ガスによるＳｉ還元反応を
用いてシリコン薄膜をＷ薄膜に置換してＷゲート電極を
有するＭＯＳトランジスタを形成することにより、ゲー
ト電極のシート抵抗を５Ω／□程度の低抵抗値に維持し
ながら半導体装置の縦方向の微細化を可能にするという
効果がある。また、単層で，かつ薄いシリコン薄膜を加
工するだけなので、微小寸法の高集積化の実現が可能で
あるという効果もある。
置の製造方法において、ゲート酸化膜表面に形成された
シリコン薄膜をパターンに加工し、このシリコン薄膜の
表面を酸化した後、ＷＦ６ ガスによるＳｉ還元反応を
用いてシリコン薄膜をＷ薄膜に置換してＷゲート電極を
有するＭＯＳトランジスタを形成することにより、ゲー
ト電極のシート抵抗を５Ω／□程度の低抵抗値に維持し
ながら半導体装置の縦方向の微細化を可能にするという
効果がある。また、単層で，かつ薄いシリコン薄膜を加
工するだけなので、微小寸法の高集積化の実現が可能で
あるという効果もある。
【図１】本発明の第１の実施例を説明するための断面図
である。
である。
【図２】本発明の第２の実施例を説明するための断面図
である。
である。
【図３】従来の半導体装置の製造方法を説明するための
断面図である。
断面図である。
【図４】従来の半導体装置の製造方法を説明するための
断面図である。
断面図である。
【図５】従来の半導体装置の製造方法を説明するための
グラフである。
グラフである。
１ Ｓｉ基板
２ ゲート酸化膜
３，３ａ ポリシリコン膜
４ ソース・ドレイン領域
５，５ａ ＷＳｉ膜
６，８ Ｗ膜
７ 低濃度接合領域
Claims (1)
- 【請求項１】 半導体基板表面にゲート酸化膜を形成
する工程と、減圧気相成長法によりシリコン薄膜を堆積
する工程と、フォトリソグラフィ技術およびドライエッ
チング技術により、前記シリコン薄膜を微細パターンに
加工する工程と、微細パターンに加工された前記シリコ
ン薄膜の表面を酸化する工程と、ＷＦ６ガスによるＳｉ
還元反応を用いて、表面が酸化された前記シリコン薄膜
をＷ薄膜に置換する工程と、前記Ｗ薄膜をマスクとして
、不純物イオン注入を行なう工程と、を具備することを
特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12062191A JPH04348519A (ja) | 1991-05-27 | 1991-05-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12062191A JPH04348519A (ja) | 1991-05-27 | 1991-05-27 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04348519A true JPH04348519A (ja) | 1992-12-03 |
Family
ID=14790769
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12062191A Pending JPH04348519A (ja) | 1991-05-27 | 1991-05-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04348519A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06326052A (ja) * | 1993-05-14 | 1994-11-25 | Nec Corp | 薄膜形成法 |
| WO2017000670A1 (zh) * | 2015-07-02 | 2017-01-05 | 无锡华润上华科技有限公司 | 钨膜的沉积方法 |
-
1991
- 1991-05-27 JP JP12062191A patent/JPH04348519A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06326052A (ja) * | 1993-05-14 | 1994-11-25 | Nec Corp | 薄膜形成法 |
| WO2017000670A1 (zh) * | 2015-07-02 | 2017-01-05 | 无锡华润上华科技有限公司 | 钨膜的沉积方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5324675A (en) | Method of producing semiconductor devices of a MONOS type | |
| JP2624736B2 (ja) | 半導体装置の製造方法 | |
| JPH0434819B2 (ja) | ||
| JPS58176975A (ja) | 集積ｍｏｓ電界効果トランジスタ回路の製造方法 | |
| JPH0412612B2 (ja) | ||
| US4560421A (en) | Semiconductor device and method of manufacturing the same | |
| EP0113522A2 (en) | The manufacture of semiconductor devices | |
| JPH02219253A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0794503A (ja) | シリコン基板の酸化方法 | |
| JPH04348519A (ja) | 半導体装置の製造方法 | |
| JP4505349B2 (ja) | 半導体装置の製造方法 | |
| JPH0831931A (ja) | 半導体装置およびその製造方法 | |
| JPH0147016B2 (ja) | ||
| JPH0640549B2 (ja) | Ｍｏｓ半導体装置の製造方法 | |
| JP3436315B2 (ja) | Ｍｏｎｏｓ型半導体不揮発性記憶装置の製造方法及び、半導体装置の製造方法 | |
| JPH04715A (ja) | 半導体装置の製造方法 | |
| JPH0231468A (ja) | 浮遊ゲート型半導体記憶装置の製造方法 | |
| JPH0529343A (ja) | 微細半導体装置の製造方法 | |
| US6630405B1 (en) | Method of gate patterning for sub-0.1 μm technology | |
| JPH08222736A (ja) | Ｍｏｓ型トランジスタの製造方法 | |
| JPH06267972A (ja) | Ｍｏｓトランジスタの製造方法 | |
| JPH0684939A (ja) | Ｍｉｓ電界効果半導体装置の製造方法 | |
| KR100499400B1 (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| JP2630616B2 (ja) | 半導体装置の製造方法 | |
| JPH06104277A (ja) | 半導体集積回路の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000418 |