JPH05275523A - 絶縁分離基板 - Google Patents
絶縁分離基板Info
- Publication number
- JPH05275523A JPH05275523A JP4068401A JP6840192A JPH05275523A JP H05275523 A JPH05275523 A JP H05275523A JP 4068401 A JP4068401 A JP 4068401A JP 6840192 A JP6840192 A JP 6840192A JP H05275523 A JPH05275523 A JP H05275523A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor
- semiconductor isolation
- substrate
- isolation island
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 耐圧の低下や基板自体の大型化を伴うことな
く、コンデンサの容量増大が図れる絶縁分離基板を提供
することを課題とする。 【構成】 支持体層２に絶縁膜３で電気的に分離された
半導体分離島が複数設けられ、これら半導体分離島のう
ちには、その半導体分離島の前記絶縁膜３と対面する側
に全面的に誘電体膜６と導電膜５とが半導体分離島と導
電膜の間に誘電体膜が介在するように形成され、これら
３者で容量素子を構成できる容量素子用半導体分離島４
が少なくとも１つ存在している絶縁分離基板において、
前記容量素子用半導体分離島の底面に凹凸が付けられて
いるとともに、前記誘電体膜と導電膜にも前記凹凸に沿
って凹凸が付けられていることを特徴とする絶縁分離基
板１。
く、コンデンサの容量増大が図れる絶縁分離基板を提供
することを課題とする。 【構成】 支持体層２に絶縁膜３で電気的に分離された
半導体分離島が複数設けられ、これら半導体分離島のう
ちには、その半導体分離島の前記絶縁膜３と対面する側
に全面的に誘電体膜６と導電膜５とが半導体分離島と導
電膜の間に誘電体膜が介在するように形成され、これら
３者で容量素子を構成できる容量素子用半導体分離島４
が少なくとも１つ存在している絶縁分離基板において、
前記容量素子用半導体分離島の底面に凹凸が付けられて
いるとともに、前記誘電体膜と導電膜にも前記凹凸に沿
って凹凸が付けられていることを特徴とする絶縁分離基
板１。
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置の製造に
使われる絶縁分離基板（誘電体分離基板＝ＤＩ基板）に
関する。
使われる絶縁分離基板（誘電体分離基板＝ＤＩ基板）に
関する。
【０００２】
【従来の技術】絶縁分離基板（以下、適宜「ＤＩ基板」
と言う）は、図９にみるように、支持体層５１に絶縁膜
（絶縁分離用誘電体膜）５２で電気的に分離された半導
体分離島５３が複数設けられている基板５０である。Ｄ
Ｉ基板の場合、各半導体分離島５３が絶縁膜５２で電気
的に分離されているため異なる半導体分離島５３に形成
された素子の間では干渉が起こり難いという特徴があ
る。
と言う）は、図９にみるように、支持体層５１に絶縁膜
（絶縁分離用誘電体膜）５２で電気的に分離された半導
体分離島５３が複数設けられている基板５０である。Ｄ
Ｉ基板の場合、各半導体分離島５３が絶縁膜５２で電気
的に分離されているため異なる半導体分離島５３に形成
された素子の間では干渉が起こり難いという特徴があ
る。
【０００３】そして、このＤＩ基板５０の場合、半導体
分離島５３が容量素子（コンデンサ）用半導体分離島と
なっている。というのは、半導体分離島５３の絶縁膜５
２と対面する側に全面的に誘電体膜５５と導電膜５４と
が半導体分離島５３と導電膜５４の間に誘電体膜５５が
介在するように形成されており、これら３者でコンデン
サが構成できるからである。
分離島５３が容量素子（コンデンサ）用半導体分離島と
なっている。というのは、半導体分離島５３の絶縁膜５
２と対面する側に全面的に誘電体膜５５と導電膜５４と
が半導体分離島５３と導電膜５４の間に誘電体膜５５が
介在するように形成されており、これら３者でコンデン
サが構成できるからである。
【０００４】すなわち、図９にみるように、半導体分離
島５３と導電膜５４に引き出し配線６１，６２を設けれ
ば、半導体分離島５３と導電膜５４が電極として誘電体
膜５５を介して対面したコンデンサが出現するのであ
る。
島５３と導電膜５４に引き出し配線６１，６２を設けれ
ば、半導体分離島５３と導電膜５４が電極として誘電体
膜５５を介して対面したコンデンサが出現するのであ
る。
【０００５】
【発明が解決しようとする課題】しかしながら、上記の
ＤＩ基板５０では、コンデンサの静電容量を余り大きく
出来ない。勿論、誘電体膜５５を薄くしたり、半導体分
離島５３の面積を拡げ電極の対面面積を増やしたりし
て、静電容量を増やすことはできる。しかし、誘電体膜
５５を薄くする場合には、耐圧が低下するという別の問
題を生じ、半導体分離島５３の面積を拡げる場合には、
ＤＩ基板５０自体が大型化し、昨今の基板に対する小型
化要求と逆行するという別の問題を生じるため、いずれ
も妥当な方策ではない。
ＤＩ基板５０では、コンデンサの静電容量を余り大きく
出来ない。勿論、誘電体膜５５を薄くしたり、半導体分
離島５３の面積を拡げ電極の対面面積を増やしたりし
て、静電容量を増やすことはできる。しかし、誘電体膜
５５を薄くする場合には、耐圧が低下するという別の問
題を生じ、半導体分離島５３の面積を拡げる場合には、
ＤＩ基板５０自体が大型化し、昨今の基板に対する小型
化要求と逆行するという別の問題を生じるため、いずれ
も妥当な方策ではない。
【０００６】この発明は、上記事情に鑑み、耐圧の低下
や基板自体の大型化を伴うことなく、コンデンサの容量
増大が図れる絶縁分離基板を提供することを課題とす
る。
や基板自体の大型化を伴うことなく、コンデンサの容量
増大が図れる絶縁分離基板を提供することを課題とす
る。
【０００７】
【課題を解決するための手段】前記課題を解決するた
め、この発明にかかる絶縁分離基板では、支持体層に絶
縁膜で電気的に分離された半導体分離島が複数設けら
れ、これら半導体分離島のうちには、その半導体分離島
の前記絶縁膜と対面する側に全面的に誘電体膜と導電膜
とが半導体分離島と導電膜の間に誘電体膜が介在するよ
うに形成され、これら３者で容量素子を構成できる容量
素子用半導体分離島が少なくとも１つ存在している絶縁
分離基板において、前記容量素子用半導体分離島の底面
に凹凸が付けられているとともに、前記誘電体膜と導電
膜にも前記凹凸に沿って凹凸が付けられている構成をと
るようにしている。
め、この発明にかかる絶縁分離基板では、支持体層に絶
縁膜で電気的に分離された半導体分離島が複数設けら
れ、これら半導体分離島のうちには、その半導体分離島
の前記絶縁膜と対面する側に全面的に誘電体膜と導電膜
とが半導体分離島と導電膜の間に誘電体膜が介在するよ
うに形成され、これら３者で容量素子を構成できる容量
素子用半導体分離島が少なくとも１つ存在している絶縁
分離基板において、前記容量素子用半導体分離島の底面
に凹凸が付けられているとともに、前記誘電体膜と導電
膜にも前記凹凸に沿って凹凸が付けられている構成をと
るようにしている。
【０００８】この発明のＤＩ基板では、全ての半導体分
離島が容量素子用半導体分離島であってもよいし、普通
の半導体分離島と容量素子用半導体分離島が混在してい
るようであってもよい。少なくとも１つ容量素子用半導
体分離島があればよいのである。また、１つの容量素子
用半導体分離島にコンデンサ以外の素子がコンデンサと
共に併設されているようであってもよいし、コンデンサ
だけが設けられているようであってもよい。容量素子用
半導体分離島の底面に凹凸が付けるのであるが、容量素
子用半導体分離島でない半導体分離島の底面には、凹凸
を付ける必要はないけれども凹凸を付けてもよい。
離島が容量素子用半導体分離島であってもよいし、普通
の半導体分離島と容量素子用半導体分離島が混在してい
るようであってもよい。少なくとも１つ容量素子用半導
体分離島があればよいのである。また、１つの容量素子
用半導体分離島にコンデンサ以外の素子がコンデンサと
共に併設されているようであってもよいし、コンデンサ
だけが設けられているようであってもよい。容量素子用
半導体分離島の底面に凹凸が付けるのであるが、容量素
子用半導体分離島でない半導体分離島の底面には、凹凸
を付ける必要はないけれども凹凸を付けてもよい。
【０００９】
【作用】この発明にかかるＤＩ基板の容量素子用半導体
分離島の底面に凹凸が付けられているとともに、誘電体
膜と導電膜にも前記凹凸に沿って凹凸が付けられている
構成をとるようにしている。半導体分離島と導電膜とが
電極として誘電体膜を介して対面するコンデンサの静電
容量Ｃは、下記の式（１）に従う。
分離島の底面に凹凸が付けられているとともに、誘電体
膜と導電膜にも前記凹凸に沿って凹凸が付けられている
構成をとるようにしている。半導体分離島と導電膜とが
電極として誘電体膜を介して対面するコンデンサの静電
容量Ｃは、下記の式（１）に従う。
【００１０】Ｃ＝ε×Ｓ÷ｄ ・・・・（１） 但し、ε：誘電体膜の誘電率，Ｓ：電極の対面面積，
ｄ：誘電体膜の厚み この発明のおける容量素子用半導体分離島に設けられた
コンデンサでは、半導体分離島の大きさが従来と同じ場
合でも分離島底面に凹凸のある分だけ電極の対面面積Ｓ
が増えることになり、これに比例して静電容量Ｃが大き
くなる。このように、誘電体膜を薄くしたり、半導体分
離島の面積を大きくする必要がなく、耐圧の低下やＤＩ
基板の大型化を伴なわずに、静電容量Ｃの大きなコンデ
ンサが形成できるのである。
ｄ：誘電体膜の厚み この発明のおける容量素子用半導体分離島に設けられた
コンデンサでは、半導体分離島の大きさが従来と同じ場
合でも分離島底面に凹凸のある分だけ電極の対面面積Ｓ
が増えることになり、これに比例して静電容量Ｃが大き
くなる。このように、誘電体膜を薄くしたり、半導体分
離島の面積を大きくする必要がなく、耐圧の低下やＤＩ
基板の大型化を伴なわずに、静電容量Ｃの大きなコンデ
ンサが形成できるのである。
【００１１】
【実施例】続いて、この発明の実施例を説明する。この
発明は、下記の実施例に限らないことは言うまでもな
い。図１は、この発明にかかるＤＩ基板の一例において
コンデンサが設けられた容量素子用の半導体単結晶分離
島を中心にあらわす。
発明は、下記の実施例に限らないことは言うまでもな
い。図１は、この発明にかかるＤＩ基板の一例において
コンデンサが設けられた容量素子用の半導体単結晶分離
島を中心にあらわす。
【００１２】実施例のＤＩ基板１では、支持体層２に絶
縁膜３で電気的に分離されたｎ型の半導体単結晶分離島
４が複数設けられている（図１では便宜上、容量素子用
半導体分離島４ひとつだけが示されている）。容量素子
用半導体単結晶分離島４の絶縁膜３と対面する側に全面
的に誘電体膜６と導電膜５とが半導体単結晶分離島４と
導電膜５の間に誘電体膜６が介在するように形成されて
いる。そして、半導体単結晶分離島４表面の一部に形成
された不純物高濃度領域（ｎ+ 領域）４ａには引き出し
配線８がコンタクトし、導電膜５の露出面には引き出し
配線９がコンタクトしており、その結果、半導体単結晶
分離島４と導電膜５が電極として誘電体膜６を介して対
面するという構成のコンデンサが設けられている。
縁膜３で電気的に分離されたｎ型の半導体単結晶分離島
４が複数設けられている（図１では便宜上、容量素子用
半導体分離島４ひとつだけが示されている）。容量素子
用半導体単結晶分離島４の絶縁膜３と対面する側に全面
的に誘電体膜６と導電膜５とが半導体単結晶分離島４と
導電膜５の間に誘電体膜６が介在するように形成されて
いる。そして、半導体単結晶分離島４表面の一部に形成
された不純物高濃度領域（ｎ+ 領域）４ａには引き出し
配線８がコンタクトし、導電膜５の露出面には引き出し
配線９がコンタクトしており、その結果、半導体単結晶
分離島４と導電膜５が電極として誘電体膜６を介して対
面するという構成のコンデンサが設けられている。
【００１３】なお、導電膜５としては、シリコン膜、例
えば、ポリシリコン膜、あるいは、これに不純物を導入
したドープドポリシリコン膜が挙げられ、誘電体膜６と
しては酸化シリコン膜などが挙げられる。また、７は絶
縁層である。そして、図１にみるように、容量素子用半
導体単結晶分離島４の底面に凹凸が付けられているとと
もに、誘電体膜６と導電膜５にも前記凹凸に沿って凹凸
が付けられているために電極（半導体単結晶分離島と導
電膜）の対面面積が増加し、その結果、耐圧の低下やＤ
Ｉ基板自体の大型化を伴わずに、コンデンサの静電容量
を増やせることは前述の通りである。
えば、ポリシリコン膜、あるいは、これに不純物を導入
したドープドポリシリコン膜が挙げられ、誘電体膜６と
しては酸化シリコン膜などが挙げられる。また、７は絶
縁層である。そして、図１にみるように、容量素子用半
導体単結晶分離島４の底面に凹凸が付けられているとと
もに、誘電体膜６と導電膜５にも前記凹凸に沿って凹凸
が付けられているために電極（半導体単結晶分離島と導
電膜）の対面面積が増加し、その結果、耐圧の低下やＤ
Ｉ基板自体の大型化を伴わずに、コンデンサの静電容量
を増やせることは前述の通りである。
【００１４】続いて、上記実施例のＤＩ基板１の製造例
についして説明する。まず、図２にみるように、半導体
単結晶ウエハ１０の表面に異方性エッチング用のマスク
１１を形成する。このマスク１１には、分離用溝を形成
するための窓１１ａと凹凸用溝を形成するための窓１１
ｂとが設けられている。このマスク１１は、半導体単結
晶ウエハ１０の表面にシリコン酸化膜を形成しておい
て、窓を開ける部分だけ選択エッチングで除去すること
で簡単に設けることが出来る。
についして説明する。まず、図２にみるように、半導体
単結晶ウエハ１０の表面に異方性エッチング用のマスク
１１を形成する。このマスク１１には、分離用溝を形成
するための窓１１ａと凹凸用溝を形成するための窓１１
ｂとが設けられている。このマスク１１は、半導体単結
晶ウエハ１０の表面にシリコン酸化膜を形成しておい
て、窓を開ける部分だけ選択エッチングで除去すること
で簡単に設けることが出来る。
【００１５】ついで、図３にみるように、異方性エッチ
ングを施し、分離用溝１２および凹凸用溝１３を形成し
た後、マスク１１を除去する。凹凸用溝１３は分離用溝
１２よりも浅くする必要がある。これは、前記の窓１１
ｂを窓１１ａよりも狭くすることで簡単に実現できる。
マスク１１の除去に続いて、図４にみるように、誘電体
膜６として薄いシリコン酸化膜を形成した後、図５にみ
るように、誘電体膜６上に導電膜５としてシリコン膜を
積層形成し、さらに、引き続いて、図６にみるように、
導電膜５の上に絶縁分離用の絶縁膜３を形成する。
ングを施し、分離用溝１２および凹凸用溝１３を形成し
た後、マスク１１を除去する。凹凸用溝１３は分離用溝
１２よりも浅くする必要がある。これは、前記の窓１１
ｂを窓１１ａよりも狭くすることで簡単に実現できる。
マスク１１の除去に続いて、図４にみるように、誘電体
膜６として薄いシリコン酸化膜を形成した後、図５にみ
るように、誘電体膜６上に導電膜５としてシリコン膜を
積層形成し、さらに、引き続いて、図６にみるように、
導電膜５の上に絶縁分離用の絶縁膜３を形成する。
【００１６】そして、図７にみるように、絶縁膜３の上
に支持体層（例えば、ポリシリコン層）２を堆積してか
ら、半導体単結晶ウエハ１０の裏面側から分離用溝１２
の底が露出するまで研磨する。そうすると、図８にみる
ように、容量素子用半導体単結晶分離島４の底面に凹凸
が付けられているとともに、誘電体膜６と導電膜５にも
前記凹凸に沿って凹凸が付けられている構成のＤＩ基板
１が完成することとなる。
に支持体層（例えば、ポリシリコン層）２を堆積してか
ら、半導体単結晶ウエハ１０の裏面側から分離用溝１２
の底が露出するまで研磨する。そうすると、図８にみる
ように、容量素子用半導体単結晶分離島４の底面に凹凸
が付けられているとともに、誘電体膜６と導電膜５にも
前記凹凸に沿って凹凸が付けられている構成のＤＩ基板
１が完成することとなる。
【００１７】上にみたように、この発明のＤＩ基板は、
マスク１１の形成の際、窓１１ａの他に窓１１ｂを同時
に設ける程度で従来の場合と同様のプロセスで作製する
ことが出来る。そして、得られたＤＩ基板には、この
後、図１にみるように、不純物高濃度領域４ａや引き出
し配線８，９を形成してコンデンサを設けたり、他の半
導体単結晶分離島にトランジスタやダイオードの半導体
素子を形成したりするのである。
マスク１１の形成の際、窓１１ａの他に窓１１ｂを同時
に設ける程度で従来の場合と同様のプロセスで作製する
ことが出来る。そして、得られたＤＩ基板には、この
後、図１にみるように、不純物高濃度領域４ａや引き出
し配線８，９を形成してコンデンサを設けたり、他の半
導体単結晶分離島にトランジスタやダイオードの半導体
素子を形成したりするのである。
【００１８】
【発明の効果】この発明にかかるＤＩ基板の容量素子用
半導体分離島では、誘電体膜を薄くしたり、半導体分離
島の面積を大きくしたりしなくても、耐圧の低下や分離
島の底面に付けられた凹凸によりコンデンサの電極であ
る半導体分離島と導電膜の対面面積が増すため、それに
比例して静電容量が増え、結果として、耐圧の低下やＤ
Ｉ基板の大型化を伴うことなく、静電容量の大きなコン
デンサが作り込めるようになるのである。
半導体分離島では、誘電体膜を薄くしたり、半導体分離
島の面積を大きくしたりしなくても、耐圧の低下や分離
島の底面に付けられた凹凸によりコンデンサの電極であ
る半導体分離島と導電膜の対面面積が増すため、それに
比例して静電容量が増え、結果として、耐圧の低下やＤ
Ｉ基板の大型化を伴うことなく、静電容量の大きなコン
デンサが作り込めるようになるのである。
【図１】実施例のコンデンサを設けたＤＩ基板をあらわ
す断面図である。
す断面図である。
【図２】実施例のＤＩ基板を作製する際のマスク形成工
程をあらわす断面図である。
程をあらわす断面図である。
【図３】実施例のＤＩ基板を作製する際の溝形成工程を
あらわす断面図である。
あらわす断面図である。
【図４】実施例のＤＩ基板を作製する際の誘電体膜形成
工程をあらわす断面図である。
工程をあらわす断面図である。
【図５】実施例のＤＩ基板を作製する際の導電膜形成工
程をあらわす断面図である。
程をあらわす断面図である。
【図６】実施例のＤＩ基板を作製する際の絶縁膜形成工
程をあらわす断面図である。
程をあらわす断面図である。
【図７】実施例のＤＩ基板を作製する際の支持体層形成
工程をあらわす断面図である。
工程をあらわす断面図である。
【図８】実施例のＤＩ基板の完成状態をあらわす断面図
である。
である。
【図９】従来のコンデンサを設けたＤＩ基板をあらわす
断面図である。
断面図である。
１ ＤＩ基板 ２ 支持体層 ３ 絶縁膜 ４ 容量素子用半導体単結晶分離島 ５ 導電膜 ６ 誘電体膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 藤村 俊夫 大阪府門真市大字門真1048番地松下電工株 式会社内
Claims (1)
- 【請求項１】 支持体層に絶縁膜で電気的に分離された
半導体分離島が複数設けられ、これら半導体分離島のう
ちには、その半導体分離島の前記絶縁膜と対面する側に
全面的に誘電体膜と導電膜とが半導体分離島と導電膜の
間に誘電体膜が介在するように形成され、これら３者で
容量素子を構成できる容量素子用半導体分離島が少なく
とも１つ存在している絶縁分離基板において、前記容量
素子用半導体分離島の底面に凹凸が付けられているとと
もに、前記誘電体膜と導電膜にも前記凹凸に沿って凹凸
が付けられていることを特徴とする絶縁分離基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4068401A JPH05275523A (ja) | 1992-03-26 | 1992-03-26 | 絶縁分離基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4068401A JPH05275523A (ja) | 1992-03-26 | 1992-03-26 | 絶縁分離基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05275523A true JPH05275523A (ja) | 1993-10-22 |
Family
ID=13372637
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4068401A Pending JPH05275523A (ja) | 1992-03-26 | 1992-03-26 | 絶縁分離基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05275523A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2023146303A (ja) * | 2022-03-29 | 2023-10-12 | 株式会社 日立パワーデバイス | 半導体装置 |
-
1992
- 1992-03-26 JP JP4068401A patent/JPH05275523A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2023146303A (ja) * | 2022-03-29 | 2023-10-12 | 株式会社 日立パワーデバイス | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0888334A (ja) | 半導体装置とその製造方法 | |
| JPH0685193A (ja) | 半導体装置 | |
| KR100319618B1 (ko) | 반도체 소자의 커패시터 및 제조방법 | |
| JP2503621B2 (ja) | 半導体装置の製造方法 | |
| US5665634A (en) | Method of increasing maximum terminal voltage of a semiconductor device | |
| JP2826239B2 (ja) | コンデンサ | |
| TW439265B (en) | Semiconductor memory device and method of fabricating the same | |
| JPS5994454A (ja) | 半導体装置とその製造方法 | |
| JPH02137256A (ja) | 半導体集積回路 | |
| JPH0456264A (ja) | 半導体集積回路装置 | |
| JPS63199454A (ja) | 半導体装置 | |
| JP3242478B2 (ja) | 高耐圧半導体装置 | |
| JP2563456B2 (ja) | Ｍｉｓ型容量素子 | |
| JPH05190767A (ja) | 半導体装置 | |
| JP3194303B2 (ja) | 半導体装置 | |
| JPH10326863A (ja) | 半導体装置の製造方法 | |
| JPS6381842A (ja) | 半導体装置の製造方法 | |
| JP2762827B2 (ja) | 半導体装置 | |
| JPS61115345A (ja) | 集積化コンデンサ | |
| JPH0669331A (ja) | 半導体装置 | |
| JPH07111313A (ja) | 半導体容量素子 | |
| JPH01201937A (ja) | 半導体装置 | |
| JPS63299262A (ja) | 半導体装置 | |
| JPH0566026B2 (ja) | ||
| JPH07221267A (ja) | 半導体装置及びその製造方法 |