JPH0527893B2 - - Google Patents
Info
- Publication number
- JPH0527893B2 JPH0527893B2 JP60127063A JP12706385A JPH0527893B2 JP H0527893 B2 JPH0527893 B2 JP H0527893B2 JP 60127063 A JP60127063 A JP 60127063A JP 12706385 A JP12706385 A JP 12706385A JP H0527893 B2 JPH0527893 B2 JP H0527893B2
- Authority
- JP
- Japan
- Prior art keywords
- exception
- instruction
- register
- stage
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Advance Control (AREA)
Description
〔産業上の利用分野〕
本発明は情報処理装置に関し、特にパイプライ
ン制御方式の情報処理装置に関する。 〔従来の技術〕 従来、この種の情報処理装置では、パイプライ
ンのステージ数は少なく、ハードウエアによる例
外情報のステージ管理は必要なかつた。 〔発明が解決しようとする問題点〕 しかしながら、近年、クロツクサイクルの高速
化に伴つてパイプラインのステージ数を増加する
と、命令とこの命令の例外情報との同期がとれな
くなり例外情報の管理ができなくなるという問題
が発生してきた。このため、この問題を解決し、
例外のタイプを複数のグループに分離・コード化
し、例外情報をステージ管理することにより効率
よく例外割出制御を行う情報処理装置の出現が要
請されていた。 〔問題点を解決するための手段〕 このような問題点を解決するために本発明は、
パイプラインの上段ステージにおいて命令のフエ
ツチ、この命令の解読、この命令のオペランドフ
エツチ、この命令の命令フエツチとオペランドフ
エツチに関する例外の検出を行う先行制御ユニツ
トと、この先行制御ユニツトの指示により動作し
うる制御記憶ユニツトと、パイプラインの下段ス
テージにおいて制御記憶ユニツトにより制御され
て演算を実行すると共に、その演算により発生す
る演算例外を検出する演算ユニツトと、パイプラ
インの下段ステージにおいて先行制御ユニツトと
演算ユニツトから報告されパイプラインの複数の
ステージで検出される例外の種類を複数のグルー
プに分類してコード化した例外情報をステージに
同期して管理することによりこの例外情報が先行
制御ユニツトから報告された中断タイプの例外で
あれば演算ユニツトへ与える命令を無効にすると
共に、例外情報が演算ユニツトから報告された抑
止タイプの例外であれば例外を発生した命令およ
びこの命令に後続する命令の各レジスタ更新動作
を無効とし、完了タイプの例外であれば例外を発
生した命令のレジスタ更新動作を実行し、かつ例
外を発生した命令に後続する命令のレジスタ更新
動作を無効とし、上記制御記憶ユニツトの特定の
例外処理ルーチンを起動する例外割出制御ユニツ
トとを設けるようにしたものである。 〔作用〕 本発明においては、パイプラインのステージ数
を増加しても、命令とこの命令の例外情報との同
期をみだすことがない。 〔実施例〕 次に本発明に係わる情報処理装置の一実施例に
ついて図面を参照して詳細に説明する。第１図は
その一実施例を示す系統図である。第１図におい
て、１は先行制御ユニツト、２は制御記憶ユニツ
ト、３は演算ユニツト、２０は制御記憶、２１は
アドレスレジスタ、２２は制御記憶レジスタ、４
０，４１はエンコーダ、５０〜５９はレジスタ、
６０，６１は選択器、７０はフリツフロツプ、１
００〜１０２，２００，２０１，２１０，２２
０，３００〜３０３，４００〜４０３，４１０〜
４１２，４２０，４２１，５００〜５０２，５１
０，５２０，５３０，５４０，５５０，５６０〜
５６３，５７０，５７１，５８０，５９０，６０
０，６１０，７００，８００，８１０，８１１，
８２０，８３０，８４０，８４１，８５０は信号
線である。 先行制御ユニツト１、制御記憶ユニツト２、演
算ユニツト３および例外割出制御ユニツトは、そ
れぞれ、時間的にずらして一連の複数の命令を重
なるように処理していくパイプライン方式で構成
されている。上記例外割出制御ユニツトは、先行
制御ユニツト１、制御記憶ユニツト２、演算ユニ
ツト３の枠外に描かれている機能を有するユニツ
トである。 第１図に示すように、パイプラインのステージ
は、上段のステージから順に、Ａステージ、Ｂス
テージ、Ｃステージ、Ｄステージ、Ｅステージ、
Ｆステージ、Ｇステージ、Ｈステージの８ステー
ジから構成される。 先行制御ユニツト１は、命令のフエツチ、この
命令の解読、この命令のオペランドフエツチ、こ
の命令の命令フエツチとオペランドフエツチに関
する例外の検出を行い、検出した例外を信号線１
０２を介して例外割出制御ユニツトに報告する。
また先行制御ユニツト１は、制御記憶ユニツト２
に格納されている上記命令に対応する１ステツプ
または複数のステツプから成るマイクロプログラ
ムの第１ステツプのアドレスを信号線１００を介
して選択器６０に供給し、選択器６０の選択信号
Ｓ１を信号線１０１を介して送出し、選択器６０
で上記マイクロプログラムの第１ステツプのアド
レスを選択し、信号線６００を介して制御記憶ユ
ニツト２のアドレスレジスタ２１に与えることに
より、上記命令に対応するマイクロプログラムを
起動する。 先行制御ユニツト１はＡステージの前のステー
ジとＡステージとＢステージとを占有し、信号線
１００を介して選択器６０に与える命令に対応す
るマイクロプログラムの第１ステツプのアドレス
と信号線１０１を介して送出する先端器６０の選
択信号Ｓ１とはＡステージの前のステージに存在
し、信号線１０２を介して報告する例外検出信号
はＢステージに存在する。 制御記憶ユニツト２は、複数のマイクロ命令を
格納する制御記憶２０とこの制御記憶２０のアド
レスを保持するアドレスレジスタ２１と制御記憶
２０に格納されているマイクロ命令を受けて演算
ユニツト３を制御する制御記憶レジスタ２２とか
ら構成される。選択器６０は命令起動時または例
外割出時以外は通常制御記憶２０に格納されてい
るマイクロ命令の分岐先アドレスを信号線２０１
を介して選択し、信号線６００を介してアドレス
レジスタ２１に供給する。アドレスレジスタ２１
は選択器６０で選択されたアドレスを信号線６０
０を介して受け、制御記憶２０に信号線２１０を
介してアドレスを与える。制御記憶レジスタ２２
はアドレスレジスタ２１の保持するアドレスに対
応するマイクロ命令の分岐先アドレス以外を信号
線２００を介して受け、信号線２２０を介して演
算ユニツト３を制御する。制御記憶ユニツト２は
ＡテージとＢステージを占有する。アドレスレジ
スタ２１と制御記憶２０はＡステージ、制御記憶
レジスタ２２はＢステージに存在する。 演算ユニツト３は信号線２２０を介して制御記
憶ユニツト２の制御記憶レジスタ２２が保持する
制御信号により演算を実行し、演算によつて検出
した例外を信号線300，301を介して例外割出制御
ユニツトに報告する。演算ユニツト３はＣステー
ジ、Ｄステージ、Ｅステージ、Ｆステージの４つ
のステージを占有し、演算につて発生した例外は
信号線３００，３０１を介してＦステージで報告
される。 先行制御ユニツト１で検出した例外は信号線１
０２を介してエンコーダ４０に報告される。エン
コーダ４０はプライオリテイエンコーダで先行制
御ユニツト１で検出した例外をプライオリテイを
とつてコード化し、例外検出信号を発生する機能
をもつ。ここで例外検出信号を例外代表と称す
る。先行制御ユニツト１で検出した例外はこのエ
ンコーダ４０によつて先行制御ユニツト１検出例
外代表と例外コードに変換され、それぞれ、信号
線４００と４０１を介してレジスタ５０に報告さ
れる。ここで先行制御ユニツト１検出例外を「中
断タイプの例外」ともいうことにする。 レジスタ５１〜５５は先行制御ユニツト１検出
例外代表をパイプラインのステージに対応して持
ち回る１ビツトのレジスタで、レジスタ５１〜５
５はそれぞれＣステージ、Ｄステージ、Ｅステー
ジ、Ｆステージ、Ｇステージ上に存在する。先行
制御ユニツト１検出例外代表を保持するレジスタ
５１〜５５と選択器６１とはそれぞれ信号線５１
０，５２０，５３０，５４０，５５０を介して接
続してある。 演算ユニツト３で検出した例外は信号線３０
０，３０１を介してエンコーダ４１，４２に報告
される。エンコーダ４１，４２はプライオリテイ
エンコーダで、演算ユニツト３で検出した例外を
プライオリテイをとつてコード化し、例外検出信
号を発生する機能をもつ。ここでも例外検出信号
を例外代表と称する。 演算ユニツト３で検出した例外は抑止タイプと
完了タイプに分類し、抑止タイプはエンコーダ４
１、完了タイプはエンコーダ４２によつて、それ
ぞれ、抑止例外代表と抑止例外コード、完了例外
代表と完了例外コードに変換され、抑止例外コー
ドと完了例外コードは、それぞれ、信号線４１
１，４２１を介して選択器６２に接続されてい
る。 選択器６２は信号線４１０を介してエンコーダ
４１の発生する抑止例外代表によつて選択され
る。選択器６２の出力する例外コードの信号は信
号線６２０を介してレジスタ５６に与えられる。
エンコーダ４１とエンコーダ４２が発生する抑止
例外代表と完了例外代表は論理和をとり信号線４
１２を介しレジスタ５６の例外代表の入力信号と
なる。レジスタ５６は演算ユニツト３検出例外代
表と例外コードを受けるレジスタでＧステージ上
に存在する。レジスタ５７は演算ユニツト３検出
例外代表を受ける１ビツトのレジスタでＧステー
ジ上に存在する。 選択器６１はレジスタ５０と５６とをそれぞれ
信号線５０２と５６２を介して接続してあり、レ
ジスタ５６の保持する例外代表によつて信号線５
６１を介して選択される。選択器６１で選択した
例外コードは信号線６１０を介して演算ユニツト
３に与えられ、例外処理を行うマイクロプログラ
ムが参照できるようにしてある。またレジスタ５
５と５７の保持する例外代表は論理和をとり信号
線を５７１を介してレジスタ５８に与えられると
同時に演算ユニツト３のＣステージ上に存在する
命令またはマイクロ命令を無効とする。 レジスタ５８はＨステージ上のレジスタで、レ
ジスタ５８の保持する例外代表は信号線５８０を
介して選択器６０の選択信号Ｓ０となり、選択器
６０が例外処理を行う複数のマイクロ命令から成
るマイクロプログラムの第１ステツプのマイクロ
命令のアドレスを選択するよう指示し、この選択
されたアドレスをアドレスレジスタ２１に設定す
る。またレジスタ５８の保持する例外代表はレジ
スタ５９の入力信号ともなる。 レジスタ５９はレジスタ５８の例外代表を信号
線５８０を介して受け取り、さらに、信号線５９
０を介してレジスタ５８の例外代表がアドレスレ
ジスタ２１に設定した例外処理を行うマイクロプ
ログラムの第１ステツプのアドレスに対応するマ
イクロ命令を制御記憶レジスタ２２に設定する。
フリツプフロツプ７０は制御記憶ユニツト２と演
算ユニツト３のＣステージの動作の有効、無効を
示すフリツプフロツプで、「１」の状態で有効、
「０」の状態で無効を示すものである。 信号線３０２，３０３で演算ユニツト３と接続
してあるＧステージ上のレジスタ８０と８１は、
演算ユニツト３が更新するＦステージの更新デー
タを受けるレジスタとＦステージの更新指示を受
けるレジスタである。 レジスタ８３と８４はレジスタ５７が保持する
演算ユニツト３検出例外を持ち回る１ビツトのレ
ジスタで、レジスタ５７と８３、レジスタ８３と
８４はそれぞれ信号線５７０，８３０で接続され
ている。 レジスタ８５は、演算ユニツト３で抑止タイプ
の例外または完了タイプの例外が発生した時に演
算ユニツト３が更新しようとする更新データを無
効とする信号を保持する。 レジスタ８２は演算ユニツト３の更新データを
格納するＨステージ上のレジスタで、レジスタ８
１の更新指示とレジスタ８５の更新抑止の信号に
よつて更新されるレジスタである。 次に先行制御ユニツト１または演算ユニツト３
で例外が検出され、例外割出制御を行う時の動作
を第１図、第２図、第３図、第４図を参照して説
明する。第２図、第３図、第４図は例外割出制御
を示すタイムチヤートであり、第２図は先行制御
ユニツト１で検出した例外割出を示すものであ
り、第３図、第４図は演算ユニツト３で検出した
例外割出を示すものである。 第１図において、先行制御ユニツト１で検出し
た例外はＢステージで信号線１０２を介して例外
割出制御ユニツトのエンコーダ４０に報告され
る。ここで先行制御ユニツト１で検出する例外の
要因数は簡略のために８要因とする。したがつて
信号線１０２は８本必要となる。先行制御ユニツ
ト１検出例外要因数は８であるから、エンコーダ
４０は、８要因のプライオリテイをとり３ビツト
のコードに変換し８要因の論理和をとる機能を有
する。ここで８つの先行制御ユニツト１検出例外
要因をそれぞれプライオリテイの高い順にP0〜
P7と称し、エンコーダ４０の検出する例外検出
信号（例外代表）をVBとすると、 VB＝P0＋P1＋P2＋P3＋P4＋P5＋P6＋P7 である。ここで＋は論理和を示す。エンコーダ４
０の発生する例外コードは８要因を表現できれば
よいから３ビツトのコードとなる。この３ビツト
のコードCB0〜CB2と例外要因P0〜P7と例外代表
VBとの関係は表１の真理値表で表わされる。
ン制御方式の情報処理装置に関する。 〔従来の技術〕 従来、この種の情報処理装置では、パイプライ
ンのステージ数は少なく、ハードウエアによる例
外情報のステージ管理は必要なかつた。 〔発明が解決しようとする問題点〕 しかしながら、近年、クロツクサイクルの高速
化に伴つてパイプラインのステージ数を増加する
と、命令とこの命令の例外情報との同期がとれな
くなり例外情報の管理ができなくなるという問題
が発生してきた。このため、この問題を解決し、
例外のタイプを複数のグループに分離・コード化
し、例外情報をステージ管理することにより効率
よく例外割出制御を行う情報処理装置の出現が要
請されていた。 〔問題点を解決するための手段〕 このような問題点を解決するために本発明は、
パイプラインの上段ステージにおいて命令のフエ
ツチ、この命令の解読、この命令のオペランドフ
エツチ、この命令の命令フエツチとオペランドフ
エツチに関する例外の検出を行う先行制御ユニツ
トと、この先行制御ユニツトの指示により動作し
うる制御記憶ユニツトと、パイプラインの下段ス
テージにおいて制御記憶ユニツトにより制御され
て演算を実行すると共に、その演算により発生す
る演算例外を検出する演算ユニツトと、パイプラ
インの下段ステージにおいて先行制御ユニツトと
演算ユニツトから報告されパイプラインの複数の
ステージで検出される例外の種類を複数のグルー
プに分類してコード化した例外情報をステージに
同期して管理することによりこの例外情報が先行
制御ユニツトから報告された中断タイプの例外で
あれば演算ユニツトへ与える命令を無効にすると
共に、例外情報が演算ユニツトから報告された抑
止タイプの例外であれば例外を発生した命令およ
びこの命令に後続する命令の各レジスタ更新動作
を無効とし、完了タイプの例外であれば例外を発
生した命令のレジスタ更新動作を実行し、かつ例
外を発生した命令に後続する命令のレジスタ更新
動作を無効とし、上記制御記憶ユニツトの特定の
例外処理ルーチンを起動する例外割出制御ユニツ
トとを設けるようにしたものである。 〔作用〕 本発明においては、パイプラインのステージ数
を増加しても、命令とこの命令の例外情報との同
期をみだすことがない。 〔実施例〕 次に本発明に係わる情報処理装置の一実施例に
ついて図面を参照して詳細に説明する。第１図は
その一実施例を示す系統図である。第１図におい
て、１は先行制御ユニツト、２は制御記憶ユニツ
ト、３は演算ユニツト、２０は制御記憶、２１は
アドレスレジスタ、２２は制御記憶レジスタ、４
０，４１はエンコーダ、５０〜５９はレジスタ、
６０，６１は選択器、７０はフリツフロツプ、１
００〜１０２，２００，２０１，２１０，２２
０，３００〜３０３，４００〜４０３，４１０〜
４１２，４２０，４２１，５００〜５０２，５１
０，５２０，５３０，５４０，５５０，５６０〜
５６３，５７０，５７１，５８０，５９０，６０
０，６１０，７００，８００，８１０，８１１，
８２０，８３０，８４０，８４１，８５０は信号
線である。 先行制御ユニツト１、制御記憶ユニツト２、演
算ユニツト３および例外割出制御ユニツトは、そ
れぞれ、時間的にずらして一連の複数の命令を重
なるように処理していくパイプライン方式で構成
されている。上記例外割出制御ユニツトは、先行
制御ユニツト１、制御記憶ユニツト２、演算ユニ
ツト３の枠外に描かれている機能を有するユニツ
トである。 第１図に示すように、パイプラインのステージ
は、上段のステージから順に、Ａステージ、Ｂス
テージ、Ｃステージ、Ｄステージ、Ｅステージ、
Ｆステージ、Ｇステージ、Ｈステージの８ステー
ジから構成される。 先行制御ユニツト１は、命令のフエツチ、この
命令の解読、この命令のオペランドフエツチ、こ
の命令の命令フエツチとオペランドフエツチに関
する例外の検出を行い、検出した例外を信号線１
０２を介して例外割出制御ユニツトに報告する。
また先行制御ユニツト１は、制御記憶ユニツト２
に格納されている上記命令に対応する１ステツプ
または複数のステツプから成るマイクロプログラ
ムの第１ステツプのアドレスを信号線１００を介
して選択器６０に供給し、選択器６０の選択信号
Ｓ１を信号線１０１を介して送出し、選択器６０
で上記マイクロプログラムの第１ステツプのアド
レスを選択し、信号線６００を介して制御記憶ユ
ニツト２のアドレスレジスタ２１に与えることに
より、上記命令に対応するマイクロプログラムを
起動する。 先行制御ユニツト１はＡステージの前のステー
ジとＡステージとＢステージとを占有し、信号線
１００を介して選択器６０に与える命令に対応す
るマイクロプログラムの第１ステツプのアドレス
と信号線１０１を介して送出する先端器６０の選
択信号Ｓ１とはＡステージの前のステージに存在
し、信号線１０２を介して報告する例外検出信号
はＢステージに存在する。 制御記憶ユニツト２は、複数のマイクロ命令を
格納する制御記憶２０とこの制御記憶２０のアド
レスを保持するアドレスレジスタ２１と制御記憶
２０に格納されているマイクロ命令を受けて演算
ユニツト３を制御する制御記憶レジスタ２２とか
ら構成される。選択器６０は命令起動時または例
外割出時以外は通常制御記憶２０に格納されてい
るマイクロ命令の分岐先アドレスを信号線２０１
を介して選択し、信号線６００を介してアドレス
レジスタ２１に供給する。アドレスレジスタ２１
は選択器６０で選択されたアドレスを信号線６０
０を介して受け、制御記憶２０に信号線２１０を
介してアドレスを与える。制御記憶レジスタ２２
はアドレスレジスタ２１の保持するアドレスに対
応するマイクロ命令の分岐先アドレス以外を信号
線２００を介して受け、信号線２２０を介して演
算ユニツト３を制御する。制御記憶ユニツト２は
ＡテージとＢステージを占有する。アドレスレジ
スタ２１と制御記憶２０はＡステージ、制御記憶
レジスタ２２はＢステージに存在する。 演算ユニツト３は信号線２２０を介して制御記
憶ユニツト２の制御記憶レジスタ２２が保持する
制御信号により演算を実行し、演算によつて検出
した例外を信号線300，301を介して例外割出制御
ユニツトに報告する。演算ユニツト３はＣステー
ジ、Ｄステージ、Ｅステージ、Ｆステージの４つ
のステージを占有し、演算につて発生した例外は
信号線３００，３０１を介してＦステージで報告
される。 先行制御ユニツト１で検出した例外は信号線１
０２を介してエンコーダ４０に報告される。エン
コーダ４０はプライオリテイエンコーダで先行制
御ユニツト１で検出した例外をプライオリテイを
とつてコード化し、例外検出信号を発生する機能
をもつ。ここで例外検出信号を例外代表と称す
る。先行制御ユニツト１で検出した例外はこのエ
ンコーダ４０によつて先行制御ユニツト１検出例
外代表と例外コードに変換され、それぞれ、信号
線４００と４０１を介してレジスタ５０に報告さ
れる。ここで先行制御ユニツト１検出例外を「中
断タイプの例外」ともいうことにする。 レジスタ５１〜５５は先行制御ユニツト１検出
例外代表をパイプラインのステージに対応して持
ち回る１ビツトのレジスタで、レジスタ５１〜５
５はそれぞれＣステージ、Ｄステージ、Ｅステー
ジ、Ｆステージ、Ｇステージ上に存在する。先行
制御ユニツト１検出例外代表を保持するレジスタ
５１〜５５と選択器６１とはそれぞれ信号線５１
０，５２０，５３０，５４０，５５０を介して接
続してある。 演算ユニツト３で検出した例外は信号線３０
０，３０１を介してエンコーダ４１，４２に報告
される。エンコーダ４１，４２はプライオリテイ
エンコーダで、演算ユニツト３で検出した例外を
プライオリテイをとつてコード化し、例外検出信
号を発生する機能をもつ。ここでも例外検出信号
を例外代表と称する。 演算ユニツト３で検出した例外は抑止タイプと
完了タイプに分類し、抑止タイプはエンコーダ４
１、完了タイプはエンコーダ４２によつて、それ
ぞれ、抑止例外代表と抑止例外コード、完了例外
代表と完了例外コードに変換され、抑止例外コー
ドと完了例外コードは、それぞれ、信号線４１
１，４２１を介して選択器６２に接続されてい
る。 選択器６２は信号線４１０を介してエンコーダ
４１の発生する抑止例外代表によつて選択され
る。選択器６２の出力する例外コードの信号は信
号線６２０を介してレジスタ５６に与えられる。
エンコーダ４１とエンコーダ４２が発生する抑止
例外代表と完了例外代表は論理和をとり信号線４
１２を介しレジスタ５６の例外代表の入力信号と
なる。レジスタ５６は演算ユニツト３検出例外代
表と例外コードを受けるレジスタでＧステージ上
に存在する。レジスタ５７は演算ユニツト３検出
例外代表を受ける１ビツトのレジスタでＧステー
ジ上に存在する。 選択器６１はレジスタ５０と５６とをそれぞれ
信号線５０２と５６２を介して接続してあり、レ
ジスタ５６の保持する例外代表によつて信号線５
６１を介して選択される。選択器６１で選択した
例外コードは信号線６１０を介して演算ユニツト
３に与えられ、例外処理を行うマイクロプログラ
ムが参照できるようにしてある。またレジスタ５
５と５７の保持する例外代表は論理和をとり信号
線を５７１を介してレジスタ５８に与えられると
同時に演算ユニツト３のＣステージ上に存在する
命令またはマイクロ命令を無効とする。 レジスタ５８はＨステージ上のレジスタで、レ
ジスタ５８の保持する例外代表は信号線５８０を
介して選択器６０の選択信号Ｓ０となり、選択器
６０が例外処理を行う複数のマイクロ命令から成
るマイクロプログラムの第１ステツプのマイクロ
命令のアドレスを選択するよう指示し、この選択
されたアドレスをアドレスレジスタ２１に設定す
る。またレジスタ５８の保持する例外代表はレジ
スタ５９の入力信号ともなる。 レジスタ５９はレジスタ５８の例外代表を信号
線５８０を介して受け取り、さらに、信号線５９
０を介してレジスタ５８の例外代表がアドレスレ
ジスタ２１に設定した例外処理を行うマイクロプ
ログラムの第１ステツプのアドレスに対応するマ
イクロ命令を制御記憶レジスタ２２に設定する。
フリツプフロツプ７０は制御記憶ユニツト２と演
算ユニツト３のＣステージの動作の有効、無効を
示すフリツプフロツプで、「１」の状態で有効、
「０」の状態で無効を示すものである。 信号線３０２，３０３で演算ユニツト３と接続
してあるＧステージ上のレジスタ８０と８１は、
演算ユニツト３が更新するＦステージの更新デー
タを受けるレジスタとＦステージの更新指示を受
けるレジスタである。 レジスタ８３と８４はレジスタ５７が保持する
演算ユニツト３検出例外を持ち回る１ビツトのレ
ジスタで、レジスタ５７と８３、レジスタ８３と
８４はそれぞれ信号線５７０，８３０で接続され
ている。 レジスタ８５は、演算ユニツト３で抑止タイプ
の例外または完了タイプの例外が発生した時に演
算ユニツト３が更新しようとする更新データを無
効とする信号を保持する。 レジスタ８２は演算ユニツト３の更新データを
格納するＨステージ上のレジスタで、レジスタ８
１の更新指示とレジスタ８５の更新抑止の信号に
よつて更新されるレジスタである。 次に先行制御ユニツト１または演算ユニツト３
で例外が検出され、例外割出制御を行う時の動作
を第１図、第２図、第３図、第４図を参照して説
明する。第２図、第３図、第４図は例外割出制御
を示すタイムチヤートであり、第２図は先行制御
ユニツト１で検出した例外割出を示すものであ
り、第３図、第４図は演算ユニツト３で検出した
例外割出を示すものである。 第１図において、先行制御ユニツト１で検出し
た例外はＢステージで信号線１０２を介して例外
割出制御ユニツトのエンコーダ４０に報告され
る。ここで先行制御ユニツト１で検出する例外の
要因数は簡略のために８要因とする。したがつて
信号線１０２は８本必要となる。先行制御ユニツ
ト１検出例外要因数は８であるから、エンコーダ
４０は、８要因のプライオリテイをとり３ビツト
のコードに変換し８要因の論理和をとる機能を有
する。ここで８つの先行制御ユニツト１検出例外
要因をそれぞれプライオリテイの高い順にP0〜
P7と称し、エンコーダ４０の検出する例外検出
信号（例外代表）をVBとすると、 VB＝P0＋P1＋P2＋P3＋P4＋P5＋P6＋P7 である。ここで＋は論理和を示す。エンコーダ４
０の発生する例外コードは８要因を表現できれば
よいから３ビツトのコードとなる。この３ビツト
のコードCB0〜CB2と例外要因P0〜P7と例外代表
VBとの関係は表１の真理値表で表わされる。
【表】
エンコーダ４０で先行制御ユニツト１の例外要
因を検出すると、例外代表VBでセツト状態「１」
のフリツプフロツプ７０をリセツト状態「０」に
する。フリツプフロツプ７０は制御記憶ユニツト
２の有効状態を示すもので、フリツプフロツプ７
０がリセツトされると、制御記憶ユニツト２と演
算ユニツト３のＣステージは無効状態となる。 エンコーダ４０で生成された例外代表VBと例
外コードCB0〜CB2はレジスタ５０に送られ、例外
代表VBは同時に微分されレジスタ５１に送られ
る。ここで微分とは信号をパルス化することをい
う。レジスタ５０が保持する例外代表をVCH、例
外コードをCC0〜CC2と称する。保持し伝達する信
号の内容を次に示す。ただしRGはレジスタを表
わす。 RG５０：VCH｜CC0、CC1、CC2、ＣステージRG 信号線４０３を介してレジスタ５１に与えられ
る例外代表VBを微分した信号dVBは、 dVB＝VB・CH である。第２図のタイムチヤートで示すように、
以後例外代表はレジスタ５１〜５５にクロツクサ
イクルに対応して順次伝達されていく。この順次
伝達されていく信号を各レジスタ５１〜５５に対
応して、それぞれ、VC，VD，VE，VF，VG0と称
する。保持し伝達する信号の内容を次に示す。た
だしRGはレジスタを表わす。 RG５１：VC、ＣステージRG RG５２：VD、ＤステージRG RG５３：VE、ＥステージRG RG５４：VF、ＥステージRG RG５５：VG0、ＧステージRG 第２図でａ〜ｄは命令またはマイクロ命令ステ
ツプが、あるステージまたはレジスタ上に存在す
ることを表わしている。ａは例外を発生せず順次
上段のステージから下段のステージへとパイプラ
インを流れていく。ｂはａに後続する命令または
マイクロ命令ステツプであり、例外を発生し、例
外割出制御を受ける。第２図でｂが順次Ａステー
ジからパイプラインを流れてきて、Ｂステージ上
で先行制御ユニツト１により例外が報告され、第
１図のエンコーダ４０で例外代表VBと例外コー
ドCB0〜CB2が生成され、第２図のクロツクt4でフ
リツプフロツプ７０をリセツトすると共に、例外
代表VBと例外コードCB0〜CB2をレジスタ５０に
伝達する。レジスタ５１が保持する例外代表VC
はクロツクt5〜t8に同期して順次レジスタ５２，
５３，５４，５５とステージを進む。 また第１図の演算ユニツト３で検出した例外は
抑止タイプと完了タイプに分類して、それぞれ、
信号線３００，３０１を介して例外割出制御ユニ
ツトのエンコーダ４１，４２に報告される。ここ
で演算ユニツト３で検出する例外の要因数は簡略
のため抑止タイプ４要因、完了タイプ４要因の合
わせて８要因とする。したがつて信号線３００，
３０１は４本づつ必要となる。抑止タイプと完了
タイプの要因数はそれぞれ４であるから、エンコ
ーダ４１，４２はそれぞれ４要因のプライオリテ
イをとり２ビツトのコードに変換し４要因の論理
和をとる機能を有する。ここで抑止タイプの４つ
の例外要因をそれぞれプライオリテイの高い順に
I0〜I3と称し、エンコーダ４１の検出する例外検
出信号（例外代表）をV1とし、完了タイプの４
つの例外要因をそれぞれプライオリテイの高い順
にJ0〜J3と称し、エンコーダ４２の検出する例外
検出信号（例外代表）をVJとすると、 VI＝I0＋I1＋I2＋I3 VJ＝J0＋J1＋J2＋J3 である。ここで＋は論理和を示す。エンコーダ４
１，４２の発生する例外コードはそれぞれ４要因
を表現できればよいから２ビツトのコードとな
る。この２ビツトのそれぞれのコードC10，C11ま
たはCJ0，CJ1とそれぞれの例外要因I0〜I3または
J0〜J3とそれぞれの例外代表VIまたはVJとの関係
は表２または次頁の表３の真理値表で表わされ
る。
因を検出すると、例外代表VBでセツト状態「１」
のフリツプフロツプ７０をリセツト状態「０」に
する。フリツプフロツプ７０は制御記憶ユニツト
２の有効状態を示すもので、フリツプフロツプ７
０がリセツトされると、制御記憶ユニツト２と演
算ユニツト３のＣステージは無効状態となる。 エンコーダ４０で生成された例外代表VBと例
外コードCB0〜CB2はレジスタ５０に送られ、例外
代表VBは同時に微分されレジスタ５１に送られ
る。ここで微分とは信号をパルス化することをい
う。レジスタ５０が保持する例外代表をVCH、例
外コードをCC0〜CC2と称する。保持し伝達する信
号の内容を次に示す。ただしRGはレジスタを表
わす。 RG５０：VCH｜CC0、CC1、CC2、ＣステージRG 信号線４０３を介してレジスタ５１に与えられ
る例外代表VBを微分した信号dVBは、 dVB＝VB・CH である。第２図のタイムチヤートで示すように、
以後例外代表はレジスタ５１〜５５にクロツクサ
イクルに対応して順次伝達されていく。この順次
伝達されていく信号を各レジスタ５１〜５５に対
応して、それぞれ、VC，VD，VE，VF，VG0と称
する。保持し伝達する信号の内容を次に示す。た
だしRGはレジスタを表わす。 RG５１：VC、ＣステージRG RG５２：VD、ＤステージRG RG５３：VE、ＥステージRG RG５４：VF、ＥステージRG RG５５：VG0、ＧステージRG 第２図でａ〜ｄは命令またはマイクロ命令ステ
ツプが、あるステージまたはレジスタ上に存在す
ることを表わしている。ａは例外を発生せず順次
上段のステージから下段のステージへとパイプラ
インを流れていく。ｂはａに後続する命令または
マイクロ命令ステツプであり、例外を発生し、例
外割出制御を受ける。第２図でｂが順次Ａステー
ジからパイプラインを流れてきて、Ｂステージ上
で先行制御ユニツト１により例外が報告され、第
１図のエンコーダ４０で例外代表VBと例外コー
ドCB0〜CB2が生成され、第２図のクロツクt4でフ
リツプフロツプ７０をリセツトすると共に、例外
代表VBと例外コードCB0〜CB2をレジスタ５０に
伝達する。レジスタ５１が保持する例外代表VC
はクロツクt5〜t8に同期して順次レジスタ５２，
５３，５４，５５とステージを進む。 また第１図の演算ユニツト３で検出した例外は
抑止タイプと完了タイプに分類して、それぞれ、
信号線３００，３０１を介して例外割出制御ユニ
ツトのエンコーダ４１，４２に報告される。ここ
で演算ユニツト３で検出する例外の要因数は簡略
のため抑止タイプ４要因、完了タイプ４要因の合
わせて８要因とする。したがつて信号線３００，
３０１は４本づつ必要となる。抑止タイプと完了
タイプの要因数はそれぞれ４であるから、エンコ
ーダ４１，４２はそれぞれ４要因のプライオリテ
イをとり２ビツトのコードに変換し４要因の論理
和をとる機能を有する。ここで抑止タイプの４つ
の例外要因をそれぞれプライオリテイの高い順に
I0〜I3と称し、エンコーダ４１の検出する例外検
出信号（例外代表）をV1とし、完了タイプの４
つの例外要因をそれぞれプライオリテイの高い順
にJ0〜J3と称し、エンコーダ４２の検出する例外
検出信号（例外代表）をVJとすると、 VI＝I0＋I1＋I2＋I3 VJ＝J0＋J1＋J2＋J3 である。ここで＋は論理和を示す。エンコーダ４
１，４２の発生する例外コードはそれぞれ４要因
を表現できればよいから２ビツトのコードとな
る。この２ビツトのそれぞれのコードC10，C11ま
たはCJ0，CJ1とそれぞれの例外要因I0〜I3または
J0〜J3とそれぞれの例外代表VIまたはVJとの関係
は表２または次頁の表３の真理値表で表わされ
る。
【表】
【表】
Ｘは０または１を表わす。
エンコーダ４１または４２で演算ユニツト３の
例外要因を検出すると、例外代表VIまたはVJで
セツト状態「１」のフリツプフロツプ７０をリセ
ツト「０」する。ここでは先行制御ユニツト１で
例外は検出されずフリツプフロツプ７０はセツト
状態であつたとする。エンコーダ４１または４２
で検出された例外コードCI0，CI1又はCJ0，CJ1は
それぞれ信号線４１１，４２１を介して選択器６
２に与えられる。選択器６２の選択信号をＳ３す
ると、
エンコーダ４１または４２で演算ユニツト３の
例外要因を検出すると、例外代表VIまたはVJで
セツト状態「１」のフリツプフロツプ７０をリセ
ツト「０」する。ここでは先行制御ユニツト１で
例外は検出されずフリツプフロツプ７０はセツト
状態であつたとする。エンコーダ４１または４２
で検出された例外コードCI0，CI1又はCJ0，CJ1は
それぞれ信号線４１１，４２１を介して選択器６
２に与えられる。選択器６２の選択信号をＳ３す
ると、
【表】
ここでS3＝VIである。
エンコーダ４１と４２のそれぞれの例外代表
VIとVJとの論理和をとつた演算ユニツト３検出
例外代表をVIJとすれば、 VIJ＝VI＋VJ ＋は論理和を示す。この演算ユニツト３検出例
外代表VIJと選択器６２の出力する演算ユニツト
３検出例外コードCIJ0〜CIJ2は第３図のタイムチ
ヤートで示すようにクロツクt8でレジスタ５６に
確定する。 レジスタ５６が保持する例外代表と例外コード
はそれぞれVGH、CG0〜CG2と称する。保持し伝達
する信号の内容を次に示す。ただしRGはレジス
タを表わす。 RG５６：VGH｜CG0、CG1、G2、ＧステージRG 第３図でａ〜ｈは命令またはマイクロ命令ステ
ツプが、あるステツプまたはレジスタ上に存在す
ることを表わしている。ａは例外を発生せず順次
上段のステージから下段のステージへとパイプラ
インを流れていく。ｂはａに接続する命令または
マイクロ命令ステツプであり、演算例外を発生
し、例外割出制御を受ける。第３図でｂが順次Ａ
ステージからパイプラインを流れてきて、Ｆステ
ージ上において演算ユニツト３により例外が報告
され、第１図のエンコーダ４１または４２で例外
代表VIまたはVJと例外コードCI0，CI1またはCJ0，
CJ1が生成され、第２図のt8でフリツプフロツプ
７０をリセツトすると共に、例外代表VIJと例外
コードCIJ0〜CIJ2をレジスタ５６に伝達する。例
外代表VIJは同時に微分されレジスタ５７に送ら
れる。ここでレジスタ５７に与えられる例外代表
VIJを微分した信号dVIJは、 dVIJ＝VIJ・GH である。レジスタ５７の保持する例外代表信号を
VG1と称する。保持し伝達する信号の内容を次に
示す。 レジスタ５７：VG1、Ｇステージレジスタ レジスタ５０が保持する例外コードCC0〜CC2と
レジスタ５６が保持する例外コードCG0〜CG2は選
択器６１で選択される。 選択器６１は、先行制御ユニツト１で検出しエ
ンコーダ４０でコード化した例外コードと演算ユ
ニツト３で検出しエンコーダ４１または４２でコ
ード化した例外コードとを選択し識別する機能を
もつ。選択器６１の選択信号をＳとすれば、
VIとVJとの論理和をとつた演算ユニツト３検出
例外代表をVIJとすれば、 VIJ＝VI＋VJ ＋は論理和を示す。この演算ユニツト３検出例
外代表VIJと選択器６２の出力する演算ユニツト
３検出例外コードCIJ0〜CIJ2は第３図のタイムチ
ヤートで示すようにクロツクt8でレジスタ５６に
確定する。 レジスタ５６が保持する例外代表と例外コード
はそれぞれVGH、CG0〜CG2と称する。保持し伝達
する信号の内容を次に示す。ただしRGはレジス
タを表わす。 RG５６：VGH｜CG0、CG1、G2、ＧステージRG 第３図でａ〜ｈは命令またはマイクロ命令ステ
ツプが、あるステツプまたはレジスタ上に存在す
ることを表わしている。ａは例外を発生せず順次
上段のステージから下段のステージへとパイプラ
インを流れていく。ｂはａに接続する命令または
マイクロ命令ステツプであり、演算例外を発生
し、例外割出制御を受ける。第３図でｂが順次Ａ
ステージからパイプラインを流れてきて、Ｆステ
ージ上において演算ユニツト３により例外が報告
され、第１図のエンコーダ４１または４２で例外
代表VIまたはVJと例外コードCI0，CI1またはCJ0，
CJ1が生成され、第２図のt8でフリツプフロツプ
７０をリセツトすると共に、例外代表VIJと例外
コードCIJ0〜CIJ2をレジスタ５６に伝達する。例
外代表VIJは同時に微分されレジスタ５７に送ら
れる。ここでレジスタ５７に与えられる例外代表
VIJを微分した信号dVIJは、 dVIJ＝VIJ・GH である。レジスタ５７の保持する例外代表信号を
VG1と称する。保持し伝達する信号の内容を次に
示す。 レジスタ５７：VG1、Ｇステージレジスタ レジスタ５０が保持する例外コードCC0〜CC2と
レジスタ５６が保持する例外コードCG0〜CG2は選
択器６１で選択される。 選択器６１は、先行制御ユニツト１で検出しエ
ンコーダ４０でコード化した例外コードと演算ユ
ニツト３で検出しエンコーダ４１または４２でコ
ード化した例外コードとを選択し識別する機能を
もつ。選択器６１の選択信号をＳとすれば、
【表】
である。ここで選択信号Ｓはレジスタ５６が保持
する例外代表GHである。即ちＳ＝GHである。
選択器６１は３ビツトと３ビツトのコードを識別
するため４ビツトの出力を有する。この４ビツト
の最上位ビツトは先行制御ユニツト１検出例外と
演算ユニツト３検出例外と識別するビツトで、
「０」のとき先行制御ユニツト１検出例外、「１」
のとき演算ユニツト３検出例外とする。選択器６
１が出力する４ビツトの例外コードをC0〜C3と
称する。選択器６１の出力する４ビツトの例外コ
ードC0〜C3と先行制御ユニツト１の検出する例
外要因P0〜P7と演算ユニツト３の検出する例外
要因I0〜I3、J0〜J3との関係を次頁の表４に示す。
する例外代表GHである。即ちＳ＝GHである。
選択器６１は３ビツトと３ビツトのコードを識別
するため４ビツトの出力を有する。この４ビツト
の最上位ビツトは先行制御ユニツト１検出例外と
演算ユニツト３検出例外と識別するビツトで、
「０」のとき先行制御ユニツト１検出例外、「１」
のとき演算ユニツト３検出例外とする。選択器６
１が出力する４ビツトの例外コードをC0〜C3と
称する。選択器６１の出力する４ビツトの例外コ
ードC0〜C3と先行制御ユニツト１の検出する例
外要因P0〜P7と演算ユニツト３の検出する例外
要因I0〜I3、J0〜J3との関係を次頁の表４に示す。
【表】
選択器６１が出力する４ビツトの例外コード
C0〜C3は信号線６１０を介して演算ユニツト３
に接続されていて例外処理マイクロ命令が参照で
きるようにしてある。 レジスタ５５と５７の保持する例外代表VG0と
VG1は論理和をとりレジスタ５８の入力信号とな
る。 レジスタ５８は１ビツトのＨステージ上のレジ
スタで、このレジスタ５８の保持する信号をS58
とする。保持し伝達する信号の内容を次に示す。 レジスタ５８：S58、Ｈステージレジスタ レジスタ５８が保持する信号S58は、選択器６
０が選択する例外処理を行うマイクロ命令ルーチ
ンの第１ステツプの特定のマイクロ命令語のアド
レスを選ぶよう指示し、このアドレスを制御記憶
ユニツト２のアドレスレジスタ２１に与え、また
レジスタ５９の入力信号ともなる。 レジスタ５９は１ビツトのＡステージ上のレジ
スタで、このレジスタ５９の保持する信号をS59
とする。保持し伝達する信号の内容を次に示す。 レジスタ５９：S59、Ａステージレジスタ レジスタ５９が保持する信号S59は、アドレス
レジスタ２１が保持する例外処理を行うマイクロ
命令ルーチンの第１ステツプの特定のマイクロ命
令のアドレスに対応するマイクロ命令を制御記憶
レジスタ２２に与え、第２ステツプのマイクロ命
令のアドレスをアドレスレジスタ２１に与えると
共に、リセツト状態のフリツプフロツプ７０をセ
ツト状態にし、制御記憶ユニツト２を有効とし、
例外処理マイクロ命令ルーチンを起動し、例外処
理を行う。 フリツプフロツプ７０の保持する信号は制御記
憶ユニツト２の有効、無効状態を示し、「１」で
有効状態、「０」で無効状態である。この信号を
「Ｖ」と称する。フリツプフロツプ７０のリセツ
ト信号をRSTとすると、 RST＝VB＋VIJ であり、例外が検出されるとリセツトされる。ま
たフリツプフロツプ７０のセツト信号をSETと
すると、 SET＝S59 である。制御記憶レジスタ２２に例外処理を行う
第１ステツプのマイクロ命令が確定すると同時に
フリツプフロツプ７０はセツトされる。 レジスタ５１〜５５，５７，５８，５９のホー
ルド信号は常に「０」で、０クランプしてある。
アドレスレジスタ２１のホールド信号H21は、 H21＝＋58＋59 である。制御記憶レジスタ２２のホールド信号
H22は、 H22＝＋59 である。 選択器６０の選択信号をＳ０，Ｓ１とすると次
表のようになる。
C0〜C3は信号線６１０を介して演算ユニツト３
に接続されていて例外処理マイクロ命令が参照で
きるようにしてある。 レジスタ５５と５７の保持する例外代表VG0と
VG1は論理和をとりレジスタ５８の入力信号とな
る。 レジスタ５８は１ビツトのＨステージ上のレジ
スタで、このレジスタ５８の保持する信号をS58
とする。保持し伝達する信号の内容を次に示す。 レジスタ５８：S58、Ｈステージレジスタ レジスタ５８が保持する信号S58は、選択器６
０が選択する例外処理を行うマイクロ命令ルーチ
ンの第１ステツプの特定のマイクロ命令語のアド
レスを選ぶよう指示し、このアドレスを制御記憶
ユニツト２のアドレスレジスタ２１に与え、また
レジスタ５９の入力信号ともなる。 レジスタ５９は１ビツトのＡステージ上のレジ
スタで、このレジスタ５９の保持する信号をS59
とする。保持し伝達する信号の内容を次に示す。 レジスタ５９：S59、Ａステージレジスタ レジスタ５９が保持する信号S59は、アドレス
レジスタ２１が保持する例外処理を行うマイクロ
命令ルーチンの第１ステツプの特定のマイクロ命
令のアドレスに対応するマイクロ命令を制御記憶
レジスタ２２に与え、第２ステツプのマイクロ命
令のアドレスをアドレスレジスタ２１に与えると
共に、リセツト状態のフリツプフロツプ７０をセ
ツト状態にし、制御記憶ユニツト２を有効とし、
例外処理マイクロ命令ルーチンを起動し、例外処
理を行う。 フリツプフロツプ７０の保持する信号は制御記
憶ユニツト２の有効、無効状態を示し、「１」で
有効状態、「０」で無効状態である。この信号を
「Ｖ」と称する。フリツプフロツプ７０のリセツ
ト信号をRSTとすると、 RST＝VB＋VIJ であり、例外が検出されるとリセツトされる。ま
たフリツプフロツプ７０のセツト信号をSETと
すると、 SET＝S59 である。制御記憶レジスタ２２に例外処理を行う
第１ステツプのマイクロ命令が確定すると同時に
フリツプフロツプ７０はセツトされる。 レジスタ５１〜５５，５７，５８，５９のホー
ルド信号は常に「０」で、０クランプしてある。
アドレスレジスタ２１のホールド信号H21は、 H21＝＋58＋59 である。制御記憶レジスタ２２のホールド信号
H22は、 H22＝＋59 である。 選択器６０の選択信号をＳ０，Ｓ１とすると次
表のようになる。
以上説明したように本発明は、パイプラインの
上段ステージにおいて例外の検出を行う先行制御
ユニツトと、先行制御ユニツトの指示により動作
しうる制御記憶ユニツトと、パイプラインの下段
ステージにおいて制御記憶ユニツトにより制御さ
れて演算を実行すると共に、その演算により発生
する演算例外を検出する演算ユニツトと、パイプ
ラインの下段ステージにおいて先行制御ユニツト
と演算ユニツトから報告されパイプラインの複数
のステージで検出される例外の種類を複数のグル
ープに分類してコード化した例外情報をステージ
に同期して管理することによりこの例外情報が先
行制御ユニツトから報告された中断タイプの例外
であれば演算ユニツトへ与える命令を無効にする
と共に、例外情報が演算ユニツトから報告された
抑止タイプの例外であれば例外を発生した命令お
よびこの命令に後続する命令の各レジスタ更新動
作を無効とし、完了タイプの例外であれば例外を
発生した命令のレジスタ更新動作を実行し、かつ
例外を発生した命令に後続する命令のレジスタ更
新動作を無効とし、上記制御記憶ユニツトの特定
の例外処理ルーチンを起動する例外割出制御ユニ
ツトとを設けることにより、クロツクサイクルの
高速化に伴つてパイプラインのステージ数を増加
しても、命令とこの命令の例外情報との同期を乱
すことなく例外情報を管理し、例外の種類を複数
のグループに分類することにより効率よく特定の
例外処理を行うマイクロプログラムを起動し例外
処理を行うことができる効果がある。
上段ステージにおいて例外の検出を行う先行制御
ユニツトと、先行制御ユニツトの指示により動作
しうる制御記憶ユニツトと、パイプラインの下段
ステージにおいて制御記憶ユニツトにより制御さ
れて演算を実行すると共に、その演算により発生
する演算例外を検出する演算ユニツトと、パイプ
ラインの下段ステージにおいて先行制御ユニツト
と演算ユニツトから報告されパイプラインの複数
のステージで検出される例外の種類を複数のグル
ープに分類してコード化した例外情報をステージ
に同期して管理することによりこの例外情報が先
行制御ユニツトから報告された中断タイプの例外
であれば演算ユニツトへ与える命令を無効にする
と共に、例外情報が演算ユニツトから報告された
抑止タイプの例外であれば例外を発生した命令お
よびこの命令に後続する命令の各レジスタ更新動
作を無効とし、完了タイプの例外であれば例外を
発生した命令のレジスタ更新動作を実行し、かつ
例外を発生した命令に後続する命令のレジスタ更
新動作を無効とし、上記制御記憶ユニツトの特定
の例外処理ルーチンを起動する例外割出制御ユニ
ツトとを設けることにより、クロツクサイクルの
高速化に伴つてパイプラインのステージ数を増加
しても、命令とこの命令の例外情報との同期を乱
すことなく例外情報を管理し、例外の種類を複数
のグループに分類することにより効率よく特定の
例外処理を行うマイクロプログラムを起動し例外
処理を行うことができる効果がある。
第１図は本発明に係わる情報処理装置の一実施
例を示す系統図、第２図は先行制御ユニツトで例
外を検出した時の例外割出制御を示すタイムチヤ
ート、第３図は演算ユニツトで抑止タイプの例外
を検出した時の例外割出制御で示すタイムチヤー
ト、第４図は演算ユニツトで完了タイプの例外を
検出した時の例外割出制御を示すタイムチヤート
である。 １……先行制御ユニツト、２……制御記憶ユニ
ツト、３……演算ユニツト、２０……制御記憶、
２１……アドレスレジスタ、２２……制御記憶レ
ジスタ、４０，４１……エンコーダ、５０〜５
９，８０〜８５……レジスタ、６０，６２……選
択器、７０……フリツプフロツプ、１００〜１０
２，２００，２０１，２１０，２２０，３００〜
３０３，４００〜４０３，４１０〜４１２，４２
０，４２１，５００〜５０２，５１０，５２０，
５３０，５４０，５５０，５６０〜５６３，５７
０，５７１，５８０，５９０，６００，６１０，
７００，８００，８１０，８１１，８２０，８３
０，８４０，８４１，８５０……信号線。
例を示す系統図、第２図は先行制御ユニツトで例
外を検出した時の例外割出制御を示すタイムチヤ
ート、第３図は演算ユニツトで抑止タイプの例外
を検出した時の例外割出制御で示すタイムチヤー
ト、第４図は演算ユニツトで完了タイプの例外を
検出した時の例外割出制御を示すタイムチヤート
である。 １……先行制御ユニツト、２……制御記憶ユニ
ツト、３……演算ユニツト、２０……制御記憶、
２１……アドレスレジスタ、２２……制御記憶レ
ジスタ、４０，４１……エンコーダ、５０〜５
９，８０〜８５……レジスタ、６０，６２……選
択器、７０……フリツプフロツプ、１００〜１０
２，２００，２０１，２１０，２２０，３００〜
３０３，４００〜４０３，４１０〜４１２，４２
０，４２１，５００〜５０２，５１０，５２０，
５３０，５４０，５５０，５６０〜５６３，５７
０，５７１，５８０，５９０，６００，６１０，
７００，８００，８１０，８１１，８２０，８３
０，８４０，８４１，８５０……信号線。
Claims (1)
- １ 命令の同じサイクルが重複しないように時間
的にずらして一連の複数の命令を重なるように処
理していくパイプライン制御方式の情報処理装置
において、パイプラインの上段ステージにおいて
命令のフエツチ、この命令の解読、この命令のオ
ペランドフエツチ、この命令の命令フエツチとオ
ペランドフエツチに関する例外の検出を行う先行
制御ユニツトと、この先行制御ユニツトの指示に
より動作しうる制御記憶ユニツトと、パイプライ
ンの下段ステージにおいて前記制御記憶ユニツト
により制御されて演算を実行すると共に、その演
算により発生する演算例外を検出する演算ユニツ
トと、パイプラインの下段ステージにおいて前記
先行制御ユニツトと演算ユニツトから報告されパ
イプラインの複数のステージで検出される例外の
種類を複数のグループに分類してコード化した例
外情報をステージに同期して管理することにより
該例外情報が前記先行制御ユニツトから報告され
た中断タイプの例外であれば前記演算ユニツトへ
与える命令を無効にすると共に、該例外情報が前
記演算ユニツトから報告された抑止タイプの例外
であれば例外を発生した命令およびこの命令に後
続する命令の各レジスタ更新動作を無効とし、完
了タイプの例外であれば例外を発生した命令のレ
ジスタ更新動作を実行し、かつ例外を発生した命
令に後続する命令のレジスタ更新動作を無効と
し、前記制御記憶ユニツトの特定の例外処理ルー
チンを起動する例外割出制御ユニツトとを備え、
前記例外処理ルーチンに前記例外情報を与えるこ
とを特徴とする情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12706385A JPS61285538A (ja) | 1985-06-13 | 1985-06-13 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12706385A JPS61285538A (ja) | 1985-06-13 | 1985-06-13 | 情報処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61285538A JPS61285538A (ja) | 1986-12-16 |
| JPH0527893B2 true JPH0527893B2 (ja) | 1993-04-22 |
Family
ID=14950666
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12706385A Granted JPS61285538A (ja) | 1985-06-13 | 1985-06-13 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61285538A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01243121A (ja) * | 1988-03-25 | 1989-09-27 | Hitachi Ltd | データ処理装置 |
| JP3076044B2 (ja) * | 1988-07-27 | 2000-08-14 | 日本電気株式会社 | パイプラインのエラー情報記憶方式 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5943447A (ja) * | 1982-09-03 | 1984-03-10 | Hitachi Ltd | デ−タ処理装置 |
-
1985
- 1985-06-13 JP JP12706385A patent/JPS61285538A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61285538A (ja) | 1986-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0286354B1 (en) | A method and apparatus for modifying micro-instructions using a macro-instruction pipeline | |
| JPH04296937A (ja) | ハードウエアデータストリング演算コントローラ及び主記憶ストリング動作を行わせる方法 | |
| JPS6255736A (ja) | デジタルプロセッサ制御装置 | |
| JPS5818754A (ja) | 命令処理ユニツト | |
| JPS633337B2 (ja) | ||
| JPH0454255B2 (ja) | ||
| EP0093430B1 (en) | Pipeline data processing system | |
| JPH096611A (ja) | データ処理システムにおけるデータをバッファリングする方法およびシステム | |
| JPH0348537B2 (ja) | ||
| JPH0213333B2 (ja) | ||
| JPH0578051B2 (ja) | ||
| JP3004108B2 (ja) | 情報処理装置 | |
| US5390306A (en) | Pipeline processing system and microprocessor using the system | |
| JPH0527893B2 (ja) | ||
| JPH09152971A (ja) | データ処理装置 | |
| US3245044A (en) | Automatic program suspension system | |
| JPH0522935B2 (ja) | ||
| JPH08241213A (ja) | マイクロプロセッサにおける分散型制御システム | |
| JPS61285541A (ja) | 情報処理装置 | |
| JPS61285540A (ja) | 情報処理装置 | |
| JPH0326862B2 (ja) | ||
| JP2819733B2 (ja) | 情報処理装置 | |
| JP2529694B2 (ja) | マイクロプロセッサの待機命令実行装置 | |
| JPS6115453B2 (ja) | ||
| JP2583614B2 (ja) | ベクトル演算装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |