JPH0527967B2 - - Google Patents

Info

Publication number
JPH0527967B2
JPH0527967B2 JP60006548A JP654885A JPH0527967B2 JP H0527967 B2 JPH0527967 B2 JP H0527967B2 JP 60006548 A JP60006548 A JP 60006548A JP 654885 A JP654885 A JP 654885A JP H0527967 B2 JPH0527967 B2 JP H0527967B2
Authority
JP
Japan
Prior art keywords
self
bias voltage
cathode electrode
substrate
frequency power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60006548A
Other languages
English (en)
Other versions
JPS61166028A (ja
Inventor
Katsuzo Ukai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Anelva Corp
Original Assignee
Anelva Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anelva Corp filed Critical Anelva Corp
Priority to JP60006548A priority Critical patent/JPS61166028A/ja
Publication of JPS61166028A publication Critical patent/JPS61166028A/ja
Publication of JPH0527967B2 publication Critical patent/JPH0527967B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices

Landscapes

  • ing And Chemical Polishing (AREA)
  • Drying Of Semiconductors (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) この発明は、プラズマ放電を利用して基板にエ
ツチング処理をするドライエツチング装置に関す
る。
(従来の技術) この種の装置として、平行平板型ドライエツチ
ング装置が従来から知られている。
この平行平板型ドライエツチング装置は、第4
図aに示すように、真空室1内にカソード電極2
とアノード電極3とを対向させる一方、カソード
電極2には高周波電源4を接続するとともに、こ
のカソード電極2に基板5を直接載置するように
している。
このようにした真空室1に所定のガスを導入し
て、カソード電極2に高周波電力を印加すると、
両電極2,3間にプラズマが発生する。
このようにプラズマが発生すると、第4図bに
示すように、プラズマのポテンシヤル電圧Vpと、
カソード電極2のセルフバイアス電圧Vsとで電
位差が生じるが、この電位降下(Vp−Vs)でイ
オンが加速されて基板5に照射する。したがつ
て、上記電位差が大きければ大きいほど、換言す
れば、セルフバイアス電圧Vsの絶対値が大きけ
れば大きいほど、基板5に対するイオンの照射エ
ネルギーも大きくなる。
このようにイオンエネルギーを大きくすれば、
異方性の強いエツチングが可能になり、その加工
精度も向上することになるが、そのために高周波
電力を大きくすると、こん度は、イオンエネルギ
ーが大きくなりすぎて、基板5を損傷することが
あつた。
特に、エツチング作業が一通り終つた後に、細
部についてエツチングするオーバーエツチングの
ときに、このイオン衝撃による損傷が大きくな
り、当該基板5のデバイス特性等を損なうことが
あつた。
(本発明が解決しようとする問題点) 上記のイオン衝撃を小さくするために、従来は
真空室1内の圧力を高くしたり、高周波電力を小
さくしてセルフバイアス電圧Vsを小さくしたり
していた。
しかし、真空室1内の圧力を高くしたり、高周
波電力を小さくすると、プラズマの発生が不安定
になり、しかもオーバーエツチング以外のエツチ
ング時に十分なイオンエネルギーが得られなくな
るので、その異方性が弱くなるとともに、加工精
度が落ちる等の問題があつた。
また、このイオンエネルギーを制御するものと
して、特開昭58−202531号に記載された装置が知
られているが、この装置は、アノード電極に基板
を載置しているために、アノード電極のセルフバ
イアス電圧Vpしか制御できない。そのために、
第4図bに示すように、その電圧の制御範囲が小
さくなる。したがつて、この従来の装置では、イ
オンエネルギーの制御範囲も小さくならざるを得
ないという問題があつた。
この発明は、異方性の強いエツチング特性を維
持しながら、オーバーエツチング時には当該基板
に対するイオン衝撃が少ないドライエツチング装
置の提供を目的にする。
(問題点を解決するための手段) この発明は、真空室内に、高周波電力を印加す
るカソード電極と、接地された真空室から絶縁さ
れたアノード電極とを備えるとともに、カソード
電極に基板を載置し、アノード電極には、コンダ
クタンス及びキヤパシテイーを可変にした同調回
路を接続する構成にしている。
(本発明の作用) 上記の構成のもとでは、同調回路のコンダクタ
ンスやキヤパシテイー等を調整することによつ
て、両電極の電圧の位相を任意に調整できる。
そして、上記位相を180度ずらすと、セルフバ
イアス電圧が最大になり、その位相差をゼロにす
るとセルフバイアス電圧が最少になる。
(本発明の効果) この発明の装置によれば、高周波電力が一定で
も、セルフバイアス電圧を任意に調整できるの
で、その使用条件等に応じて最適なセルフバイア
ス電圧を選択できる。
したがつて、安定なプラズマを発生させるため
に必要な最小の高周波電力を用いつつ、通常のエ
ツチング時にはセルフバイアス電圧を高くして、
異方性が強く、しかも加工精度の高いエツチング
特性を維持できる。また、オーバーエツチング時
には、セルフバイアス電圧を低くしてイオン衝撃
を少なくできるので、当該基板を損傷したりする
問題も解決できる。
また、カソード電極に基板を乗せているので、
ポテンシヤル電圧とセルフバイアス電圧とを同時
に制御できるので、その制御範囲を十分に大きく
保つことができる。
(本発明の実施例) 第1図に示した第1実施例は、真空室11内に
カソード電極12とアノード電極13とを対向さ
せるとともに、これら両電極12,13は絶縁体
14,15で真空室11から絶縁している。
上記カソード電極12は、高周波整合回路16
を介して高周波電源17に接続し、アノード電極
13を同調回路18に接続している。
この同調回路18は、コイル18aとコンデン
サー18bとを並列に接続するとともに、それら
のコンダクタンス及びキヤパシテイーを可変にし
ている。
さらに、上記真空室11には、流量調整器19
及びカツトバルブ20を有するガス導入路21を
接続する一方、カツトバルブ22及び圧力調整器
23を介して真空ポンプ24にも接続している。
しかして、カソード電極12に基板25を載置
するとともに、カツトバルブ22を開いて真空ポ
ンプ24を駆動して、当該真空室11内を排気す
る。このようにして真空室11内が十分に排気さ
れたら、カツトバルブ20を開き、流量調整器1
9を介して所定のガスを導入する。
そして、圧力調整器23を動作させて真空室1
1内を所定の圧力にするとともに、高周波電源1
7を動作させ、高周波整合回路16を介してカソ
ード電極12に高周波電力を印加する。
このようにカソード電極12に高周波電力を印
加すると、真空室11内にプラズマ放電が生じる
ので、プラズマのポテンシヤル電圧Vpと、カソ
ード電極12のセルフバイアス電圧Vsとで電位
差が生じる。そして、この電位降下(Vp−Vs)
でイオンが加速されて基板25を照射するので、
当該基板25はエツチングされる。
このとき、アノード電極13に接続した同調回
路18のコイル18aのコンダクタンスとコンデ
ンサー18bのキヤパシテイーとを調整すること
によつて、カソード電極12に接続された高周波
電力に対して、アノード電極13側の位相をずら
すことができる。
そして、この位相を180度ずらすと、両電極1
2,13間の電位差、換言すれば、上記ポテンシ
ヤル電圧Vpとセルフバイアス電圧Vsとの電位差
(Vp−Vs)が大きくなるので、電極12の表面
に発生するセルフバイアス電圧Vsも相対的に高
くなる。このようにセルフバイアス電圧Vsが高
くなれば、イオン衝撃も大きくなるので、異方性
の強いエツチングができ、しかも、その加工精度
も向上する。
また、位相差をゼロにすると電位差(Vp−
Vs)が小さくなるので、セルフバイアス電圧Vs
も相対的に低くなり、それだけイオンの衝撃力も
小さくなる。
このように高周波電力が一定でも、上記位相を
調整することで、カソード電極12側のセルフバ
イアス電圧Vsを制御できるので、例えば、安定
なプラズマ放電が可能な範囲で当該高周波電力を
最小に保ちながら、上記セルフバイアス電圧Vs
を最大にすることも可能になる。
つまり、最小な高周波電力を用いながら、セル
フバイアス電圧Vsを最大にして、イオン衝撃を
大きくし、異方性の強い加工ができるし、オーバ
ーエツチング時には、上記位相差をゼロにしてセ
ルフバイアス電圧を低くし、イオン衝撃を少なく
できる。
なお、カソード電極12に印加された高周波電
力に対して、アノード電極13の位相をずらして
セルフバイアス電圧Vsを制御するということは、
両電極12,13間の放電インピーダンスを制御
して当該セルフバイアス電圧Vsを制御すること
と原理的には同一である。つまり、放電インピー
ダンスを小さくすれば、セルフバイアス電圧が低
くなり、逆に放電インピーダンスを大きくすれ
ば、セルフバイアス電圧が高くなる。
第2図に示した第2実施例は、真空室11の外
側にソレノイドコイル26及び27を設けるとと
もに、カソード電極12側では絶縁体14以外に
絶縁体28を設け、この絶縁体28で、カソード
電極12のプラズマ照射面以外の部分を隠蔽する
ようにしいている。
そして、上記以外の構成は、上記第1実施例と
同様である。
しかして、ソレノイドコイル26,27に直流
電力を印加すると、矢印29方向の磁界が発生す
るが、そのために電子は、磁界の影響で擬似サイ
クロイド運動をする。
このように電子が擬似サイクロイド運動をする
と、そのプラズマが一層高密度化するので、それ
だけ放電インピーダンスを小さくできる。
このように放電インピーダンスを小さくすれ
ば、カソード電極12側に発生するセルフバイア
ス電圧Vsをさげられるので、イオン衝撃による
基板25の損傷をなくすことができる。
なお、両電極12,13間に発生させる磁界
は、上記のように一方向の磁界だけでなく、交番
磁界でも回転磁界でもよい。特に、交番磁界や回
転磁界の方が、プラズマの高密度化を達成しやす
いので、その効果が一層顕著になる。
第3図に示した第3実施例は、両電極12,1
3に沿つて一対の磁石30,31及び32,33
を設けたもので、より高密度化したプラズマを発
生させることができる。
【図面の簡単な説明】
図面第1図は第1実施例の概略図、第2図は第
2実施例の概略図、第3図は第3実施例の概略
図、第4図aは従来の概略図、第4図bはプラズ
マのポテンシヤル電圧Vpとセルフバイアス電圧
Vsとの関係を示すグラフである。 12…カソード電極、13…アノード電極、1
8…同調回路。

Claims (1)

  1. 【特許請求の範囲】 1 真空室内に、高周波電力を印加するカソード
    電極と、接地された真空室から絶縁されたアノー
    ド電極とを備えるとともに、カソード電極には基
    板を載置し、アノード電極には、コンダクタンス
    及びキヤパシテイーを可変にした同調回路を接続
    してなるドライエツチング装置。 2 基板が載置されるカソード電極に沿つて、か
    つ両電極間に直交する磁場を発生させる手段を設
    けた特許請求の範囲第1項記載のドライエツチン
    グ装置。
JP60006548A 1985-01-17 1985-01-17 ドライエツチング装置 Granted JPS61166028A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60006548A JPS61166028A (ja) 1985-01-17 1985-01-17 ドライエツチング装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60006548A JPS61166028A (ja) 1985-01-17 1985-01-17 ドライエツチング装置

Publications (2)

Publication Number Publication Date
JPS61166028A JPS61166028A (ja) 1986-07-26
JPH0527967B2 true JPH0527967B2 (ja) 1993-04-22

Family

ID=11641382

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60006548A Granted JPS61166028A (ja) 1985-01-17 1985-01-17 ドライエツチング装置

Country Status (1)

Country Link
JP (1) JPS61166028A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040118344A1 (en) 2002-12-20 2004-06-24 Lam Research Corporation System and method for controlling plasma with an adjustable coupling to ground circuit
US20080006205A1 (en) * 2006-07-10 2008-01-10 Douglas Keil Apparatus and Method for Controlling Plasma Potential
US20170213734A9 (en) * 2007-03-30 2017-07-27 Alexei Marakhtanov Multifrequency capacitively coupled plasma etch chamber
US8450635B2 (en) 2007-03-30 2013-05-28 Lam Research Corporation Method and apparatus for inducing DC voltage on wafer-facing electrode
CN108480053B (zh) * 2018-02-08 2020-05-05 中国矿业大学 一种摩擦电选的非线性电场自动调节装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS597212B2 (ja) * 1977-09-05 1984-02-17 富士通株式会社 プラズマ・エッチング方法
JPS57181376A (en) * 1981-04-30 1982-11-08 Toshiba Corp Dry etching device
JPS58158929A (ja) * 1982-03-17 1983-09-21 Kokusai Electric Co Ltd プラズマ発生装置
JPS58202531A (ja) * 1982-05-21 1983-11-25 Hitachi Ltd 反応性スパツタエツチング装置
JPS60187025A (ja) * 1984-03-07 1985-09-24 Ulvac Corp プラズマ放電装置に於けるセルフバイアス電圧制御装置
JPS61159735A (ja) * 1985-01-07 1986-07-19 Hitachi Ltd プラズマ処理方法及び装置

Also Published As

Publication number Publication date
JPS61166028A (ja) 1986-07-26

Similar Documents

Publication Publication Date Title
EP0271341B1 (en) Method and apparatus for ion etching
JP5205378B2 (ja) Rf変調によって弾道電子ビームの均一性を制御する方法及びシステム
JP3381916B2 (ja) 低周波誘導型高周波プラズマ反応装置
US4950377A (en) Apparatus and method for reactive ion etching
US6875366B2 (en) Plasma processing apparatus and method with controlled biasing functions
GB2251977A (en) Plasma processing
EP0721514B1 (en) Magnetically enhanced multiple capacitive plasma generation apparatus and related method
JPH0883776A (ja) 表面処理装置
JPS5812347B2 (ja) プラズマエッチング装置
JPH10261498A (ja) プラズマ処理装置及びプラズマ処理方法
JPH02166732A (ja) 低圧プラズマのための方法および装置
JPH10270430A (ja) プラズマ処理装置
JPS63155728A (ja) プラズマ処理装置
JPH11274141A (ja) プラズマ処理装置及びプラズマ処理方法
JPS61166028A (ja) ドライエツチング装置
JP3599670B2 (ja) プラズマ処理方法および装置
JPS597212B2 (ja) プラズマ・エッチング方法
JPS62216637A (ja) プラズマ処理装置
JP2750430B2 (ja) プラズマ制御方法
JPH0557356B2 (ja)
JP3038828B2 (ja) プラズマ処理方法
JP2652547B2 (ja) プラズマ処理方法
US4960610A (en) Method of treating semiconductor wafers in a magnetically confined plasma at low pressure by monitoring peak to peak voltage of the plasma
JPH07193049A (ja) エッチング装置及びエッチング方法
JPH01130531A (ja) プラズマ処理装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313114

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term