JPH05281920A - デコーダ回路及び表示装置 - Google Patents
デコーダ回路及び表示装置Info
- Publication number
- JPH05281920A JPH05281920A JP4079945A JP7994592A JPH05281920A JP H05281920 A JPH05281920 A JP H05281920A JP 4079945 A JP4079945 A JP 4079945A JP 7994592 A JP7994592 A JP 7994592A JP H05281920 A JPH05281920 A JP H05281920A
- Authority
- JP
- Japan
- Prior art keywords
- data
- display device
- switches
- liquid crystal
- decoder circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004973 liquid crystal related substance Substances 0.000 claims abstract description 15
- 239000003990 capacitor Substances 0.000 claims abstract description 7
- 239000011159 matrix material Substances 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 4
- 238000005070 sampling Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】 液晶表示装置のデータドライバ等に用いられ
るデコーダにおいて、データのビット数が増加しても回
路規模があまり増加しないデコーダを実現する。 【構成】 Ｎ個の２値データから２N 個のデータに変換
する場合に、容量比が１、２、４、８．．．２(N-1) と
なっているＮ個の容量に蓄積された電荷を、Ｎ個の２値
データに応じて選択して出力する。容量の選択の組合せ
は２N とおりあり、選択された容量に蓄積された電荷の
総量も２N とおりあるため、Ｎ個の２値データから２N
個のデータに変換することができる。
るデコーダにおいて、データのビット数が増加しても回
路規模があまり増加しないデコーダを実現する。 【構成】 Ｎ個の２値データから２N 個のデータに変換
する場合に、容量比が１、２、４、８．．．２(N-1) と
なっているＮ個の容量に蓄積された電荷を、Ｎ個の２値
データに応じて選択して出力する。容量の選択の組合せ
は２N とおりあり、選択された容量に蓄積された電荷の
総量も２N とおりあるため、Ｎ個の２値データから２N
個のデータに変換することができる。
Description
【０００１】
【産業上の利用分野】本発明はＮ個の２値データから２
N 個のデータに変換するデコーダ回路に関する。特に、
液晶表示装置のデータドライバの構成に関する。
N 個のデータに変換するデコーダ回路に関する。特に、
液晶表示装置のデータドライバの構成に関する。
【０００２】
【従来の技術】従来の、Ｎ個の２値データから２N 個の
データに変換するデコーダ回路の応用例としては、「１
９９１ インターナショナル・ディスプレイ・リサーチ
・コンファレンス、ｐ．１１１−１１４、岡田他」があ
る。図２は３入力から８出力に変換する代表的なデコー
ダ回路の例である。本図においてＤＡＴＡ１−はＤＡＴ
Ａ１＋の反転データであり、ＤＡＴＡ２、ＤＡＴＡ３も
同様である。３つの２値入力データの組合せは８種類あ
るから、デコーダ部の８つのＡＮＤゲートのうちどれか
ひとつが選択レベルとなり、バッファ部のスイッチをＯ
Ｎさせる。従って出力端子ＶＯＵＴには、８つの電圧Ｖ
１〜Ｖ８のいずれかが出力されることとなる。
データに変換するデコーダ回路の応用例としては、「１
９９１ インターナショナル・ディスプレイ・リサーチ
・コンファレンス、ｐ．１１１−１１４、岡田他」があ
る。図２は３入力から８出力に変換する代表的なデコー
ダ回路の例である。本図においてＤＡＴＡ１−はＤＡＴ
Ａ１＋の反転データであり、ＤＡＴＡ２、ＤＡＴＡ３も
同様である。３つの２値入力データの組合せは８種類あ
るから、デコーダ部の８つのＡＮＤゲートのうちどれか
ひとつが選択レベルとなり、バッファ部のスイッチをＯ
Ｎさせる。従って出力端子ＶＯＵＴには、８つの電圧Ｖ
１〜Ｖ８のいずれかが出力されることとなる。
【０００３】
【発明が解決しようとする課題】しかし、前述の従来技
術には以下に述べるような課題がある。
術には以下に述べるような課題がある。
【０００４】一般に、フルカラー液晶表示装置のデータ
ドライバのように、デジタル入力で画像信号を構成する
場合には、７ビットや８ビットといった多階調の信号が
必要になる。ところが、図２の方法で８ビット入力のデ
コーダを構成すると、ＡＮＤゲートの数だけでも２５６
個必要となる。これでは素子数と回路面積が激増し、極
めて高価な回路になってしまうほか、表示装置全体の大
きさや重量も増大してしまう。
ドライバのように、デジタル入力で画像信号を構成する
場合には、７ビットや８ビットといった多階調の信号が
必要になる。ところが、図２の方法で８ビット入力のデ
コーダを構成すると、ＡＮＤゲートの数だけでも２５６
個必要となる。これでは素子数と回路面積が激増し、極
めて高価な回路になってしまうほか、表示装置全体の大
きさや重量も増大してしまう。
【０００５】本発明のデコーダ回路はこの様な課題を解
決するものであり、その目的とするところは、入力ビッ
ト数が増加しても回路規模があまり増加しないデコーダ
回路を実現することにある。
決するものであり、その目的とするところは、入力ビッ
ト数が増加しても回路規模があまり増加しないデコーダ
回路を実現することにある。
【０００６】
【課題を解決するための手段】本発明のデコーダ回路
は、容量比が１、２、４、８．．．２(N-1) となってい
るＮ個の容量とＮ個のスイッチを備え、前記Ｎ個のスイ
ッチのゲートがＮ個の２値データにそれぞれ接続されて
いることを特徴とする。
は、容量比が１、２、４、８．．．２(N-1) となってい
るＮ個の容量とＮ個のスイッチを備え、前記Ｎ個のスイ
ッチのゲートがＮ個の２値データにそれぞれ接続されて
いることを特徴とする。
【０００７】
【実施例】本実施例を以下図面に基づいて説明する。図
１は本発明のデコーダ回路の回路図の例である。本図に
おいて容量Ｃ１、Ｃ２、Ｃ３の大きさをそれぞれＣ１、
Ｃ２、Ｃ３とし、出力端子ＯＵＴに接続される負荷の容
量をＣ０とすると、このデコーダ回路は３ビットの入力
信号を０ボルトからＶＤＤ・（Ｃ１＋Ｃ２＋Ｃ３）／
（Ｃ０＋Ｃ１＋Ｃ２＋Ｃ３）ボルトまでの間の電圧に変
換することができる。もし、Ｃ１＝４Ｃｚ、Ｃ２＝２Ｃ
ｚ、Ｃ３＝Ｃｚであれば、０ボルトからＶＤＤ・７Ｃｚ
／（Ｃ０＋７Ｃｚ）ボルトまでの８等分された電圧に変
換することができる。 次に、この回路の動作について
説明する。まず、出力リセット端子ＲＳＥＴがハイレベ
ルになると、出力端子ＯＵＴは０Ｖとなる。この時、書
き込み端子ＳＥＴをローレベルにしておくと、スイッチ
はすべてＯＦＦ状態となる。次にＲＳＥＴをローレベル
にし、ＳＥＴをハイレベルにする。すると出力端子を０
ＶにリセットしたトランジスタはＯＦＦ状態となり、３
つのスイッチのうちＤＡＴＡの＋側がハイレベルで−側
がローレベルのものがそれぞれＯＮ状態となる。従って
３つのスイッチのＯＮとＯＦＦの組合せによって、８種
類の電圧が出力端子ＯＵＴに与えられることになる。こ
こでは、３つのスイッチをアナログスイッチで構成した
ため、ＶＤＤを変化させると任意の出力電圧範囲を選ぶ
ことができるが、これらのスイッチをデジタル式にする
こともできる。
１は本発明のデコーダ回路の回路図の例である。本図に
おいて容量Ｃ１、Ｃ２、Ｃ３の大きさをそれぞれＣ１、
Ｃ２、Ｃ３とし、出力端子ＯＵＴに接続される負荷の容
量をＣ０とすると、このデコーダ回路は３ビットの入力
信号を０ボルトからＶＤＤ・（Ｃ１＋Ｃ２＋Ｃ３）／
（Ｃ０＋Ｃ１＋Ｃ２＋Ｃ３）ボルトまでの間の電圧に変
換することができる。もし、Ｃ１＝４Ｃｚ、Ｃ２＝２Ｃ
ｚ、Ｃ３＝Ｃｚであれば、０ボルトからＶＤＤ・７Ｃｚ
／（Ｃ０＋７Ｃｚ）ボルトまでの８等分された電圧に変
換することができる。 次に、この回路の動作について
説明する。まず、出力リセット端子ＲＳＥＴがハイレベ
ルになると、出力端子ＯＵＴは０Ｖとなる。この時、書
き込み端子ＳＥＴをローレベルにしておくと、スイッチ
はすべてＯＦＦ状態となる。次にＲＳＥＴをローレベル
にし、ＳＥＴをハイレベルにする。すると出力端子を０
ＶにリセットしたトランジスタはＯＦＦ状態となり、３
つのスイッチのうちＤＡＴＡの＋側がハイレベルで−側
がローレベルのものがそれぞれＯＮ状態となる。従って
３つのスイッチのＯＮとＯＦＦの組合せによって、８種
類の電圧が出力端子ＯＵＴに与えられることになる。こ
こでは、３つのスイッチをアナログスイッチで構成した
ため、ＶＤＤを変化させると任意の出力電圧範囲を選ぶ
ことができるが、これらのスイッチをデジタル式にする
こともできる。
【０００８】図３は、本発明のデコーダ回路を液晶表示
装置に応用した例である。一般に、セグメント表示以外
の液晶表示装置はドットマトリクス方式を用いており、
画素マトリクス部とそれを駆動するデータドライバ部及
び走査ドライバ部とから成る。
装置に応用した例である。一般に、セグメント表示以外
の液晶表示装置はドットマトリクス方式を用いており、
画素マトリクス部とそれを駆動するデータドライバ部及
び走査ドライバ部とから成る。
【０００９】薄膜トランジスタ（以下ＴＦＴと略記）を
各画素に配置したＴＦＴ方式の場合、画素マトリクス部
は直交する信号線３３と走査線３４、及びそれらの交点
に配置されるＴＦＴ３１と液晶３２から成る。各データ
ドライバ出力は信号線３３に、走査ドライバ出力は走査
線３４に接続され、選択パルスが走査線に印加されると
ＴＦＴは導通状態となり、信号線のデータを液晶に書き
込む。データドライバ部は、シフトレジスタとデータラ
インＤＡＴＡ１〜３、サンプリングラッチＡ１〜３、ホ
ールドラッチＢ１〜３、及びデコーダ回路とから成る。
このデコーダ回路には図１に示すものを用いる。
各画素に配置したＴＦＴ方式の場合、画素マトリクス部
は直交する信号線３３と走査線３４、及びそれらの交点
に配置されるＴＦＴ３１と液晶３２から成る。各データ
ドライバ出力は信号線３３に、走査ドライバ出力は走査
線３４に接続され、選択パルスが走査線に印加されると
ＴＦＴは導通状態となり、信号線のデータを液晶に書き
込む。データドライバ部は、シフトレジスタとデータラ
インＤＡＴＡ１〜３、サンプリングラッチＡ１〜３、ホ
ールドラッチＢ１〜３、及びデコーダ回路とから成る。
このデコーダ回路には図１に示すものを用いる。
【００１０】次に、このデータドライバ部の動作につい
て説明する。シフトレジスタは内部のクロックに同期し
て、スタートパルスＳＰを一段ずつ後段へとシフトさせ
る。サンプリングラッチＡ１、Ａ２、Ａ３は、それぞれ
データラインＤＡＴＡ１、ＤＡＴＡ２、ＤＡＴＡ３の２
値データを、シフトレジスタの出力と同期して取り込
む。すべてのサンプリングが終了した後、ラッチパルス
ＬＰによって、サンプリングラッチＡ１、Ａ２、Ａ３の
データがそれぞれホールドラッチＢ１、Ｂ２、Ｂ３に転
送される。デコーダ部は、ホールドラッチＢ１、Ｂ２、
Ｂ３のデータとその反転データに基づいて前述のように
容量に蓄積された電荷を信号線に放電する。一般に、液
晶表示装置の信号線の配線容量のばらつきは極めて小さ
いため、この方法によって正確な階調表示が可能とな
る。
て説明する。シフトレジスタは内部のクロックに同期し
て、スタートパルスＳＰを一段ずつ後段へとシフトさせ
る。サンプリングラッチＡ１、Ａ２、Ａ３は、それぞれ
データラインＤＡＴＡ１、ＤＡＴＡ２、ＤＡＴＡ３の２
値データを、シフトレジスタの出力と同期して取り込
む。すべてのサンプリングが終了した後、ラッチパルス
ＬＰによって、サンプリングラッチＡ１、Ａ２、Ａ３の
データがそれぞれホールドラッチＢ１、Ｂ２、Ｂ３に転
送される。デコーダ部は、ホールドラッチＢ１、Ｂ２、
Ｂ３のデータとその反転データに基づいて前述のように
容量に蓄積された電荷を信号線に放電する。一般に、液
晶表示装置の信号線の配線容量のばらつきは極めて小さ
いため、この方法によって正確な階調表示が可能とな
る。
【００１１】本図では、薄膜トランジスタ（以下ＴＦＴ
と略記）を各画素に配置したＴＦＴ方式の画素マトリク
スを示したが、ＴＦＴの代わりに薄膜ダイオードなど非
線形素子を用いたものや、スイッチング素子を用いない
単純マトリククス方式の液晶表示装置にも適用できる。
また、多結晶シリコン等の比較的移動度の高いＴＦＴを
用いた液晶表示装置の場合には、ＴＦＴによって同一基
板上に走査ドライバとデータドライバを作製することも
可能である。特に、ＴＦＴにおいては半導体基板上のト
ランジスタに比べて特性のばらつきが大きく、アナログ
バッファ回路を用いたアナログ線順次データドライバを
構成するのが極めて困難なため、本発明のように簡単な
回路構成で多ビットのデジタル線順次データドライバを
構成できる方法は非常に実用的である。
と略記）を各画素に配置したＴＦＴ方式の画素マトリク
スを示したが、ＴＦＴの代わりに薄膜ダイオードなど非
線形素子を用いたものや、スイッチング素子を用いない
単純マトリククス方式の液晶表示装置にも適用できる。
また、多結晶シリコン等の比較的移動度の高いＴＦＴを
用いた液晶表示装置の場合には、ＴＦＴによって同一基
板上に走査ドライバとデータドライバを作製することも
可能である。特に、ＴＦＴにおいては半導体基板上のト
ランジスタに比べて特性のばらつきが大きく、アナログ
バッファ回路を用いたアナログ線順次データドライバを
構成するのが極めて困難なため、本発明のように簡単な
回路構成で多ビットのデジタル線順次データドライバを
構成できる方法は非常に実用的である。
【００１２】
【発明の効果】以上述べたように本発明のデコーダ回路
は、入力信号のビット数が増加しても回路規模があまり
増加しないため、多ビットのデコーダを小さな面積で低
コストで実現できる。特に、液晶表示装置のデータドラ
イバにおいては、完全にデジタル信号だけでインタフェ
ースができるため、コンピュータ用や航空機用のディス
プレイにおいては外部回路の規模も減少し、ノイズの影
響も受けにくくなり、画面の均一性が向上する。また、
ＴＦＴを用いたデジタル線順次データドライバも簡単に
構成できるため、超小型で信頼性の高い液晶表示装置を
実現できる。
は、入力信号のビット数が増加しても回路規模があまり
増加しないため、多ビットのデコーダを小さな面積で低
コストで実現できる。特に、液晶表示装置のデータドラ
イバにおいては、完全にデジタル信号だけでインタフェ
ースができるため、コンピュータ用や航空機用のディス
プレイにおいては外部回路の規模も減少し、ノイズの影
響も受けにくくなり、画面の均一性が向上する。また、
ＴＦＴを用いたデジタル線順次データドライバも簡単に
構成できるため、超小型で信頼性の高い液晶表示装置を
実現できる。
【図１】 デコーダの等価回路図。
【図２】 従来のデコーダの等価回路図。
【図３】 液晶表示装置の等価回路図。
３１ ＴＦＴ ３２ 液晶 ３３ 信号線 ３４ 走査線
Claims (2)
- 【請求項１】 Ｎ個の２値データから２N 個のデータに
変換するデコーダ回路において、容量比が１、２、４、
８．．．２(N-1) となっているＮ個の容量とＮ個のスイ
ッチを備え、前記Ｎ個のスイッチのゲートが前記Ｎ個の
２値データにそれぞれ接続されていることを特徴とする
デコーダ回路。 - 【請求項２】 データドライバと走査ドライバによって
駆動されるドットマトリクス型の液晶表示装置におい
て、前記データドライバにはＮビットのシフトレジス
タ、Ｎ本のデータライン、Ｍ×Ｎビットの２段ラッチ、
Ｍ×Ｎ個のスイッチと容量を備え、前記シフトレジスタ
の各出力にはそれぞれＮビットの第一のラッチのゲート
が接続され、前記第一のラッチの入力部は前記Ｎ本のデ
ータラインに接続され、出力部は次段のＮビットの第二
のラッチに接続され、前記第二のラッチの出力は、前記
Ｎ個のスイッチと容量とに接続され、前記Ｎ個の容量の
大きさの比が１、２、４、８．．．２(N-1) となってい
ることを特徴とする表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07994592A JP3331617B2 (ja) | 1992-04-01 | 1992-04-01 | デコーダ回路及び表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07994592A JP3331617B2 (ja) | 1992-04-01 | 1992-04-01 | デコーダ回路及び表示装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002137589A Division JP3632678B2 (ja) | 2002-05-13 | 2002-05-13 | デコーダ回路、及び液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05281920A true JPH05281920A (ja) | 1993-10-29 |
| JP3331617B2 JP3331617B2 (ja) | 2002-10-07 |
Family
ID=13704450
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07994592A Expired - Lifetime JP3331617B2 (ja) | 1992-04-01 | 1992-04-01 | デコーダ回路及び表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3331617B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11214700A (ja) * | 1998-01-23 | 1999-08-06 | Semiconductor Energy Lab Co Ltd | 半導体表示装置 |
| US6542143B1 (en) | 1996-02-28 | 2003-04-01 | Seiko Epson Corporation | Method and apparatus for driving the display device, display system, and data processing device |
| US6873312B2 (en) | 1995-02-21 | 2005-03-29 | Seiko Epson Corporation | Liquid crystal display apparatus, driving method therefor, and display system |
| JP2007053459A (ja) * | 2005-08-16 | 2007-03-01 | Sanyo Epson Imaging Devices Corp | デジタルアナログ変換回路 |
-
1992
- 1992-04-01 JP JP07994592A patent/JP3331617B2/ja not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6873312B2 (en) | 1995-02-21 | 2005-03-29 | Seiko Epson Corporation | Liquid crystal display apparatus, driving method therefor, and display system |
| US6542143B1 (en) | 1996-02-28 | 2003-04-01 | Seiko Epson Corporation | Method and apparatus for driving the display device, display system, and data processing device |
| USRE41216E1 (en) | 1996-02-28 | 2010-04-13 | Seiko Epson Corporation | Method and apparatus for driving the display device, display system, and data processing device |
| JPH11214700A (ja) * | 1998-01-23 | 1999-08-06 | Semiconductor Energy Lab Co Ltd | 半導体表示装置 |
| JP2007053459A (ja) * | 2005-08-16 | 2007-03-01 | Sanyo Epson Imaging Devices Corp | デジタルアナログ変換回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3331617B2 (ja) | 2002-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6232946B1 (en) | Active matrix drive circuits | |
| US6504522B2 (en) | Active-matrix-type image display device | |
| JP3564347B2 (ja) | 表示装置の駆動回路及び液晶表示装置 | |
| US6392629B1 (en) | Drive circuit for liquid-crystal displays and liquid-crystal display including drive circuits | |
| US6067066A (en) | Voltage output circuit and image display device | |
| CN109920379B (zh) | 移位寄存器单元、栅极驱动电路、显示装置及驱动方法 | |
| JP2008020675A (ja) | 画像表示装置 | |
| KR19980018562A (ko) | 데이터 신호 출력 회로 및 이를 구비한 화상 표시 장치 | |
| KR100341068B1 (ko) | 디지탈-아날로그 변환기, 이를 이용한 액티브 매트릭스 액정 디스플레이 장치, 및 디지탈-아날로그 변환 방법 | |
| US7352314B2 (en) | Digital-to-analog converter circuit | |
| JP3331617B2 (ja) | デコーダ回路及び表示装置 | |
| US7548227B2 (en) | Display apparatus, device for driving the display apparatus, and method of driving the display apparatus | |
| JP2000148096A (ja) | デジタル画像信号入力対応周辺回路内蔵型液晶表示装置 | |
| JPH08248926A (ja) | アクティブマトリクス型液晶表示装置及びその駆動方法 | |
| JP2004093887A (ja) | 表示装置 | |
| JPH09106265A (ja) | 電圧出力回路および画像表示装置 | |
| JPH0895522A (ja) | 液晶表示装置用駆動回路 | |
| JP3632678B2 (ja) | デコーダ回路、及び液晶表示装置 | |
| WO2006107108A1 (en) | Digital/analogue converter, converter arrangement and display | |
| US20050206640A1 (en) | Image display panel and level shifter | |
| JPH0363077B2 (ja) | ||
| JPH05297828A (ja) | 多階調アクティブマトリックス液晶駆動回路 | |
| JP4041144B2 (ja) | 表示装置の駆動回路及び液晶表示装置 | |
| JP4288849B2 (ja) | アクティブマトリクス型表示装置およびこれを用いた携帯端末 | |
| JPH10319429A (ja) | アクティブマトリクス液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080726 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090726 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100726 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110726 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110726 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120726 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120726 Year of fee payment: 10 |