JPH0528398B2 - - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 この発明は画像メモリ書込読出制御装置に関
し、特に、CRTデイスプレイ装置において、直
線発生器（DDA）からの画像データをフレーム
メモリに転送して書込および読出すような画像メ
モリ書込読出制御装置に関する。

従来の技術 第６図は従来のラスタスキヤン型グラフイツク
デイスプレイ装置の概略ブロツク図であり、第７
図は第６図に示したDDA７によつてデータをフ
レームメモリ８に塗りつぶす動作を説明するため
の図である。

まず、第６図および第７図を参照して、従来の
ラスタスキヤン型グラフイツクデイスプレイ装置
の概略ならびにフレームメモリへの画像データの
書込および読出について説明する。第６図におい
て、ホストコンピユータ１から伝送ラインおよび
ホストインターフエイス２を介してデータが図形
データ管理部３に与えられる。図形データ管理部
３はホストコンピユータ１からのデータを受け
て、そのデータを図形として表示可能なように配
列し、それを図示しないセグメントバツフアに記
憶する。データ解析部４はセグメントバツフアの
内容を取出して情報を解析し、始点座標と終点座
標とに基づいて、ベクトル演算処理する。そし
て、座標変換クリツプ部５は、図形の拡大、縮
小、回転や平行移動などを行なう場合に、必要な
マトリクスとそのデータの乗算を行なう。また、
CRTデイスプレイ画面上の図形の一部を枠で囲
つたとき、その枠からはみ出た図形をクリツプす
る。

DDA制御塗りつぶし部６は図形を塗りつぶす
場合に、各ベクトルの頂点の座標から内側のライ
ンに分解した線分を発生し、それによつて塗りつ
ぶしデータを求める。DDA７は直線を発生する
直線発生器であつて、DDA制御塗りつぶし部６
からのデータに基づいて、始点と終点とを結ぶベ
クトルにおける途中の座標を演算し、その演算結
果をフレームメモリ８に展開して直線とする。フ
レームメモリ８はDDA７で発生された直線上の
各ドツトを保存するものである。フレームメモリ
８に保存されたデータはビデオコントロール部９
に与えられ、Ｄ／Ａ変換器によつてアナログ信号
に変換されかつカラー変換テーブルに基づいて、
ビデオ信号に変換されてカラーモニタ１０に与え
られる。それによつて、カラーモニタ１０には、
ホストコンピユータ１から出力されたデータに基
づく図形が表示される。

発明が解決しようとする問題点 ところで、DDA制御塗りつぶし部６からのデ
ータに基づいて、図形を塗りつぶす場合に、
DDA７がフレームメモリ８に画像データを展開
するとき、第７図に示すように、データバツフア
に１ドツトずつ４ドツトを展開した後、フレーム
メモリ８に転送する。この場合、フレームメモリ
８の１メモリサイクルごとに４ドツトずつ塗りつ
ぶすことになる。一般に、フレームメモリ８のメ
モリサイクルは、DDA７の速度に比べて遅い。
このため、DDA７はDDAバツフア３１，３２に
交互にデータを展開し、DDAバツフア３１，３
２ごとに、フレームメモリ８にデータを展開する
ことにより、前述の速度差を緩和している。しか
し、さらに高速に図形を塗りつぶすならば、
DDA７の速度を速めるために複数ドツトごとに
DDA７のデータを展開するという方法が考えら
れるが、いくらDDAバツフア３１，３２に速く
データを書込んだとしても、フレームメモリ８に
データを展開している間は、DDA７は次のデー
タの出力を行なうことができず、その時間だけ待
たされることになる。このため、フレームメモリ
８にデータを展開するのに長時間を要するという
欠点があつた。

問題点を解決するための手段 それゆえに、この発明の主たる目的は、DDA
の待ち時間を少なくし得て、高速でフレームメモ
リに塗りつぶし画像データを展開できるような画
像メモリ書込読出制御装置を提供することであ
る。

この発明は画像データを予め定めるドツト数ご
とにそのアドレス信号とともに出力する直線発生
器と、直線発生器から順次出力される画像データ
とそのアドレス信号を一時記憶する複数の一時記
憶手段と、複数の一時記憶手段のそれぞれに対応
して設けられるブロツクメモリとから構成され
る。

作 用 この発明では、直線発生器は予め定めるドツト
数ごとに画像データとそのアドレス信号を順次各
一時記憶手段に記憶させ、各ブロツクメモリはそ
れぞれ対応する一時記憶手段に記憶されたアドレ
ス信号によつて指定される記憶領域に、対応する
画像データを所定のメモリサイクルで記憶する。
したがつて、直線発生器が次の画像データを出力
するときには、それぞれのブロツクメモリは画像
データの書込を終了しているため、直線発生器は
各ブロツクメモリが画像データの書込を終了する
まで待つ必要がなくなり、待ち時間をなくすこと
ができる。

実施例 以下に、図面に示す実施例とともにこの発明に
ついてより詳細に説明する。

第１図はこの発明の一実施例の概略ブロツク図
である。まず、第１図を参照して、この発明の一
実施例の構成について説明する。第１図におい
て、フレームメモリは４つのＡブロツクメモリ２
１ないしＤブロツクメモリ２４にブロツク化され
る。そして、各ブロツクメモリ２１ないし２４の
それぞれに対応して、アドレス・データラツチ２
５ないし２８が設けられる。これらのアドレス・
データラツチ２５ないし２８はアドレスバス２９
およびデータバス３０を介してDDAバツフア３
１，３２に接続される。DDAバツフア３１，３
２は、前述の第３図に示したDDA７に含まれ、
DDA塗りつぶし部６から出力される塗りつぶし
データとそのアドレス信号を記憶する。２つの
DDAバツフア３１，３２を設けているのは、
DDA塗りつぶし部６からのデータを一方に書込
むと同時に他方に書込んだデータを読出して高速
処理するためである。アドレスバス２９には、
ROM３８が接続される。このROM３８はＡブ
ロツクメモリ２１ないしＤブロツクメモリ２４の
いずれかを指定するものである。

４つのメモリブロツク２１ないし２４に書込ま
れた画像データは、アドレス制御回路３５および
読み書き制御回路３６によつて読出される。この
ために、ブロツクメモリ２１ないし２４はアドレ
スバス３３とデータバス３４とによつてアドレス
制御回路３５に接続されるとともに、読み書き制
御回路３６は制御ライン３７を介してブロツクメ
モリ２１ないし２４に接続される。

第２図および第３図はこの発明の一実施例の動
作を説明するための図であり、第４図はアドレス
信号の構成を示す図である。第５図は塗りつぶし
の他の例を示す図である。

次に、第１図ないし第４図を参照して、この発
明の一実施例の動作について説明する。まず、任
意の直線ベクトルを発生する動作について説明す
る。DDAバツフア３１および３２は、画像デー
タとともにアドレス信号を出力する。アドレス信
号は第４図ａ，ｂに示すように、Ａブロツクメモ
リ２１ないしＤブロツクメモリ２４の所定のアド
レスを指定するために、Ｘ座標データとＹ座標デ
ータとを含む。Ｘ座標データには、Ａブロツクメ
モリ２１ないしＤブロツクメモリ２４のうちのＸ
方向のブロツクを指定するためのブロツク指定ビ
ツトと、各ブロツク内の４×４の記憶領域のうち
Ｘ方向を指定するためのブロツク内指定ビツトと
を含む。同様にして、Ｙ座標データもＹ方向のブ
ロツクを指定するためのブロツク指定ビツトと、
そのブロツク内の４×４の記憶領域のうちＹ方向
を指定するためのブロツク内指定ビツトとを含
む。

より具体的に説明すると、第２図に示すような
画像データをＡブロツクメモリ２１ないしＤブロ
ツクメモリ２４に書込む場合には、まず、DDA
バツフア３１はＡブロツクメモリ２１を指定しか
つ第２図に示すアドレスＡ１内に４つのドツトを
書込むためのアドレス信号およびその４つのドツ
トを示す画像データを出力する。ROM３８は
DDAバツフア３１から出力されたアドレス信号
に基づいて、Ａブロツクメモリ２１およびアドレ
ス・データラツチ２５を選択する。すると、アド
レス・データラツチ２５はDDAバツフア３１か
ら出力された画像データとアドレス信号とを一時
記憶する。このとき、DDAバツフア３１から画
像データおよびアドレス信号を出力するのに要す
る時間は、たとえば60nsecである。

続いて、DDAバツフア３２は第２図に示すア
ドレスＤ２に画像データを書込むために、その画
像データとアドレス信号とを出力する。ROM３
８はDDAバツフア３２から出力されたアドレス
信号に基づいて、今度はＤブロツクメモリ２４を
指定する。

一方、アドレス・データラツチ２５はアドレス
Ａ１に書込むための画像データおよびアドレス信
号を一時記憶したことに基づいて、Ａブロツクメ
モリ２１内のアドレスＡ１を指定し、画像データ
を書込む。この場合、４×４の画像データを書込
むのに240nsecのメモリサイクルを要する。また、
DDA７はアドレスＤ２に書込むための４ドツト
の画像データをDDAバツフア３２に出力し終え
るには、１ドツトを出力するために60nsec要する
ため、４ドツトの画像データをすべて出力するた
めには、240nsec要する。したがつて、DDA７が
アドレスＤ２の画像データをDDAバツフア３２
に出力し終えたときには、Ａブロツクメモリ２１
はアドレスＡ１に４ドツトの画像データの書込み
を必ず終了していることになる。

DDAバツフア３２がアドレスＤ２の画像デー
タを出力した後、DDAバツフア３１はアドレス
Ａ２の画像データを出力する。すると、ROM３
８は再びＡブロツクメモリ２１を指定し、これに
対応するアドレス・データラツチ２５は画像デー
タとアドレスＡ２のアドレス信号を一時記憶す
る。そして、そのアドレス信号に基づいて、アド
レスＡ２に１ドツトの画像データを書込む。

上述のごとく、たとえばＡブロツクメモリ２１
に画像データを書込んだ後、他のＢブロツクメモ
リ２２ないしＤブロツクメモリ２４のいずれかに
４ドツトの画像データを書込み、その後再びＡブ
ロツクメモリ２１に画像データを書込むようにし
たので、DDAバツフア３１および３２は、Ａブ
ロツクメモリ２１ないしＤブロツクメモリ２４の
それぞれのアドレスに画像データの書き終わりを
待つことなく、DDAの速度で画像データを出力
することができる。

次に、DDA制御塗りつぶし部６により展開さ
れた図形の塗りつぶしについて説明する。DDA
バツフア３１は第３図ｂに示すアドレスＡ１の16
ドツトすべてのデータとそのアドレス信号とをア
ドレス・データラツチ２５に出力する。DDAバ
ツフア３１からデータとアドレス信号がアドレ
ス・データラツチ２５に出力されるまでに要する
時間はたとえば60nsecである。続いて、DDAバ
ツフア３２はアドレスＢ１の16ドツトすべてのデ
ータとそのアドレス信号とをアドレス・データラ
ツチ２６に出力する。このとき、DDAバツフア
３１には前述の第６図に示したDDA７から第３
図ｂに示すアドレスＣ１の16ドツトすべてのデー
タおよびアドレス信号が書込まれる。これに要す
る時間もたとえば60nsecである。そして、DDA
バツフア３１はアドレスＣ１の16ドツトすべての
データおよびアドレス信号をアドレス・データラ
ツチ２７に出力する。このとき、DDAバツフア
３２には、DDA７から出力されたアドレスＤ１
の16ドツトすべてのデータおよびアドレス信号が
書込まれる。これに要する時間もたとえば60nsec
である。このようにして、DDAバツフア３１お
よび３２から出力されたアドレスＡ１ないしＤ１
のデータおよびアドレス信号がそれぞれアドレス
データラツチ２５ないし２８に一時記憶される。
なお、DDAバツフア３１および３２が各アドレ
スＡ１ないしＤ１のデータおよびアドレス信号を
出力するのに要する時間はそれぞれ60nsecであ
る。

アドレスデータラツチ２５は一時記憶したデー
タとアドレス信号とに基づいて、Ａブロツクメモ
リ２１の所定のアドレスを指定すると同時にデー
タを書込む。アドレスＡ１で示される画像データ
は４ドツト×４ドツトで構成されており、このア
ドレスＡ１で示されるＡブロツクメモリ２１にデ
ータを書込むには240nsecのメモリサイクルを要
する。したがつて、データバツフア３２からアド
レスＤ１のデータおよびアドレス信号が出力され
たときには、Ａブロツクメモリ２１のアドレスＡ
１へのデータの書込が終了していることになる。
アドレスＤ１のデータおよびアドレス信号を出力
した後、アドレスＡ２のデータがDDAバツフア
３１から出力されるか、このときには、Ａブロツ
クメモリ２１のアドレスＡ１へのデータの展開を
終了しているため、DDA７は次のアドレスＡ２
のデータを出力するのに待たされることはなく、
待ち時間をなくすることができる。

同様にして、DDAバツフア３２からＢブロツ
クメモリ２２のアドレスＢ１のデータを出力した
後、240nsec後には、Ｂブロツクメモリ２２はア
ドレスＢ１へのデータの展開を終了しているた
め、DDAバツフア３２は待たされることなく、
直ちにＢブロツクメモリ２２のアドレスＢ２への
データを出力できる。以下、同様にして、Ｃブロ
ツクメモリ２３のアドレスＣ２、Ｄブロツクメモ
リ２４のアドレスＤ２、Ａブロツクメモリ２１の
アドレスＡ３の順にDDAバツフア３１，３２か
らデータが出力され、各ブロツクメモリに展開さ
れる。

上述のごとく、フレームメモリをブロツク化し
たＡブロツクメモリ２１ないしＤブロツクメモリ
２４に、４×４のドツトごとに塗りつぶし画像デ
ータとアドレス信号とをアドレス・データラツチ
２５ないし２８に一時記憶し、各ブロツクメモリ
２１ないし２４の所定のアドレスにデータを展開
することによつて、DDA６はＡブロツクメモリ
２１ないしＤブロツクメモリ２４のメモリサイク
ルに影響されることなく、待ち時間をなくして塗
りつぶし画像データを展開できる。すなわち、ブ
ロツクメモリのメモリサイクルがDDA速度×ブ
ロツクメモリの数よりも小さければ、DDA６は
待ち時間をなくして塗りつぶし画像データを各ブ
ロツクメモリに展開できる。

上述の説明は、たとえば４×４のDDAバツフ
ア３１，３２に対して、16ドツト全部を１度にＡ
ブロツクメモリ２１ないしＤブロツクメモリ２４
へ書込む場合について説明したが、必ずしもその
必要はなく、たとえば第５図に示すようなドツト
構成で塗りつぶしを行なつてもよい。すなわち、
第５図に示すように、８ドツトずつあるいは４ド
ツトずつ塗りつぶすようにしてもよい。

発明の効果 以上のように、この発明によれば、複数のブロ
ツクメモリと、各ブロツクメモリに対応して一時
記憶手段を設け、直線発生器から画像データを予
め定めるドツト数ごとに順次そのアドレス信号と
ともに出力して一時記憶手段に記憶させ、各ブロ
ツクメモリは対応する一時記憶手段に記憶された
アドレス信号によつて指定される記憶領域に、対
応する画像データを所定のメモリサイクルで記憶
するようにしたので、直線発生器が次の画像デー
タを出力したときには、それぞれのブロツクメモ
リはデータの書込を終了しているため、DDAの
待ち時間をなくして、画像データを各ブロツクメ
モリに展開できる。したがつて、DDAは高速で
画像データをブロツクメモリに展開することがで
きる。

【図面の簡単な説明】

第１図はこの発明の一実施例の概略ブロツク図
である。第２図および第３図はこの発明の一実施
例の動作を説明するための図である。第４図は、
アドレス信号を説明するための図である。第５図
は、図形塗りつぶしの他の例を示す図である。第
６図は従来のラスタスキヤン型グラフイツクデイ
スプレイ装置の概略ブロツク図である。第７図は
第６図に示したDDAによつてデータをフレーム
メモリに塗りつぶす動作を説明するための図であ
る。 図において、６はDDA制御塗りつぶし部、７
はDDA、２１ないし２４はブロツクメモリ、２
５ないし２８はアドレス・データラツチ、２９，
３３はアドレスバス、３０，３４はデータバス、
３１，３２はDDAバツフア、３５はアドレス制
御回路、３６は読み書き制御回路、３８はROM
を示す。

Claims (1)

1. 【特許請求の範囲】 １ 第１の方向および前記第１の方向に直交する
   第２の方向にそれぞれドツトで表示可能な領域に
   画像を表示するために、画像メモリに画像データ
   を書込および読出制御する画像メモリ書込読出制
   御装置であつて、 前記画像データを予め定めるドツト数ごとにそ
   のアドレス信号とともに出力する直線発生器、 前記直線発生器から順次出力される画像データ
   とそのアドレス信号とを一時記憶する複数の一時
   記憶手段、および 前記複数の一時記憶手段に対応して設けられ、
   前記表示可能な領域に対応する記憶領域を複数に
   分割したとき、それぞれが分割された記憶領域を
   含むブロツクメモリを備え、 前記直線発生器は、前記画像データとそのアド
   レス信号とを前記予め定めるドツト数ごとに順次
   繰返し前記複数の一時記憶手段に記憶させ、前記
   各ブロツクメモリはそれぞれ対応する一時記憶手
   段に記憶されたアドレス信号によつて指定される
   記憶領域に、対応する画像データを記憶するよう
   にした、画像メモリ書込読出制御装置。