JPH05284009A - アップダウンカウンタ - Google Patents

Abstract

(57)【要約】 【目的】アップダウンカウンタのアップカウントモー
ド，ダウンカウントモードをカウントクロックそのもの
の入力方法で指定することにより、命令数又は端子数を
削減すること。 【構成】アップダウンカウンタのカウント方向（アップ
カウント又はダウンカウント）をクロックラインの信号
の状態で判別し、指定するためのレベル幅検出回路２又
はデューティ（ｄｕｔｙ）比検出回路５等を追加するこ
とにより、命令によるカウント方向指定フラグ１の操作
や余分な端子が必要でなくなる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はアップダウンカウンタに
関し、特にマイクロコンピュータに内蔵、もしくは接続
される周辺機能のアップダウンカウンタに関する。

【０００２】

【従来の技術】カウンタのうち、カウントクロック１反
転毎にアップカウントするか、ダウンカウントするかの
指定ができるアップダウンカウンタにおいては、そのカ
ウント方向（アップカウント／ダウンカウント）は命令
でフラグを設定することによるか、外部端子のレベルに
より指定するかの２通りの回路があった。

【０００３】図５，図６にカウンタ方向指定方法の従来
例を示す。５は命令によるカウント方向を指定する場合
のブロック図である。図５に示していないＣＰＵは、デ
ータバス７を介してカウント方向指定フラグ８へ命令に
より“０”、又は、“１”を設定する。カウンタ３は、
外部入力端子４からのクロックによりカウント動作を行
う。その際のカウント方向は前記カウント方向指定フラ
グ８により指定する。カウント方向指定フラグ８が
“０”であればダウンカウントモードとなり、外部入力
端子４からの入力クロック１反転毎にダウンカウント動
作を実行する。カウント方向指定フラグが“１”であれ
ばアップカウントモードとなり、外部入力端子４からの
入力クロック１反転毎にアップカウント動作を実行す
る。

【０００４】この回路では、カウント方向を切換える必
要が生じた時に、命令でカウント方向指定フラグ８に
“０”、又は“１”を設定するため、カウント方向が頻
繁に変化する場合にはその都度や割込み等によりカウン
ト方向指定ブラグ８を書換える余分なプログラム領域と
実行時間がかかっていた。

【０００５】図６は、端子のレベルによりカウント方向
を指定する場合のブロック図である。図６において、カ
ウント方向指定端子９のレベル（“０”、“１”）によ
りカウント方向に直接指定する。カウント方向指定端子
９のレベル設定後、外部入力端子４にカウントクロック
を入力する。カウント方向指定端子９の状態によって、
外部入力端子４へのカウントクロック１反転毎にアップ
カウント又は、ダウンカウントを実行する。この回路で
は、カウント方向を変更する必要が生じた場合でも、命
令によるカウント方向指定フラグ変更等の処理はなくな
るが、カウント方向を指定する端子として、１端子余分
に必要になるという欠点があった。

【０００６】

【発明が解決しようとする課題】従来のアップダウンカ
ウンタにおいては、カウント方向の変更は、命令により
カウント方向指定フラグ８を書換えて指定するか、専用
のカウント方向指定端子９のレベルにより直接指定する
回路があったが、命令によるフラグ書換えの場合は余分
なプログラムルーチンとプログラム実行時間がかかり、
又専用のカウント方向指定端子の場合は余分の端子が必
要になるという欠点があった。

【０００７】本発明の目的は、前記欠点を解決し、入力
端子が１個だけで済み、またカウント方向指定フラグ書
換える余分なプログラム領域と実行時間を必要としない
ようにしたアップダウンカウンタを提供することにあ
る。

【０００８】

【課題を解決するための手段】本発明の構成は、マイク
ロコンピュータに内蔵もしくは接続されるアップダウン
カウンタのうち、外部からの入力クロック１反転毎にア
ップカウントするか又はダウンカウントするかのカウン
ト方向を指定する手段を備えたアップダウンカウンタに
おいて、前記カウント方向を指定するカウント方向指定
フラグと、前記外部からの入力クロック１反転毎にカウ
ント動作するカウンタと、前記入力クロックのレベルに
より、アップカウントであるか、ダウンカウントである
かを判定し、その判定結果を前記カウント方向指定フラ
グに格納するレベル幅検出回路とを設けたことを特徴と
する。

【０００９】

【実施例】図１は本発明の一実施例のアップダウンカウ
ンタのカウント方向指定部を示すブロック図である。

【００１０】まず、図１において、本実施例の構成要素
について説明する。外部入力端子４は、外部カウントク
ロックを入力する端子である。レベル幅検出回路３は、
外部カウントクロックのレベル幅によりカウント方向を
指定する回路であり、前記外部クロック入力端子４から
入力された外部カウントクロックの一定時間以上のハイ
レベルを検出するとカウント方向指定フラグ１をセッ
ト、一定時間以上のローレベル幅を検出するとカウント
方向指定フラグ１をクリアする。カウント方向指定フラ
グ１の設定値は、カウンタ３に出力される。カウンタ３
は、カウント方向指定フラグ１の出力によりアップカウ
ントかダウンカウントかの指定をされ、引き続き入力さ
れた有効エッジによりカウント動作を行う。

【００１１】次に、図２を用いて図１の実施例の動作に
ついて説明する。図２は、図１のアップダウンカウンタ
をアップカウントモードでカウント中に、ダウンカウン
トモードへ変更した場合の各部波形を示すタイミング図
である。

【００１２】ここでは、Ｔ時間以上のハイレベル幅又
は、ローレベル幅によりカウント方向指定フラグ１をセ
ット／クリアする。期間のカウントクロック入力のハ
イレベルはＴ時間以上であるため、アップカウントモー
ドと認識され、カウント方向指定フラグ１がセットされ
る。以後は、Ｔ時間以上のローレベルが入力されるまで
アップカウントモードを継続するため、期間のカ
ウントクロック入力により、引続きアップカウント動作
を行う。

【００１３】期間のカウントクロックは、ローレベル
がＴ時間以上であるので、カウント方向指定フラグ１が
クリアされ、ダウンカウントモードに設定される。以後
は、期間のカウントクロックによりダウンカウン
ト動作を行う。

【００１４】前述した従来のアップダウンカウンタに対
し、本実施例は、命令によりカウント方向を指定した
り、専用の端子によりカウント方向を指定するのではな
く、カウントクロックそのものの入力方法により指定す
るために、カウントクロックのレベル幅を検出するレベ
ル検出回路と、前記レベル検出回路によりセット／クリ
アされるカウント方向指定フラグを有することで、プロ
グラムの介在なしに、又、専用の端子を用意する必要な
しにカウント方向の変更ができることを特徴としてい
る。

【００１５】図３は本発明の他の実施例のアップダウン
カウンタを示すブロック図である。図３において、本実
施例では、前記一実施例のレベル幅検出回路２の代り
に、レベル幅検出回路６を使用し、カウント方向指定フ
ラグ１の代りにカウント方向指定フラグ５を使用する。

【００１６】前記一実施例は、レベル検出回路２がＴ時
間以上のハイレベル幅、又はＴ時間以上のローレベル幅
を検出してカウント方向を指定していたのに対し、本実
施例のレベル検出回路６では、入力クロックのハイレベ
ルがΔｔ時間未満である場合にカウント方向指定フラグ
５を反転する。

【００１７】従って、本実施例では、カウントクロック
のレベルにより直接カウント方向を指定するのではな
く、カウントクロックのΔｔ時間未満のハイレベル幅入
力により、現在のカウント方向を反転させる。

【００１８】次に動作について説明する。図４は、図３
のアップカウントモードでカウント中に、ダウンカウン
トモードに設定した場合の各部波形を示すタイミング図
である。図４において、はじめに、期間（１０）のΔｔ
未満のハイレベル入力によりカウント方向指定フラグ５
が反転しセットされる。これでアップカウントモードと
なる。但し、期間（１０）のクロック入力以前は、カウ
ント方向指定フラグ５はクリアされているものとする。
期間（１０）のクロック入力以後のΔｔ時間以上のカウ
ントクロックの期間により、順次アップカウント
される。

【００１９】期間（１１）で再びΔｔ未満のクロック入
力でカウント方向指定フラグ５が反転しクリアされる。
これでダウンカウントモードとなる。期間（１１）のク
ロック入力後のΔｔ時間以上のカウントクロックの期間
により、順次ダウンカウントされる。

【００２０】以上説明したようにΔｔ時間未満のハイレ
ベル入力の度にカウント方向を反転させることができ
る。

【００２１】

【発明の効果】以上説明したように、本発明のアップダ
ウンカウンタは、アップカウントであるが、ダウンカウ
ントであるかの指定を、命令や、専用の端子で行うので
はなく、例えばレベル幅検出回路２、レベル幅検出回路
６、カウント方向指定フラグ１、カウント方向指定フラ
グ５を有する事により、カウントクロックそのものの入
力方法により指定することで、プログラム空間やプログ
ラム実行時間、又使用端子等を節減できるという効果が
ある。

【図面の簡単な説明】

【図１】本発明の一実施例のアップダウンカウンタを示
すブロック図である。

【図２】図１の実施例のタイミング図である。

【図３】本発明の他の実施例を示すブロック図である。

【図４】図３の実施例のタイミング図である。

【図５】従来のアップダウンカウンタの一例のブロック
図である。

【図６】従来のアップダウンカウンタの他例を示すブロ
ック図である。

【符号の説明】

１ カウント方向指定フラグ ２ レベル幅検出回路 ３ カウンタ ４ 外部入力端子 ５ カウント方向指定フラグ ６ レベル幅検出回路 ７ データバス ８ カウント方向指定フラグ ９ カウント方向指定端子

Claims (1)

【特許請求の範囲】
1. 【請求項１】 マイクロコンピュータに内蔵もしくは接
   続されるアップダウンカウンタのうち、外部からの入力
   クロック１反転毎にアップカウントするか又はダウンカ
   ウントするかのカウント方向を指定する手段を備えたア
   ップダウンカウンタにおいて、前記カウント方向を指定
   するカウント方向指定フラグと、前記外部からの入力ク
   ロック１反転毎にカウント動作するカウンタと、前記入
   力クロックのレベルにより、アップカウントであるか、
   ダウンカウントであるかを判定し、その判定結果を前記
   カウント方向指定フラグに格納するレベル幅検出回路と
   を設けたことを特徴とするアップダウンカウンタ。