JPH056236A - 情報処理装置におけるタイマ - Google Patents
情報処理装置におけるタイマInfo
- Publication number
- JPH056236A JPH056236A JP3157321A JP15732191A JPH056236A JP H056236 A JPH056236 A JP H056236A JP 3157321 A JP3157321 A JP 3157321A JP 15732191 A JP15732191 A JP 15732191A JP H056236 A JPH056236 A JP H056236A
- Authority
- JP
- Japan
- Prior art keywords
- timer
- firmware
- holding means
- word
- interrupt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Landscapes
- Executing Machine-Instructions (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】
【目的】ハードウェア量の削減
【構成】ファームウェアが自由に読み書き可能な保持手
段と、周期Ｔのタイマを実現するために、装置内にある
既存の別のタイマからの一定周期ｔ（Ｔ≧ｔ）の信号に
よってファームウェアに割込む手段とを有し、割込んだ
先のファームウェアによって保持手段の１語を計数手段
として使用し、割込毎にファームウェアで計数し、Ｔ／
ｔ回に達したら、保持手段の別の１語に設定した周期Ｔ
のタイマのタイマ値を更新する制御をファームウェアで
行うことを特徴とする情報処理装置におけるタイマ。
段と、周期Ｔのタイマを実現するために、装置内にある
既存の別のタイマからの一定周期ｔ（Ｔ≧ｔ）の信号に
よってファームウェアに割込む手段とを有し、割込んだ
先のファームウェアによって保持手段の１語を計数手段
として使用し、割込毎にファームウェアで計数し、Ｔ／
ｔ回に達したら、保持手段の別の１語に設定した周期Ｔ
のタイマのタイマ値を更新する制御をファームウェアで
行うことを特徴とする情報処理装置におけるタイマ。
Description
【０００１】
【産業上の利用分野】本発明は情報処理装置におけるタ
イマに関する。
イマに関する。
【０００２】
【従来の技術】従来、この種のタイマは、装置内に何種
類か存在し、それらすべてをレジスタで持ち、周期に応
じたカウントアップまたはカウントダウン回路をすべて
ハードウェアで構成していた。
類か存在し、それらすべてをレジスタで持ち、周期に応
じたカウントアップまたはカウントダウン回路をすべて
ハードウェアで構成していた。
【０００３】
【発明が解決しようとする課題】この従来の情報処理装
置におけるタイマでは、タイマ個々にカウントアップま
たはカウトダウン機能が必要となるため、回路構成が複
雑のうえに、ハードウェア量が増加してしまう問題点が
ある。
置におけるタイマでは、タイマ個々にカウントアップま
たはカウトダウン機能が必要となるため、回路構成が複
雑のうえに、ハードウェア量が増加してしまう問題点が
ある。
【０００４】
【課題を解決するための手段】本発明の情報処理装置に
おけるタイマは、ファームウェアが自由に読み書き可能
な保持手段と、周期Ｔのタイマを実現するために、装置
内にある既存の別のタイマからの一定周期ｔ（Ｔ≧ｔ）
の信号によってファームウェアに割込む手段とを有し、
割込んだ先のファームウェアによって前記保持手段の１
語を計数手段として使用し、前記割込毎にファームウェ
アで計数し、Ｔ／ｔ回に達したら、前記保持手段の別の
１語に設定した周期Ｔのタイマのタイマ値を更新する制
御をファームウェアで行うことを特徴とする。
おけるタイマは、ファームウェアが自由に読み書き可能
な保持手段と、周期Ｔのタイマを実現するために、装置
内にある既存の別のタイマからの一定周期ｔ（Ｔ≧ｔ）
の信号によってファームウェアに割込む手段とを有し、
割込んだ先のファームウェアによって前記保持手段の１
語を計数手段として使用し、前記割込毎にファームウェ
アで計数し、Ｔ／ｔ回に達したら、前記保持手段の別の
１語に設定した周期Ｔのタイマのタイマ値を更新する制
御をファームウェアで行うことを特徴とする。
【０００５】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【０００６】図１は本発明の一実施例のタイマにおける
タイマ更新のファームウェア処理長れ図である。本例で
実現するタイマの使用は、周期１０秒でカウントアップ
するタイマＡである。
タイマ更新のファームウェア処理長れ図である。本例で
実現するタイマの使用は、周期１０秒でカウントアップ
するタイマＡである。
【０００７】この装置内には他にハードウェア制御で動
作するタイマＢが存在し、周期１秒毎にファームウェア
に割込信号を発生する。タイマＡはファームウェアが自
由に読み書きできるメモリの１語を使用し、また、１秒
毎の割込を１０回カウントするためのカウンタもこのメ
モリの１語を使用する。
作するタイマＢが存在し、周期１秒毎にファームウェア
に割込信号を発生する。タイマＡはファームウェアが自
由に読み書きできるメモリの１語を使用し、また、１秒
毎の割込を１０回カウントするためのカウンタもこのメ
モリの１語を使用する。
【０００８】１秒毎に割込まれたファームウェアの処理
を図によって説明する。
を図によって説明する。
【０００９】まずカウンタを１増加させる。そしてカウ
ント値をチェックし、９以下であればカウンタＡは更新
せずに終了する。カウント値が１０であるならば、１０
秒が経過したことを示すのでタイマＡの値を１増加し、
カウント値を０にリセットして終了する。
ント値をチェックし、９以下であればカウンタＡは更新
せずに終了する。カウント値が１０であるならば、１０
秒が経過したことを示すのでタイマＡの値を１増加し、
カウント値を０にリセットして終了する。
【００１０】
【発明の効果】以上説明したように本発明は、装置内の
タイマのいくつかをファームゥェアで実現したので、ハ
ードウェア量が削減できる効果を有する。１秒に１回数
ステップのファームウェア処理が追加される程度では性
能にはほとんど影響はない。
タイマのいくつかをファームゥェアで実現したので、ハ
ードウェア量が削減できる効果を有する。１秒に１回数
ステップのファームウェア処理が追加される程度では性
能にはほとんど影響はない。
【図１】本発明の一実施例のファームウェア流れ図であ
る。
る。
Claims (1)
- 【特許請求の範囲】 【請求項１】 ファームウェアが自由に読み書き可能な
保持手段と、周期Ｔのタイマを実現するために、装置内
にある既存の別のタイマからの一定周期ｔ（Ｔ≧ｔ）の
信号によってファームウェアに割込む手段とを有し、割
込んだ先のファームウェアによって前記保持手段の１語
を計数手段として使用し、前記割込毎にファームウェア
で計数し、Ｔ／ｔ回に達したら、前記保持手段の別の１
語に設定した周期Ｔのタイマのタイマ値を更新する制御
をファームウェアで行うことを特徴とする情報処理装置
におけるタイマ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3157321A JPH056236A (ja) | 1991-06-28 | 1991-06-28 | 情報処理装置におけるタイマ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3157321A JPH056236A (ja) | 1991-06-28 | 1991-06-28 | 情報処理装置におけるタイマ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH056236A true JPH056236A (ja) | 1993-01-14 |
Family
ID=15647142
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3157321A Pending JPH056236A (ja) | 1991-06-28 | 1991-06-28 | 情報処理装置におけるタイマ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH056236A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0325519A (ja) * | 1989-06-23 | 1991-02-04 | Yagi Antenna Co Ltd | タイマ制御方式 |
-
1991
- 1991-06-28 JP JP3157321A patent/JPH056236A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0325519A (ja) * | 1989-06-23 | 1991-02-04 | Yagi Antenna Co Ltd | タイマ制御方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960032138A (ko) | 마이크로 컴퓨터 | |
| JPH056236A (ja) | 情報処理装置におけるタイマ | |
| JP2604562B2 (ja) | パルス間隔計測装置 | |
| JPS6024968B2 (ja) | タイマ装置 | |
| KR930005650B1 (ko) | 타이머를 이용한 일정시간 지연방법 | |
| JPS63265334A (ja) | 演算処理装置 | |
| SU600558A1 (ru) | Устройство приоритета | |
| JPH04192037A (ja) | 半導体集積回路 | |
| JPH04275635A (ja) | 定周期処理方式 | |
| JPH02278410A (ja) | 仮想タイマ制御方式 | |
| JPS63223835A (ja) | 演算処理装置 | |
| JP3309186B2 (ja) | チャネル制御装置 | |
| JPS56108146A (en) | Clocking device | |
| JPH0580089A (ja) | タイマ装置 | |
| JPS63124145A (ja) | 情報処理装置 | |
| JPS6214235A (ja) | 情報処理装置 | |
| JPS6134181B2 (ja) | ||
| JPS6113609B2 (ja) | ||
| JPH0231247A (ja) | データ処理装置 | |
| JPH05284009A (ja) | アップダウンカウンタ | |
| JPH0640283B2 (ja) | プログラマブル・コントロ−ラ | |
| KR20030037572A (ko) | 인터럽트 컨트롤러 | |
| JPS5940272A (ja) | デジタル周波数計 | |
| JPH03278191A (ja) | 情報処理装置 | |
| JPS62172442A (ja) | マイクロコンピユ−タの暴走検出装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19971014 |