JPH0528860B2 - - Google Patents

Info

Publication number
JPH0528860B2
JPH0528860B2 JP62315462A JP31546287A JPH0528860B2 JP H0528860 B2 JPH0528860 B2 JP H0528860B2 JP 62315462 A JP62315462 A JP 62315462A JP 31546287 A JP31546287 A JP 31546287A JP H0528860 B2 JPH0528860 B2 JP H0528860B2
Authority
JP
Japan
Prior art keywords
bus
bus master
master
slave
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62315462A
Other languages
English (en)
Other versions
JPS63204350A (ja
Inventor
Hofuman Hareru
Goodon Raito Chaaruzu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS63204350A publication Critical patent/JPS63204350A/ja
Publication of JPH0528860B2 publication Critical patent/JPH0528860B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Small-Scale Networks (AREA)

Description

【発明の詳細な説明】 Ａ 産業上の利用分野 この発明は、データ処理システム通信に関する
ものであり、特に、ユニツト間の情報の転送のた
め、共通の情報バスに接続した複数のユニツトを
含むデータ処理システムに関するものである。
Ｂ 従来技術およびその問題点 データ処理システム間の通信は、各データ処理
ユニツトの能力が増すにつれて、ますます複雑化
している。この通信能力は一般にネツトワーキン
グと称する。この発明に関係のある特定分野は、
数台のプロセツサ・ユニツトと、数台の周辺ユニ
ツトに接続された単一の情報バスである。従来の
方法では、１台のプロセツサ・ユニツトが処理ユ
ニツトと周辺ユニツトの間のバスを用いる通信を
制御するようにプログラミングされている。ネツ
トワーク用語では、通信制御プロセツサは、バ
ス・マスタと呼ばれ、残りの通信ユニツトはスレ
イブと呼ばれる。このようなネツトワーキング体
系では、バス・マスタのみがバス上で通信トラン
ザクシヨンを開始させることができ、スレイブ・
ユニツトは、バス・マスタからの通信に応答する
だけである。この種のネツトワークのバリエーシ
ヨンでは、バス・マスタに、処理ユニツト間で転
送を行なう責任が与えられる。このようにして、
どのプロセツサも周辺装置にアドレスすることが
できる。２台のプロセツサが同時にバス・マスタ
になろうとすると、情報バスで衝突が生じる。し
たがつて、通信バスを要求しているプロセツサの
１台をバス・マスタに指定する、仲裁回路を設け
ている。
上記のデータ処理システムの１例が、米国特許
第3997896号明細書に開示されている。この特許
は、情報を非同期で転送するように接続された共
通バスと数台のユニツトを含み、最初のバス・サ
イクル中にスレイブからの情報を要求するマス
タ・ユニツトが後のバス・サイクル中にその情報
をスレイブから受け取ることができる、分割バ
ス・サイクル操作を可能にする論理を設けデータ
処理システムを開示している。これは、スレイブ
がその情報を元のバス・マスタに供給できるよう
に、あとのバス・サイクルでスレイブが、スレイ
ブをバス・マスタに指定するようにバス仲裁回路
に要求することによつて実現される。この種のバ
ス・アーキテクチユアは、米国特許第4181974号
および第4236203号明細書にも開示されている。
上記の各特許では、最初に要求された情報が使
用できるようになつたときに、スレイブ装置がバ
ス・マスタになる必要がある。しかし、スレイブ
装置には、バス・マスタとして機能する能力を持
たないものもある。したがつて、この発明の目的
は、バス・マスタとなることができないスレイブ
が、あとのバス・マスタ中に要求された情報を供
給できるようにする通信バスを持つ、データ処理
システムを提供することにある。
Ｃ 問題点を解決するための手段 この発明によれば、装置問通信用の非同期通信
バスに接続した少なくとも３台の装置を含むデー
タ処理システムが開示される。通信バスは一時に
１台の装置のみがバス上での通信を制御すること
を要求するプロトコルを含む。通信バスはさら
に、このバス上での通信を制御する装置の１つを
指定する回路を含む。通信バスはまた、他の装置
からの要求を受け取つて、通信を制御する第２の
装置を一時的に指定し、あとで元の制御装置を再
指定する回路も含む。
好ましい実施例では、通信インターフエース
は、通信バス上での通信を制御することのできる
数台の装置に接続されている。この通信バスに
は、数台の周辺装置も接続されている。接続され
た各装置と通信のインターフエースは、通信バス
上で情報を順に転送するプロトコルを実行する回
路を含む。この通信回路には、潜在的バス・マス
タの１つをバス・マスタに指定する仲裁回路があ
る。残りの装置は、プロトコルに従つてバス・マ
スタに応答しなければならないスレイブ装置に指
定される。この通信回路は、さらに、あらゆるス
レイブ装置から、一時的な通信の交換を確立する
ために、要求を受け取つて潜在的バス・マスタを
一時的にバス・マスタに再指定する能力を有す
る。一時的な通信の完了後、最初のバス・マスタ
がバス・マスタに指定される。この実施例では、
バス・マスタは、バス上にタイミング信号を出力
する必要がある。バス・マスタの指定が変わる
と、最初のバス・マスタはこのタイミング信号の
供給を中止し、新しいバス・マスタがこのタイミ
ング信号を供給し始める。
この実施例では、接続された各装置のバス・イ
ンターフエース回路には、情報をバスからその装
置へ供給する回路のほかに、他の通信バス・イン
ターフエースに相互接続して情報を他の装置へ供
給する回路が含まれる。この通信バス・インター
フエースの相互接続により、通信バス制御信号が
バス・インターフエース間で交換され、各装置が
プロトコルに従つて通信することが可能になる。
この発明は特に、いずれも現在のバス・マスタで
はない２つの装置間での一時的通信の確立を目的
とするものである。これをオーバーラツプ・バス
通信サイクルと称する。この実施例では、スレイ
ブ装置の１つが、バス・サイクルに比べて長時間
を要し、通常完了に長いアクセス時間を必要とす
る、複雑な操作を行なう能力を有する。元のバ
ス・マスタは、ロング・アクセス・スレイブによ
る操作を開始し、次にバスの制御を新しいバス・
マスタに渡すことができる。ロング・アクセス・
スレイブが操作を完了し、元のバス・マスタに応
答すると、ロング・アクセス・スレイブは、新し
いバス・マスタに対して、元のバス・マスタへの
一時通信サイクルが必要であることを示す信号を
通信バス上に供給する。この発明によれば、この
とき新しいバス・マスタは、バスの制御権を元の
バス・マスタに渡し、次いで元のバス・マスタが
ロング・アクセス・スレイブからの応答を受け取
る。ロング・アクセス・スレイブからの応答を受
け取ると、新しいバス・マスタは、バスの制御権
を取り戻す。
この実施例では、この一時的通信を可能にする
プロトコルは、ロング・アクセス・スレイブに新
しいバス・マスタと元のバス・マスタの両方が受
け取る信号を通信バス上に供給することを要求す
る。次に、新しいバス・マスタは、元のバス・マ
スタが受け取る第２のタイミング信号を供給す
る。次に、元のバス・マスタは、ロング・アクセ
ス・スレイブから元のバス・マスタへのデータ転
送を開始させる第３のタイミング信号を供給す
る。この一時的通信の完了後、元のバス・マスタ
はこのタイミング信号の供給を中止、新しいバ
ス・マスタがバスの制御権を再要求できるように
する。
Ｄ 実施例 第１図はマスタ装置１０と通信バス３０との接
続を示すシステム・ブロツク・ダイヤグラムであ
る。通信バス３０には、３台の潜在的マスタ装置
１２，１４，１６と、４台のスレイブ装置１８，
２０，２２，２４も接続されている。バス３０上
で通常の通信トランザクシヨンを行なうには、バ
ス・マスタ１０がスレイブ装置１８，２０，２
２，２４のうちの１台、または潜在的バス・マス
タ１２，１４，１６のうちの１台からの情報を要
求し、その情報を同じサイクル中に供給すること
が必要である。バス・マスタ１０は、ロング・ア
クセス・スレイブ２４によるロング・アクセス操
作も開始させる。これは、バス・マスタ１０が最
初、バス３０を介するロング・アクセス・スレイ
ブ２４による操作を確立した後、あとのバス・サ
イクルでロング・アクセス・スレイブ２４からの
情報を要求するものである。しかし、それには、
バス・マスタ１０が、ロング・アクセス・スレイ
ブ２４との通信の間、バスの制御権を保持し続け
る必要がある。
仲裁回路２６も第１図に示されている。仲裁回
路は、マスタ装置１０が通信タスクを完了した
後、潜在的マスタ装置１２，１４，１６のうちの
どれが新しいバス・マスタになるかを指定する。
したがつて、潜在的バス・マスタ装置１２，１
４，１６またはバス・マスタ１０のどれもが、バ
ス上の他のどの装置とも通信する可能性を有す
る。この発明は、ロング・アクセス・スレイブ２
４による長い操作を開始した後、バスの制御権を
新しいバス・マスタに渡すバス・マスタが、どの
ようにして応答を受け取るかという問題を解決す
る。この発明によらなければ、元のバス・マスタ
は、仲裁回路２６によつて再びバス・マスタに指
定されるまで、ロツグ・アクセス・スレイブ２４
による操作がいつ完了したかを知ることができな
い。この欠点は、システムの性能に重大な影響を
与えることがある。
この発明では、ロング・アクセス・スレイブ２
４が、長い操作が完了したこと、および元の装置
との一時通信サイクルが必要なことを示す信号
を、通信バス３０上に供給できるようにすること
により、この問題を解決する。これに応じて、新
しいバス・マスタは一時的に元の装置または元の
バス・マスタにバスの制御権を渡し、元のバス・
マスタがロング・アクセス・スレイブ２４からの
応答を受け取れるようにする。
第２図は、バス・マスタ１０用のバス３０イン
ターフエースをブロツク・ダイヤグラムの形で示
したものである。このインターフエース１０は、
他の処理機能に接続され、または他のバスへの接
続も行なう。この付加機能は、バス３０上での情
報の転送を開始し、情報を受け取る。相互接続は
示されていないが、当業者には明らかなように、
このような接続はアドレス・レジスタ６８、デー
タ・レジスタ７０および応答レジスタ７２に直接
行なうことも、制御シーケンサ５０を介して行な
うこともできる。この図は、第１図の潜在的バ
ス・マスタ１２，１４，１６に対しても同じであ
る。アドレスとデータは、線５２を介してバス３
０に与えられる。線５２はアドレス・レジスタ６
８、データ・レジスタ７０、およびバス制御シー
ケンサ５０によつて制御される応答レジスタ７２
に接続されている。バス制御シーケンサ５０は、
バス３０への数本の制御線にもインターフエース
する。これらの制御線には、データ・ストローブ
５４、入出力サイクル５６、肯定応答（ACK）
５６、データ・ゲート６０およびレデイ６２の各
信号線が含まれる。さらに、バス制御シーケンサ
５０は、バス要求信号を線６４に、バス許可信号
を線６６に、回線争奪信号を線６７に供給するこ
とにより、仲裁回路２６にもインターフエースす
る。バス・マスタ１０は、バス３０上の通信を制
御するため、入出力サイクル信号を線５６に、デ
ータ・ゲート信号を線４７に供給する。バス要求
線６４は、仲裁回路２６がバス・マスタとしての
指定を要求するのに使われる。バス・マスタとし
ての指定はバス・許可線６６によつて行なわれ
る。回線争奪線６７はバス・マスタがバスの制御
権を放棄しようとしていることを仲裁回路２６に
示すのに使われ、他の潜在的バス・マスタに、仲
裁回路２６からバスの制御権を要求できる期間だ
ということを示す。
スレイブ装置２４のバス・インターフエース回
路のブロツク・ダイヤグラムを第３図に示す。ア
ドレスおよびデータ情報を含む線５２は、通信バ
ス３０に接続され、アドレス・レジスタ８２、デ
ータ・レジスタ８４および応答レジスタ８６にも
接続されている。これらのレジスタ８２，８４，
８６はバス制御シーケンサ８０に接続され、バス
制御シーケンサ８０は、図に示されたバス制御線
に接続されている。バス制御線には、データ・ス
トローブ線５４、入出力サイクル線５６、肯定応
答線（ACK）５８、データ・ゲート線６０、レ
デイ線６２が含まれる。
第４Ａ図は、ロング・アクセス・スレイブ２４
による長い操作を開始させるバス・マスタの制御
線のタイミングを示す。データは、バス・マスタ
を介して時間１１８に線１０２に供給される。バ
ス・マスタは、入出力サイクル１０４を活動化す
なわち低レベルにすることにより、バス転送を開
始させる。データ・ストローブ信号が、この元の
バス・マスタにより、線１０６上に供給される。
スレイブ装置２４は、線１０８上に肯定応答信号
を供給することにより、肯定応答を行なう。バ
ス・マスタがバス３０上での通信を完了すると、
バス・マスタは時間１２４に回線争奪線１１２を
低レベルにして、仲裁回路２６に新しいバス・マ
スタが指定されたことを示す。このトランザクシ
ヨン中、レデイ線１１４とデータ・ゲート線１１
６は活動化されない。
第４Ｂ図は、新しいバス・マスタがバスの制御
権をもつ場合のタイミングを示す。新しいバス・
マスタは、バス上でトランザクシヨンを行なうと
き、線１３４上の入出力サイクル信号を低レベル
にすることによりバスの制御を行なう。通信バ
ス・プロトコルは、この新しいバス・マスタが入
出力サイクル線１３４を高いレベルにしたとき
（換言すれば、現在バス・トランザクシヨンがな
いとき）、一時転送を必要とするロング・アクセ
ス・スレイブ２４等の装置が、新しいバス・マス
タに、このロング・アクセス・スレイブ２４が、
元のバス・マスタに応答を出したいと希望してい
ることを示すことができるようにする。このプロ
トコルは、信号ハンドシエイク・シーケンス１５
４である。ロング・アクセス・スレイブ装置２４
は、レデイ信号線１４２を活動化することによ
り、このような指示を行なう。この時、新しいバ
ス・マスタは、肯定応答信号線１３８を活動化し
て、ロング・アクセス・スレイブ装置からレデイ
信号を受け取つたこと、およびバスの制御権を一
時的に渡したいと希望していることを示す。肯定
応答信号は通常、活動中の入出力サイクルの間、
バス・マスタに応答する装置が使用することに注
目されたい。この時、元のバス・マスタは、デー
タ・ゲート線を活動化させることにより、バスを
制御していることを示す。したがつて、時間１４
６で、元のバス・マスタは、新しいバス・マスタ
からバスの制御権を受け取つている。スレイブ装
置２４は、この時、線１３２上にデータを供給す
る。次に、元のバス・マスタが時間１４６に、線
１３２から応答データを、受け取る。この一時通
信を終了させるためのプロトコルは、信号ハンド
シエイク・シーケンス１５２である。ロング・ア
クセス・スレイブ２４は、データ・ゲート線１４
４が活動化されたのを見ると、線１４２上のレデ
イ信号を非活動化する。元のバス・マスタが線１
３２上でのデータの受け取りを完了すると、元の
バス・マスタは、データ・ゲート線１４４を非活
動化させることにより、バスの制御権が新しいバ
ス・マスタに戻されることを示す。次に、新しい
バス・マスタは、肯定応答線１３８を非活動化さ
せることにより、バスの制御権を受け取つている
ことを示す。したがつて、時間１４８で、新しい
バス・マスタにバスの制御権が戻る。時間１５０
で、新しいバス・マスタは新しいバス通信サイク
ルを開始する。
第５図は、このオーバーラツプ通信操作を実行
する元のバス・マスタのバス制御シーケンスのフ
ローチヤートである。元のバス・マスタはステツ
プ200でサイクルを開始し、202でサイクルを実行
する必要があるかどうか判定する。サイクルを実
行すべきだと判定した場合は、シーケンサはステ
ツプ204に進み、そこで、仲裁回路２６からバス
の制御権を要求する。制御権が渡されると、シー
ケンサはステツプ206に進み、バス３０上で入出
力サイクルを開始する。前述のように、これは入
出力サイクル線５６（第２図）を活動化すること
により開始される。次にシーケンサは、ステツプ
205で肯定応答信号が活動化しているかどうか判
定する。肯定応答信号が受け取られていない場
合、換言すれば、スレイブがバス送信の肯定応答
をしていない場合は、シーケンサはステツプ209
に進みエラー状態を示す。ステツプ205で肯定応
答信号が受け取られている場合は、シーケンサは
ステツプ207に進み、所定の時間待機する。この
時間ののち、シーケンサはステツプ208に進み、
肯定応答信号が保持されているがどうかを判定す
る。肯定応答肯定応答信号が保持されている場合
は、シーケンサはステツプ224に進み、レデイ信
号が線６２上で受け取られたかどうか判定する。
受け取られていなければ、シーケンサはステツプ
208に戻る。受け取られていれば、シーケンサは
ステツプ226に進み、ここでデータ・ゲート線が
パズルを送つて、バス上でデータが送信、または
受信されることを示す。次に、ステツプ228で、
マスタは肯定応答線が非活動となることを求め
る。肯定応答線が非活動になると、シーケンサは
ステツプ222に進み、仲裁回路２６に信号を送つ
てバスの制御権を放棄する。
ステツプ208に戻り、肯定応答信号が受け取ら
れないと、シーケンサは、ステツプ210に進み、
入出力サイクルを終了する。これは、バス・マス
タと通信しているスレイブ装置が長いアクセスを
要求していることを示す。次にシーケンサはステ
ツプ212に進み、バス上の他の装置がバスにアク
セスすることを要求しているかどうか判定する。
要求していなければ、シーケンサはステツプ214
に進み、ロング・アクセス・スレイブ装置２４か
らのレデイ信号を探求し、レデイ信号が受け取ら
れていなければ、このループを続行する。レデイ
信号が受け取られていれば、シーケンサはステツ
プ220に進む。ステツプ212で、他の装置がアクセ
スを要求していれば、シーケンサはステツプ216
に進み、バスの制御権を放棄することを仲裁回路
２６に示す。次にシーケンサはステツプ218に進
み、ここで、肯定応答線、レデイ線、および入力
サイクル線を監視して、第４Ｂ図に示す状態が発
生するのを待つ。この状態が生じると、シーケン
サはステツプ220に進み、データ・ゲート線６０
にパルスを出す。ロング・アクセス・スレイブ２
４から結果を受け取ると、元のバス・マスタのシ
ーケンサは、ステツプ222に進み、仲裁回路２６
に信号を送ることによつて、バスの制御権を放棄
し出発位置２００に戻る。
第６図は、新しいマスタのバス制御プロセスの
フローチヤートを示す。新しいマスタは、位置２
５０から出発して、ステツプ252に進み、実際に
バスを必要とするかどうか判定する。必要としな
い場合は、出発位置に戻る。新しいバス・マスタ
がバスを必要とする場合は、新しいバス・マスタ
のシーケンサはステツプ254に進み、仲裁回路２
６にバスの制御権を要求する。次に、シーケンサ
はステツプ256に進み、ロング・アクセス・スレ
イブ装置が元のバス・マスタとの一時的通信を要
求していることを示すレデイ信号がバス上にある
かどうか判定する。レデイ信号がない場合は、新
しいバス・マスタのシーケンサはステツプ258に
進み、バス・サイクルを行なう必要があるかどう
か判定する。サイクルが必要であれば、新しいバ
ス・マスタのシーケンサは、ステツプ260に進み、
このサイクルを実行する。サイクルを必要としな
い場合は、新しいバス・マスタはステツプ262に
進み、バスに接続された他の装置が、バスの制御
権を要求しているかどうか判定する。バスの制御
権を他の装置が要求している場合は、新しいバ
ス・マスタのシーケンサはステツプ264に進み、
バスの制御権を放棄することを仲裁回路２６に示
す。次にシーケンサは、出発位置２５０に戻る。
ステツプ256で、他の装置がバスの制御権を要求
していない場合は、新しいバス・マスタのシーケ
ンサは、ステツプ256に戻りレデイ信号があるか
どうか判定する。
ステツプ256に戻つて、レデイ信号がある場合
は、新しいバス・マスタのシーケンサはステツプ
268に進み、肯定応答線５８をオンにし、元のバ
ス・マスタに、この新しいバス・マスタが一時的
にバスの制御を渡していることを示す。この肯定
応答信号は、通常はバス・マスタは使用せず、バ
ス・マスタに応答するスレイブ装置が使用するこ
とに注目されたい。
次に、新しいバス・マスタのシーケンサは、ス
テツプ270に進み、データ・ゲート信号が活動化
され、レデイ信号がまだ活動状態にあるかどうか
判定する。レデイ信号またはデータ・ゲート信号
が活動状態にある限り、新しいバス・マスタのシ
ーケンサはステツプ270に戻る。レデイ線または
データ・ゲート線の両方または一方が非活動化さ
れていると、新しいバス・マスタのシーケンサは
ステツプ272に進み、肯定応答線５８をオフにし
て、新しいバス・マスタが再びバスの制御権を要
求していることを示す。次に新しいバス・マスタ
のシーケンサはステツプ256に戻る。
第５図および第６図に示す手順は、すべての潜
在的バス・マスタ装置に記憶され、適切な状況に
なると実行されることにも注目されたい。
第７図は、長いアクセス操作または短かいアク
セス操作を行なうロング・アクセス・スレイブ装
置２４のフローチヤートである。スレイブ装置の
シーケンサは位置３００から出発して、ステツプ
302に進み、要求が受け取られたかどうか判定す
る。要求が受け取られていると、スレイブ装置は
肯定応答線５８を活動化して、この要求を受け取
つたことを示す。スレイブのシーケンサは、ステ
ツプ306に進み、要求された操作がロング・アク
セス操作であるかどうか判定する。そうでない場
合は、スレイブのシーケンサはステツプ324に進
み、応答ができる状態かどうかを判定する。スレ
イブのシーケンサは応答ができる状態になるまで
ステツプ324のループを続ける。応答できる状態
になると、シーケンサはステツプ326に進み、レ
デイ線６２を活動化する。スレイブのシーケンサ
はステツプ328に進み、線６０上でデータ・ゲー
ト信号が受け取られたかどうか判定する。受け取
られていなければ、ステツプ328でループ内で待
機する。データ・ゲート信号が受け取られると、
シーケンサはステツプ230に進み、応答を送り、
線５８上の肯定応答信号と、線６２上のレデイ信
号をオフにする。次にシーケンサは、出発位置３
００に戻る。
ステツプ306に戻つて、スレイブのシーケンサ
が、要求がロング・アクセス要求であると判定し
た場合は、シーケンサはステツプ308に進み、線
５８上の肯定応答信号をオフにして、要求してい
るバス・マスタに、この要求がロング・アクセス
要求であることを示す。次にシーケンサはステツ
プ310に進み、応答できる状態になつているかを
判定する。この応答ができる状態になると、シー
ケンサはステツプ312に進み、入出力サイクル線
が活動状態にあるかどうかを判定する。入出力サ
イクル線が活動状態であると、シーケンサはステ
ツプ312に戻る。入出力サイクル線が非活動状態
になると、シーケンサはステツプ314に進み、レ
デイ線６２を活動化する。次に、シーケンサはス
テツプ316で、入出力サイクル線が再び活動化さ
れたかどうかを判定する。活動化されていれば、
シーケンサはステツプ318で、線６２上のレデイ
信号をオフにして、ステツプ312に戻り、入出力
サイクル線が再び非活動になるのを待つ。ステツ
プ316で、入出力信号が非活動のままであれば、
シーケンサはステツプ320に進み、線６０上のデ
ータ・ゲート信号が活動化されているかどうか判
定する。活動化されていなければ、シーケンサは
ステツプ316に戻る。活動化されていれば、シー
ケンサは、ステツプ322で、データ線５２に応答
を送り、線６２上のレデイ信号をオフにして、出
発位置３００に戻る。
Ｅ 発明の効果 以上説明したような本発明に基づくバス制御に
よれば、バスマスタおよびスレープを含むデータ
処理システムにおいて効率的な通信が可能とな
る。
【図面の簡単な説明】
第１図は、本発明を適用しうるデータ処理シス
テムを示す図、第２図は、バス・マスタまたは潜
在的バス・マスタ用バス・インターフエース回路
を示す図、第３図は、スレイブ装置用のバス・イ
ンターフエース回路を示す図、第４Ａ図は、元の
バス・マスタとロング・アクセス・スレイブとの
間の初期の通信タイミングを示すタイミング図、
第４Ｂ図は、元のバス・マスタをマスタとする再
指定と、ロング・アクセス・スレイブとの一時通
信の完了を示すタイミング図、第５図は、元のバ
ス・マスタにより行なわれるバス制御シーケンス
を示す流れ図、第６図は、新しいバス・マスタに
より行なわれるバス制御シーケンスを示す流れ
図、第７図は、ロング・アクセス・スレイブ装置
により行なわれるバス手続きを示す流れ図であ
る。

Claims (1)

  1. 【特許請求の範囲】 １ 非同期的な通信バスに接続された潜在的バス
    マスタの一群とこれらの潜在的バスマスタに対し
    て応答通信する機能を有するスレイブとの一群で
    構成され、一時には一のバスマスタのみがバス制
    御権を有するデータ処理システムにおいて、 第一の潜在的バスマスタにバス制御権を与え第
    一のバスマスタとし、該第一のバスマスタが第一
    のスレイブに対してデータ要求を行つた後に、第
    二の潜在的バスマスタにバス制御権を転じ第二の
    バスマスタとする仲裁手段を備え、 上記仲裁手段は、 上記第一のスレイブが上記データ要求に応じて
    上記第一のバスマスタとの通信を要求して発生す
    る第一の信号に応答し、上記第一のスレイブおよ
    び上記第一のバスマスタ間の通信が終了するまで
    上記第二のバスマスタからバス制御権を上記第一
    のバスマスタに移すようにした、 データ処理システム。
JP62315462A 1987-02-13 1987-12-15 データ処理システム Granted JPS63204350A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14757 1987-02-13
US07/014,757 US4817037A (en) 1987-02-13 1987-02-13 Data processing system with overlap bus cycle operations

Publications (2)

Publication Number Publication Date
JPS63204350A JPS63204350A (ja) 1988-08-24
JPH0528860B2 true JPH0528860B2 (ja) 1993-04-27

Family

ID=21767545

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62315462A Granted JPS63204350A (ja) 1987-02-13 1987-12-15 データ処理システム

Country Status (5)

Country Link
US (1) US4817037A (ja)
EP (1) EP0278264B1 (ja)
JP (1) JPS63204350A (ja)
BR (1) BR8800292A (ja)
DE (1) DE3850585T2 (ja)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5062044A (en) * 1987-09-29 1991-10-29 Western Digital Corporation Temporary bus master for use in a digital system having asynchronously communicating sub-systems
US5119292A (en) * 1989-07-21 1992-06-02 Clearpoint Research Corporation Bus device which abstains from round robin arbitration
JPH0823859B2 (ja) * 1990-09-28 1996-03-06 インターナショナル・ビジネス・マシーンズ・コーポレイション データ処理システム
US5257356A (en) * 1991-05-28 1993-10-26 Hewlett-Packard Company Method of reducing wasted bus bandwidth due to slow responding slaves in a multiprocessor computer system
FR2684250B1 (fr) * 1991-11-27 1994-04-01 Merlin Gerin Systeme de distribution d'energie electrique de haute qualite.
DE69320508T2 (de) * 1992-03-04 1999-03-04 Motorola, Inc., Schaumburg, Ill. Verfahren und Gerät zur Busarbitrierungsdurchführung mit einem Arbiter in einem Datenverarbeitungssystem
US5377331A (en) * 1992-03-26 1994-12-27 International Business Machines Corporation Converting a central arbiter to a slave arbiter for interconnected systems
EP0587211B1 (en) * 1992-08-10 2000-02-09 Lucent Technologies Inc. A radio communication system and a radio base station for use in such a system.
DE69327825T2 (de) * 1992-08-10 2000-10-12 Lucent Technologies Inc., Murray Hill Funkübertragungssystem und Funkbasisstation zur Verwendung in einem derartigen System
US7203728B2 (en) * 1993-01-26 2007-04-10 Logic Controls, Inc. Point-of-sale system and distributed computer network for same
US6546441B1 (en) 1993-01-26 2003-04-08 Logic Controls, Inc. Point-of-sale system
US5895452A (en) * 1993-01-26 1999-04-20 Logic Controls, Inc. Point-of-sale system
US6272529B1 (en) 1993-01-26 2001-08-07 Logic Controls, Inc. Point-of-sale system and distributed computer network for same
US5640517A (en) * 1993-06-22 1997-06-17 Dell Usa, L.P. Method and apparatus for masters to command a slave whether to transfer data in a sequential or non-sequential burst order
GB2281137B (en) * 1993-08-20 1997-10-08 Advanced Risc Mach Ltd Data bus
US6104724A (en) * 1993-09-20 2000-08-15 Transwitch Corp. Asynchronous data transfer and source traffic control system
EP0724796B1 (en) * 1993-09-20 2002-12-04 Transwitch Corporation Asynchronous data transfer and source traffic control system
US5901295A (en) * 1995-04-28 1999-05-04 Apple Computer, Inc. Address and data bus arbiter for pipelined transactions on a split bus
US5815676A (en) * 1995-04-28 1998-09-29 Apple Computer, Inc. Address bus arbiter for pipelined transactions on a split bus
US5812815A (en) * 1995-04-28 1998-09-22 Apple Computer, Inc. Address tenure control for cache management wherein bus master addresses are internally latched in a cache controller
US6256710B1 (en) 1995-04-28 2001-07-03 Apple Computer, Inc. Cache management during cache inhibited transactions for increasing cache efficiency
US5708783A (en) * 1995-04-28 1998-01-13 Apple Computer, Inc. Data bus arbiter for pipelined transactions on a split bus
US5909369A (en) * 1996-07-24 1999-06-01 Network Machines, Inc. Coordinating the states of a distributed finite state machine
US6298376B1 (en) * 1997-03-07 2001-10-02 General Electric Company Fault tolerant communication monitor for a master/slave system
US6046899A (en) * 1997-08-12 2000-04-04 General Electric Company Hybrid protective relay having enhanced contact response time
US6205155B1 (en) 1999-03-05 2001-03-20 Transwitch Corp. Apparatus and method for limiting data bursts in ATM switch utilizing shared bus
US6684279B1 (en) * 1999-11-08 2004-01-27 International Business Machines Corporation Method, apparatus, and computer program product for controlling data transfer
US6535941B1 (en) * 1999-11-08 2003-03-18 International Business Machines Corporation Method and apparatus for avoiding data bus grant starvation in a non-fair, prioritized arbiter for a split bus system with independent address and data bus grants
KR100644596B1 (ko) * 2000-07-27 2006-11-10 삼성전자주식회사 버스 시스템 및 그 버스 중재방법
US6847927B2 (en) * 2000-12-07 2005-01-25 International Business Machines Corporation Efficient array tracing in a logic simulator machine
GB2372849B (en) * 2001-02-28 2003-05-07 3Com Corp Method for determining master or slave mode in a storage server subnet
DE10152508B4 (de) * 2001-10-24 2008-01-31 Robert Bosch Gmbh Verfahren zum Aktivieren eines Systems zur Steuerung und/oder Regelung von Betriebsabläufen in einem Kraftfahrzeug mit mehreren gleichberechtigten Steuergeräten
US7313151B2 (en) * 2002-02-06 2007-12-25 Transwitch Corporation Extendible asynchronous and synchronous interface bus for broadband access
US7274657B2 (en) * 2002-12-23 2007-09-25 Transwitch Corporation Methods and apparatus for providing redundancy in an asynchronous data transfer and source traffic control system
US7342885B2 (en) * 2003-01-15 2008-03-11 Transwitch Corporation Method and apparatus for implementing a backpressure mechanism in an asynchronous data transfer and source traffic control system
US7430201B1 (en) 2003-03-21 2008-09-30 Transwitch Corporation Methods and apparatus for accessing full bandwidth in an asynchronous data transfer and source traffic control system
US7984195B2 (en) * 2006-07-07 2011-07-19 Logic Controls, Inc. Hybrid industrial networked computer system
US7664902B1 (en) * 2004-03-16 2010-02-16 Super Talent Electronics, Inc. Extended SD and microSD hosts and devices with USB-like high performance packetized interface and protocol
US11221795B2 (en) 2019-02-25 2022-01-11 International Business Machines Corporation Queue management for multiway queues
EP4429203A1 (en) * 2023-03-09 2024-09-11 Abb Schweiz Ag Method for enabling an efficient data processing in a distributed network of devices

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3812475A (en) * 1957-12-26 1974-05-21 Ibm Data synchronizer
US3997896A (en) * 1975-06-30 1976-12-14 Honeywell Information Systems, Inc. Data processing system providing split bus cycle operation
US4001790A (en) * 1975-06-30 1977-01-04 Honeywell Information Systems, Inc. Modularly addressable units coupled in a data processing system over a common bus
US4257099A (en) * 1975-10-14 1981-03-17 Texas Instruments Incorporated Communication bus coupler
JPS5812611B2 (ja) * 1975-10-15 1983-03-09 株式会社東芝 デ−タテンソウセイギヨホウシキ
US4050097A (en) * 1976-09-27 1977-09-20 Honeywell Information Systems, Inc. Synchronization technique for data transfers over an asynchronous common bus network coupling data processing apparatus
US4085448A (en) * 1976-10-04 1978-04-18 International Business Machines Corporation Data communication bus structure
US4120029A (en) * 1976-12-27 1978-10-10 Honeywell Information Systems, Inc. Method and apparatus for recovering a signal transferred over a common bus in a data processing system
JPS5414133A (en) * 1977-07-05 1979-02-02 Mitsubishi Electric Corp Control system for input and output channel
US4236203A (en) * 1978-01-05 1980-11-25 Honeywell Information Systems Inc. System providing multiple fetch bus cycle operation
US4181974A (en) * 1978-01-05 1980-01-01 Honeywell Information Systems, Inc. System providing multiple outstanding information requests
AU541189B2 (en) * 1980-02-11 1984-12-20 Data General Corporation Data processing system
IT1145730B (it) * 1981-11-13 1986-11-05 Olivetti & Co Spa Sistema di elaborazione di dati con dispositivo di controllo delle interruzioni di programma
US4591967A (en) * 1982-06-29 1986-05-27 Andover Controls Corporation Distributed drum emulating programmable controller system
US4831358A (en) * 1982-12-21 1989-05-16 Texas Instruments Incorporated Communications system employing control line minimization
AU564271B2 (en) * 1983-09-22 1987-08-06 Digital Equipment Corporation Retry mechanism for releasing control of a communications path in a digital computer system
US4750111A (en) * 1984-08-22 1988-06-07 Crosby Jr Edward D Computer system for processing analog and digital data

Also Published As

Publication number Publication date
EP0278264A3 (en) 1991-01-09
EP0278264A2 (en) 1988-08-17
BR8800292A (pt) 1988-09-06
DE3850585T2 (de) 1995-01-12
JPS63204350A (ja) 1988-08-24
US4817037A (en) 1989-03-28
DE3850585D1 (de) 1994-08-18
EP0278264B1 (en) 1994-07-13

Similar Documents

Publication Publication Date Title
JPH0528860B2 (ja)
US5119480A (en) Bus master interface circuit with transparent preemption of a data transfer operation
EP0535696B1 (en) Apparatus for avoiding processor deadlock in a multiprocessor system
EP0535822B1 (en) Methods and apparatus for locking arbitration on a remote bus
US5699516A (en) Method and apparatus for implementing a in-order termination bus protocol within a data processing system
US5345562A (en) Data bus arbitration for split transaction computer bus
US6598104B1 (en) Smart retry system that reduces wasted bus transactions associated with master retries
JPS63255759A (ja) 制御システム
JP3084218B2 (ja) 通信方法及び同期通信システム
EP0929866B1 (en) Bus interface control circuit
JPH10293744A (ja) Ｐｃｉバス・システム
EP0996068A2 (en) Deterministic arbitration of a serial bus using arbitration addresses
JPH09501249A (ja) 高速／低オーバーヘッド・バス調停機構およびシステム・バスの調停方法
US5533200A (en) Method and apparatus for transmission of signals over a shared line
JPH0981507A (ja) コンピュータシステム
US5544331A (en) System and method for generating a read-modify-write operation
JPH0343804A (ja) シーケンス制御装置
JPS58169660A (ja) マルチプロセツサシステムの構成方法
JPH0528856B2 (ja)
JPH07182271A (ja) データ処理システムおよびロングワード・アドレスをサイクルする方法
KR100243868B1 (ko) 주 전산기에서의 중재로직 방법
JP2705955B2 (ja) 並列情報処理装置
JPH0236016B2 (ja)
JP2825889B2 (ja) マルチプロセッサシステムにおけるデッドロック回避回路
JP2697974B2 (ja) デッドロックを回避する方法