JPH0528904B2 - - Google Patents

Info

Publication number
JPH0528904B2
JPH0528904B2 JP17450486A JP17450486A JPH0528904B2 JP H0528904 B2 JPH0528904 B2 JP H0528904B2 JP 17450486 A JP17450486 A JP 17450486A JP 17450486 A JP17450486 A JP 17450486A JP H0528904 B2 JPH0528904 B2 JP H0528904B2
Authority
JP
Japan
Prior art keywords
epitaxial growth
pattern
silicon wafer
distance
pattern shift
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP17450486A
Other languages
English (en)
Other versions
JPS6329943A (ja
Inventor
Yasuhide Komatsu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP17450486A priority Critical patent/JPS6329943A/ja
Publication of JPS6329943A publication Critical patent/JPS6329943A/ja
Publication of JPH0528904B2 publication Critical patent/JPH0528904B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、シリコンのエピタキシヤル成長後の
評価方法に関するものであり、特に、埋込み層を
有したシリコンウエハースにエピタキシヤル成長
を行なうときに生じる、下地のパターンとエピタ
キシヤル層表面のパターンとのズレ、すなわち、
パターンシフト量を測定する方法に関するもので
ある。
〔従来の技術〕
従来、この種のパターンシフト量の測定方法
は、シリコンウエハースに埋込み層を形成する工
程と、埋込み層が形成されたシリコンウエハース
にエピタキシヤル成長を行なう工程と、エピタキ
シヤル成長済みウエハースをダイヤモンドポイン
ト等の切断工具により数ミリ角のチツプに切断
し、このチツプを研磨治具にワツクスを用いて貼
付し、角度研磨を行なう工程と、角度研磨了後の
チツプを研磨治具から取外し、ワツクス除去のた
めの洗浄をし、ステンエツチを行ない、埋込み層
を着色させ埋込み層が目で見えるようにする工程
と、ステンエツチ液を除去するための水洗、乾燥
を行なう工程と、表面パターンと、ステンエツチ
により着色された下地埋込みパターンとのズレを
顕微鏡に取付けられた測数計を用いてパターンシ
フト量を測定する工程とで構成されていた。
〔発明が解決しようとする問題点〕
上述した従来の角度研磨法によるパターンシフ
ト量の測定方法では、測定結果が得られるまでに
3時間から5時間の長い時間を要しており、エピ
タキシヤル成長工程の量産ライン中に、測定結果
を早くフイードバツクできない欠点があつた。
さらに、パターンシフト量をステンエツチ法で
行なうには、下地の埋込みパターンが、エピ成長
時の熱処理により、縦方向の拡散と同時に横方向
にも拡散が行なわれ、横方向の拡散分だけ誤差を
生じ、正確なパターンシフト量を求めるには不適
であるという欠点がある。
本発明は、この欠点を解決すべくなされたもの
で、測定結果が得られるまでの時間を短縮し、次
回のエピタキシヤル成長までに測定結果をフイー
ドバツクし、さらに、埋込層の横方向拡散による
誤差を無くすパターンシフト量の測定方法を提供
するものである。
〔問題点を解決するための手段〕
本発明のパターンシフト量の測定方法は、シリ
コンウエハースに埋込み層を形成する第1の工程
と、埋込み層が形成されたシリコンウエハースの
一部にエピタキシヤル成長を行なう第2にの工程
と、エピタキシヤル成長した場所とエピタキシヤ
ル成長しない場所との間にある段差を挟んだ素子
間の距離を測定する第3の工程と、エピタキシヤ
ル成長しない場所の素子間の距離を測定する第4
の工程とを有し、前記第3、第4の工程で測定し
た2ケ所の距離からパターンシフト量を求めるこ
とを特徴とする方法である。
〔実施例〕
次に本発明について図面を参照して詳細に説明
する。
第1図は、本発明の一実施例を説明するため
の、シリコンウエハースの断面の一部分を示した
原理図である。
まず、従来から用いられている方法によつて、
シリコンサブストレート1の表面に埋込み形成面
4が形成されているシリコンウエハースを準備し
た。この時の埋込みパターン4の段差は、200Å
であつた。
次に、シリコンエピタキシヤル成長装置のサセ
プター上に、前記埋込みパターンが形成されてい
るシリコンウエハースを置き、さらにこのシリコ
ンウエハース上の中央部分に石英板を置いてエピ
タキシヤル成長を行なつた。この時、100mmφの
シリコンウエハースの中央部に15mm×40mm厚さ
0.5mmの大きさの石英板を置いた。シリコンウエ
ハースの中央部に石英板を置くことによつて、シ
リコンウエハース内の石英板を置いた部分のエピ
タキシヤル成長を防止できる効果があり、シリコ
ンウエハースの一部分に未エピ成長面4を形成す
ることができ、この未エピ成長面4の表面にはエ
ピタキシヤル成長前の埋込みパターンが残され
る。
次に、エピタキシヤル成長層2と未エピ成長面
4のエピタキシヤル層厚さを測定し、石英板を置
いた未エピ成長面4には、エピタキシヤル成長さ
れていないことを確認した。さらに、石英板を置
いた以外の部分にあるエピタキシヤル成長層2に
は、所望の厚さである20μmのエピタキシヤル変
位層が形成されているのを確認した。
次に、エピタキシヤル成長面3内のパターンか
ら未エピ成長面4内のパターンまでの距離6を精
密に測定し、さらに、未エピ成長面4内で前記で
測定したパターンと同一パターン間隔の距離7を
測定し、前記2ケ所の測定した距離6,7の差か
らパターンシフト量5を求めた結果、パターンシ
フト量は15μmであることが確認された。この測
定に要した時間は15分であり、従来の3〜5時間
の測定時間と比較すると大幅に測定時間が短縮さ
れていることを確認した。さらにこの時測定した
パターンシフト量5は、従来のステンエツチ法に
よるパターンシフト量と合つていることも確認し
た。
次に、エピタキシヤル成長しない場所のパター
ン間の距離7が、埋込みパターン形成時に用いた
マスクパターンの距離と合つていることを確認し
た。このことは、エピタキシヤル成長時の熱処理
により、埋込み層の横方向拡散による誤差が発生
していないことの証明である。
〔発明の効果〕
以上説明したように本発明は、測定結果が得ら
れるまでの時間を大幅に短縮でき、測定結果が早
くフイードバツクできる効果をもたらし、さら
に、埋込層の横方向拡散による誤差も同時に防止
できる効果をもたらす。
【図面の簡単な説明】
第1図は本発明の一実施例の原理図である。 1…シリコンサブストレート、2…エピタキシ
ヤル成長層、3…エピタキシヤル成長面、4…埋
込み形成面(未エピ成長面)、5…パターンシフ
ト量、6…段差を挟んでパターン間の距離、7…
エピ成長しない場所のパターン間の距離。

Claims (1)

    【特許請求の範囲】
  1. 1 シリコンウエハースに埋込み層を形成する第
    1の工程と、埋込み層が形成されたシリコンウエ
    ハースの一部にエピタキシヤル成長を行なう第2
    の工程と、エピタキシヤル成長した場所とエピタ
    キシヤル成長しない場所との間にある段差を挟ん
    だ素子間の距離を測定する第3の工程と、エピタ
    キシヤル成長しない場所の素子間の距離を測定す
    る第4の工程とを有し、前記第3、第4の工程で
    測定した2ケ所の距離の差からパターンシフト量
    を求めることを特徴とするパターンシフト量の測
    定方法。
JP17450486A 1986-07-23 1986-07-23 パタ−ンシフト量の測定方法 Granted JPS6329943A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17450486A JPS6329943A (ja) 1986-07-23 1986-07-23 パタ−ンシフト量の測定方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17450486A JPS6329943A (ja) 1986-07-23 1986-07-23 パタ−ンシフト量の測定方法

Publications (2)

Publication Number Publication Date
JPS6329943A JPS6329943A (ja) 1988-02-08
JPH0528904B2 true JPH0528904B2 (ja) 1993-04-27

Family

ID=15979657

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17450486A Granted JPS6329943A (ja) 1986-07-23 1986-07-23 パタ−ンシフト量の測定方法

Country Status (1)

Country Link
JP (1) JPS6329943A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06103715B2 (ja) * 1990-11-30 1994-12-14 信越半導体株式会社 パターンシフト測定方法
JP3039210B2 (ja) * 1993-08-03 2000-05-08 日本電気株式会社 半導体装置の製造方法
CN107204283B (zh) * 2016-03-18 2020-02-21 万国半导体股份有限公司 一种监控外延层几何形状发生漂移的方法

Also Published As

Publication number Publication date
JPS6329943A (ja) 1988-02-08

Similar Documents

Publication Publication Date Title
JPH0321901B2 (ja)
JPH0329310A (ja) 半導体ウェハ
JPH0528904B2 (ja)
CN101465306A (zh) 测量外延生长中图形畸变的方法
JP2694115B2 (ja) 較正/測定用基準構造体、その形成方法及びこれを用いた測定方法
US6623993B2 (en) Method of determining the time for polishing the surface of an integrated circuit wafer
JPH0724278B2 (ja) パターンシフト測定方法
US5172188A (en) Pattern shift measuring method
JP2660405B2 (ja) マスクアライメント方法
JPS60160124A (ja) 半導体装置の製造方法
JPH0236523A (ja) ウエハアライメントマーク及びその形成方法
JPH02206146A (ja) 半導体装置の膜厚測定方法
JP3024617B2 (ja) 位置歪み及び応力の測定方法とx線マスク
JPS60167426A (ja) 半導体結晶ウエハ−
EP0484665B1 (en) Pattern shift measuring method
JPH07251371A (ja) 薄膜形成用研磨方法及び薄膜形成用研磨装置
JPS61251123A (ja) 半導体装置の製造方法
JPH081885B2 (ja) エピタキシャル成長時のパタ−ンシフトの測定方法
JPS63265422A (ja) エピタキシヤル成長層の測定方法
JPS61251124A (ja) 半導体装置の製造方法
JPS61270819A (ja) 半導体装置の製法
JPS60145652A (ja) 半導体装置の製造方法
JPS6142152A (ja) 半導体ウエハ−の合わせマ−ク
JPS61181123A (ja) 半導体装置のパタ−ン位置合せ方法
JPS6177337A (ja) 絶縁物分離基板の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees