JPH05289902A - メモリ初期診断回路 - Google Patents

Abstract

(57)【要約】 【目的】 マイクロプログラムメモリのメモリ初期診断
を実施した結果、不良メモリが検出された場合、不良メ
モリに書き込まれるべきデータを予備メモリに格納する
ことで動作不能状態になることを防止する。 【構成】 通常マイクロプログラムを格納するマイクロ
プログラムメモリ１１〜１５の他に予備メモリ２１を有
し、立ち上げ時のマイクロプログラム１１〜１５及び予
備メモリ２１のメモリ診断を実施した結果、不良であっ
たメモリの情報を不良メモリ情報記憶回路３４に記憶
し、その不良メモリ情報によってライトデータ選択回路
３６及びリードデータ選択回路３７を、不良メモリデー
タ修復制御回路３８が制御し、不良メモリに書き込むべ
きデータを予備メモリ２１に格納し、動作することで不
良メモリが発生しても中央処理装置１は動作不能となら
ずプログラムの実行が可能である。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電子計算機メモリの初
期診断回路に関し、特にマイクロプログラムを格納する
メモリの信頼性を向上させるためのメモリ初期診断回路
に関する。

【０００２】

【従来の技術】従来、この種のメモリ初期診断回路は、
マイクロプログラムメモリの初期診断をおこなうための
アドレスを生成するアドレス生成回路、初期診断用のデ
ータを生成するデータ生成回路、マイクロプログラムメ
モリに書き込んだ値（読み込み時の期待値）と読み込ん
できた値を比較するデータ比較回路、データ比較回路に
て期待値と読み込んできたデータを比較した結果、不一
致があった場合にマイクロプログラムメモリに不良が発
生したと判断し、不一致の情報を記憶するマイクロプロ
グラムメモリ不良回路を持ち、電子計算機の立ち上げ時
等のハードウェアを診断を実施する場合にマイクロプロ
グラムメモリの初期診断をおこないメモリに書き込んだ
期待値と、メモリから読み込んだ値が一つでも一致して
いなかった場合には、外部に対してメモリ不良を通知す
る様になっていた。

【０００３】

【発明が解決しようとする課題】この従来のメモリ初期
診断回路では、複数個あるマイクロプログラムメモリの
ある一部分に不良が発生した場合、正しいマイクロプロ
グラムを読み出すことができず中央処理装置の正常動作
を保障することができないため、マイクロプログラムメ
モリの初期診断でデータ不一致が発生した場合、メモリ
不良を通知し電子計算機が動作不能状態になってしまう
という問題点があった。

【０００４】

【課題を解決するための手段】本発明のメモリ初期診断
回路は、マイクロプログラムを格納するための複数のマ
イクロプログラムメモリと、該マイクロプログラムメモ
リの全領域を順次アクセスするためのアドレスを生成す
るアドレス生成回路と、メモリ診断用の該マイクロプロ
グラムメモリへ書き込むデータおよび該マイクロプログ
ラムメモリから読み出すべき期待値を生成するデータ生
成回路と、該マイクロプログラムメモリから読み出した
データと期待値が一致するかどうかの判断をおこなうデ
ータ比較回路と、該データ比較回路の判断結果から不良
の該マイクロプログラムメモリを記憶する不良メモリ情
報記憶回路と、メモリ診断時を除き該不良メモリ情報記
憶回路の記憶情報に従って不良の該マイクロプログラム
メモリにかわってデータを格納するために使用される予
備メモリと、データを複数の該マイクロプログラムメモ
リに分割して書き込み不良の該マイクロプログラムメモ
リに書き込むベキデータを該予備メモリに切り替えて書
き込むライトデータ選択回路と、メモリ診断時を除き該
不良メモリ情報記憶回路の記憶情報に従って複数の該マ
イクロプログラムメモリからデータを読み出してマイク
ロプログラムとし不良の該マイクロプログラムメモリの
替わりに該予備メモリのデータを読み出すリードデータ
選択回路とを有している。

【０００５】

【実施例】次に、本発明のメモリ初期診断回路につい
て、図面を参照して説明する。

【０００６】図１は本発明のメモリ初期診断回路の一実
施例のブロック図である。

【０００７】中央処理装置１は本実施例のメモリ初期診
断回路を内部に取り込んだ装置である。中央処理ユニッ
ト２はマイクロプログラムを実行する回路、マイクロプ
ログラムメモリ１１，１２，１３，１４，１５は中央処
理ユニット２が動作するためのマイクロプログラムメモ
リを格納するメモリ、予備メモリ２１はマイクロプログ
ラムメモリ１１，１２，１３，１４，１５に不良が発生
した場合にかわりにマイクロプログラムを格納するメモ
リである。

【０００８】アドレス生成回路３１はマイクロプログラ
ムメモリ１１，１２，１３，１４，１５のメモリ初期診
断をするためのアドレスを生成する回路、データ生成回
路３２はマイクロプログラムメモリ１１，１２，１３，
１４，１５のメモリ初期診断をするためのデータを生成
する回路、データ比較回路３３はデータ生成回路３２が
生成した期待値とマイクロプログラムメモリ１１，１
２，１３，１４，１５から読み出した値を比較する回
路、不良メモリ情報記憶回路３４はデータ比較回路３３
にてデータ生成回路３２の生成した期待値と、マイクロ
プログラムメモリ１１，１２，１３，１４，１５から読
み出した値を比較した結果不一致を検出した場合、不一
致となったデータを読み出したマイクロプログラムメモ
リを不良メモリと判断し、不良メモリと判断されたメモ
リがどれであるかを記憶する回路である。

【０００９】初期メモリ診断制御回路３５はマイクロプ
ログラムメモリの初期診断を行なうための制御回路であ
る。ライトデータ選択回路３６は不良メモリ記憶回路３
４に記憶された不良メモリの個数が予備メモリ２１にて
リカバー可能な場合には不良メモリへ書き込むべきデー
タを予備メモリ２１へ書き込むようデータを選択するた
めの回路、リードデータ選択回路３７は不良メモリ情報
記憶回路３４に記憶された不良メモリの個数が予備メモ
リ２１にてリカバー可能な場合には不良メモリから読み
出すべきデータのかわりに、予備メモリ２１のデータを
置きかえ読み込むよう制御する回路である。

【００１０】不良メモリデータ修復制御回路３８は不良
メモリ情報記憶回路３４に記憶された不良メモリ情報を
もとにライトデータ選択回路３６、リードデータ選択回
路３７を制御する信号を生成する回路、入出力バッファ
４１，４２，４３，４４，４５，４６はマイクロプログ
ラムメモリ１１，１２，１３，１４，１５、不良メモリ
２１のデータの入出力を制御するバッファである。アド
レスバス５１はマイクロプログラムメモリ１１，１２，
１３，１４，１５へのアドレスバス、データライトバス
５２はプログラムメモリ１１，１２，１３，１４，１５
へのライトデータ用のバス、データリードバス５３はプ
ログラムメモリ１１，１２，１３，１４，１５からのリ
ードデータ用のバスである。

【００１１】まず、電子計算機のパワーオンイニシャラ
イズ時、つまり立ち上げの最初の段階でメモリの初期診
断を実施するものとする。メモリ初期診断はいろいらの
方式があるが、基本的にはメモリの全領域に対してデー
タのすべてのヒットの“０”および“１”のライト、リ
ード、コンペアのテストが実施できればよい。本実施例
として、データ書き込み時、ライトデータとして書き込
み時のアドレスと同一のものと、書き込みアドレスの全
ビットを反転させたものを用意しメモリのすべてのビッ
トの診断が実施できるようにする。いま各マイクロプロ
グラムメモリ１１，１２，１３，１４，１５および予備
メモリ２１はアドレス毎に各々４ｂｉｔのデータを格納
できるものと仮定する。

【００１２】図４に例を示すようにデータ生成回路３２
の出力するデータは各アドレスですべてのデータのビッ
トに対し“０”と“１”が書き込まれればよい。ここで
始めの書き込みでは、データ生成回路３２はアドレス生
成回路３１の出力するアドレスを基に、アドレスを右づ
めにしデータの左側不足した部分には“０”を出力する
回路とする。アドレス生成回路３１は“００００…０
０”のアドレスから“１１１１…１１”のアドレスまで
＋１ずつ加算していき、マイクロプログラムメモリ１
１，１２，１３，１４，１５、予備メモリ２１の全域を
アクセスできる様アドレスを生成する。

【００１３】データ生成回路３２の出力は診断時にはま
ず左端より４ビット毎にｎ個に分割し、左側より１番目
の４ビットデータをマイクロプログラムメモリ１１へ、
２番目の４ビットデータをマイクロプログラムメモリ１
２へ、３番目の４ビットデータをマイクロプログラムメ
モリ１３へｎ−２番目の４ビットデータをマイクロプロ
グラムメモリ１４へ、ｎ−１番目の４ビットデータをマ
イクロプログラムメモリ１５へ、ｎ番目の４ビットデー
タを予備メモリ２１へ書き込む（図５）。

【００１４】図１のブロック図をもとに説明すると、初
期メモリ診断制御回路３５が初期メモリ診断中であるこ
とを不良メモリデータ修復制御回路３８に伝達し、不良
メモリデータ修復制御回路３８はライトデータ選択回路
３６に対して制御信号を出力する。この制御信号は図２
に示すライトデータ選択回路３６の内部セレクタ構成図
にある様に予備メモリ２１へ書き込むデータを選択する
セレクタ６２が修復デーダ１０２ではなく、予備メモリ
診断データ１０１を選択する様にするための信号であ
る。予備メモリ診断データ１０１は診断時に利用される
だけのデータでありデータ生成回路３２には接続してい
るが、中央処理ユニット２には接続されていない。

【００１５】アドレス生成回路３１の出力が“１１１１
…１１”になったならば、初期メモリ診断制御回路３５
はマイクロプログラムメモリ１１，１２，１３，１４，
１５、予備メモリ２１からデータを読みだすよう制御を
おこなう。アドレス生成回路３１は再び“００００…０
０”のアドレスから“１１１１…１１”まで＋１づつア
ドレスを加算して出力する。マイクロプログラムメモリ
１１，１２，１３，１４，１５及びメモリ２１から読み
出したデータはリードデータ選択回路３７に入力され
る。不良メモリデータ修復回路３８は初期メモリ診断中
は予備メモリ２１から読み出された予備メモリリードデ
ータ１０３がデータリードバス５３に伝達されないよう
データセレクタ７１，７２，７３，７４，７５を制御す
る（図３）。

【００１６】マイクロプログラムメモリ１１，１２，１
３，１４，１５および予備メモリ２１から読みだしたデ
ータはリードデータ選択回路３７を通してデータ比較回
路３３へ入力され、そのデータを読みだすためにアドレ
ス生成回路３１で生成したアドレスより、データ生成回
路３２はリードデータの期待値を生成しデータ比較回路
３３へ入力する。データ比較回路３３ではマイクロプロ
グラムメモリ１１，１２，１３，１４，１５及び予備メ
モリ２１より読み出したデータとデータ生成回路３２で
生成した期待値を比較し、比較の結果一致している場合
にはデータ正常とみなして次のデータリードに移る。

【００１７】もし不一致があった場合には、データを４
ビット単位で分割し、不一致が発生した部分に対応する
マイクロプログラムメモリに不漁が発生したとみなし、
不良メモリの情報を不良メモリ記憶回路３４に書き込
む。

【００１８】図６は不良メモリ情報記憶回路３４に記憶
される不良メモリ情報について説明するための図であ
る。ここでは４ビット単位で左から３番目のところに不
一致が発生したと仮定する。４ビット単位で左から３番
目は図５に示す様にマイクロプログラムメモリ１３に対
応するデータであるので、不良メモリ情報記憶回路３４
の左から３番目のマイクロプログラムメモリ１３の不良
情報を記憶するビットに“１”を書き込む。不良メモリ
情報記憶回路３４はパワーオンイニシャライズ直後はす
べて“０”となっておりメモリ診断の間に不良メモリを
データ比較回路３３が検出した場合に“１”となり一度
“１”となると“０”には戻らず不良メモリの情報を保
持する。

【００１９】マイクロプログラムメモリのリードアクセ
スが“１１１１…１１”まで終了したならば、次に初期
メモリ診断制御回路３５はマイクロプログラムメモリ１
１，１２，１３，１４，１５、予備メモリ２１に対して
ライトアクセスを実施する準備にはいる。アドレス生成
回路３１は再び“００００…００”から“１１１１…１
１”まで＋１づつ加算しアドレスを生成する。データ生
成回路３２はアドレス生成回路３１の出力するアドレス
を基に、アドレスのすべてのビットの“０”，“１”を
反転してから右づめにし、データの左側不足した部分は
“１”を出力するよう制御する。このようにデータ生成
回路３２が診断データを生成することでマイクロプログ
ラムメモリ１１，１２，１３，１４，１５、予備メモリ
２１の全域の全ビットの診断が可能となる。この時にデ
ータ生成回路３２より出力されたデータはデータライト
バス５２及び予備メモリ診断データ１０１を通じライト
データ選択回路３６へ入力される。

【００２０】ライトデータ選択回路３６では不良メモリ
データ修復制御回路３８の制御信号を受けマイクロプロ
グラムメモリ１１，１２，１３，１４，１５に対しては
データライトバス５２のデータを左端より４ビットづつ
分割し出力し、予備メモリ２１に対してはセレクタ６２
により予備メモリ診断データ１０１を選択して予備メモ
リへ出力するよう制御する（図２）。

【００２１】アドレス生成回路３１の出力するアロレス
が“１１１１…１１”まで加算されたならば初期メモリ
診断制御回路３５は再びマイクロプログラムメモリ１
１，１２，１３，１４，１５及び予備メモリ２１に対し
てリードアクセスを実施するよう制御する。アドレス生
成回路３１は“００００…００”より再び＋１づつ加算
しながらマイクロプログラムメモリ１１，１２，１３，
１４，１５及び予備メモリ２１に対してリードアクセス
をおこなう。各マイクロプログラムメモリ１１，１２，
１３，１４，１５及び予備メモリ２１から出力されたリ
ードデータは中央処理装置１の入出力バッファ４１，４
２，４３，４４，４５，４６を通しリードデータ選択回
路３７へ入力される。リードデータ選択回路３７では、
不良メモリデータ修復回路３８から出力される制御信号
により、データリードバス５３上にはマイクロプログラ
ムメモリ１１，１２，１３，１４，１５から読み出した
データを出力するよう、セレクタ７１，７２，７３，７
４，７５が不良メモリデータ修復制御回路３８の出力す
る制御信号によって制御され、予備メモリリードデータ
１０３には、予備メモリ２１から読みだしたデータを出
力する（図３）。データリードバス５３及び予備メモリ
リードデータ１０３のデータはデータ比較回路３３に入
力される。データ生成回路３２はアドレス生成回路３１
の出力するアドレスから、そのアドレスにおけるマイク
ロプログラムメモリ１１，１２，１３，１４，１５及び
予備メモリ２１から読み出すデータ期待値を生成しデー
タ比較回路３３へ入力する。

【００２２】データ比較回路３３にてリードデータ選択
回路３７より入力されるリードデータとデータ生成回路
３２より入力される期待値を比較し、データが期待値と
一致している場合には初期診断制御回路３５は、次のア
ドレスのアクセス開始に移る。データと期待値が一致し
ていない場合は不一致を発生したマイクロプログラムメ
モリの情報を不良メモリ情報記憶回路３４に格納し、初
期メモリ診断制御回路３５は次のアドレスのアクセスに
移る。アドレス生成回路３１の出力するアドレスが“１
１１１…１１”までアクセス終了したならばマイクロプ
ログラムメモリ１１，１２，１３，１４，１５及び予備
メモリ２１の全領域の初期メモリ診断が終了する。

【００２３】ここで初期メモリ診断終了後、不良メモリ
情報記憶回路３４にマイクロプログラムメモリ１３が不
良メモリであるという情報が保持されているとする（図
６）。この場合に中央処理装置１はマイクロプログラム
メモリ１３は正常に動作しないメモリとみなし、マイク
ロプログラムメモリ１３に格納すべきマイクロプログラ
ムの４ビットを予備メモリ２１に格納する（図７）。

【００２４】ある１アドレスのマイクロプログラムを例
にとり説明すると、仮に不良メモリ情報記憶回路３４に
不良メモリ情報が保持されておらず不良メモリがなかっ
た場合、マイクロプログラムメモリ１１には１６進で
“Ａ”，マイクロプログラムメモリ１２には１６進で
“Ｂ”，マイクロプログラムメモリ１３には１６進で
“Ｃ”，マイクロプログラムメモリ１４には１６進で
“Ｄ”，マイクロプログラム１５には１６進で“Ｅ”が
格納されるマイクロプログラムであるとする。マイクロ
プログラムメモリ１３が不良メモリであると不良メモリ
情報記憶回路３４に記憶されている場合に不良メモリデ
ータ修復回路３８がライトデータ選択回路３６及びリー
ドデータ選択回路３７を制御し、予備メモリ２１をマイ
クロプログラムメモリ１３のかわりに使用し１６進で
“Ｃ”のマイクロプログラムの一部を記憶することにな
る。

【００２５】マイクロプログラムメモリ１３が不良メモ
リと判断された場合、ライトデータ選択回路３６の内部
信号の制御は次のようになる。不良メモリデータ修復制
御回路３８は図２に示すセレクタ６１に対して不良のメ
モリ１３に書き込むべきデータをセレクタ出力１０２に
出力するように制御する。セレクタ６２に対してはセレ
クタ出力１０２を予備メモリ２１へ出力するよう制御す
る。またリードデータ選択回路３７の内部信号の制御は
次のようになる。

【００２６】不良メモリデータ修復制御回路３８はセレ
クタ７１に対してはマイクロプログラム１１より読み出
したデータをデータリードバス５３に出力するよう制御
し、セレクタ７２に対してはマイクロプログラム１２よ
り読み出したデータをデータリードバス５３へ、セレク
タ７３に対しては予備メモリ２１より読み出したデータ
をデータリードバス５３へ、セレクタ７４に対してはマ
イクロプログラムメモリ１４より読み出したデータをデ
ータリードバス５３へ、セクタ７５に対してはマイクロ
プログラムメモリ１５より読み出したデータをデータリ
ードバス５３へ出力するよう制御する。

【００２７】不良メモリ情報記憶回路３４が不良メモリ
が無かったと示している場合ライトデータ選択回路３６
は予備メモリ２１へ書き込むデータが存在しないため特
になにもしない。リードデータ選択回路３７では予備メ
モリ２１から読み込んだデータをデータリードバス５３
に出力せず、マイクロプログラムメモリ１１，１２，１
３，１４，１５より読み込んだデータをデータリードバ
ス５３に出力するものとする。

【００２８】不良メモリ情報記憶回路３４の示す不良メ
モリ情報で予備メモリ２１のみが不良メモリであると示
している場合には（図８）予備メモリを使用しないため
不良メモリが一つもない場合と同様に不良メモリデータ
修復制御回路３８はライトデータ選択回路３６及びリー
ドデータ選択回路３７の制御をおこなう。

【００２９】不良メモリ情報記憶回路３４の示す不良メ
モリ情報不良メモリデータ修復回路３８に入力された場
合にもし不良メモリと判断されたマイクロプログラムメ
モリ及び予備メモリの数が総予備メモリ数より多い場合
は、不良メモリデーた修復回路３８はマイクロプログラ
ムメモリにマイクロプログラムを格納することが不可能
と判断し中央処理ユニット２に対してマイクロプログラ
ムメモリエラーを通知する。

【００３０】

【発明の効果】以上説明したように本発明のメモリ初期
診断回路は装置の立ち上げ時にハードウェア的にマイク
ロプログラムを格納するマイクロプログラムメモリのメ
モリ診断を実施し、不良メモリを検出した場合に不良メ
モリ情報を記憶する不良メモリ情報記憶回路と、マイク
ロプログラムメモリに不良メモリがあった場合に不良メ
モリ情報記憶回路の記憶する不良メモリ情報によって、
不良メモリに格納すべきデータを予備メモリに書き込む
様ライトデータの流れを制御するライトデータ選択回路
と、予備メモリより読み出したデータを本来の正しい位
置に戻し、マイクロプログラムとして正しく中央処理ユ
ニットに渡すようリードデータの流れを制御するリード
データ選択回路を有しているので、メモリ初期診断の結
果不良メモリが検出された場合でも不良メモリの数が予
備メモリの数より少ないならば、不良メモリにかわり予
備メモリを使用しマイクロプログラムを格納するので、
少ない数のメモリ不良の場合には動作不能状態にならず
に電子計算機の動作が可能であるという効果がある。

【図面の簡単な説明】

【図１】本発明の一実施例のブロック図である。

【図２】図１中のライトデータ選択回路３６の内部構成
図である。

【図３】図１中のリードデータ選択回路３７の内部構成
図である。

【図４】図１に示す実施例での初期メモリ診断のアドレ
ス／データの生成の説明図である。

【図５】図１に示す実施例でメモリ診断時にライトデー
タがどのメモリに格納されるかの説明図である。

【図６】図１中の不良メモリ情報記憶回路の不良メモリ
情報格納の説明図である。

【図７】図１に示す実施例での不良メモリ発生時の予備
メモリ格納データの説明図である。

【図８】図１に示す実施例での予備メモリ２１が不良の
場合のデータ格納の説明図である。

【符号の説明】

１ 中央処理装置 ２ 中央処理ユニット １１，１２，１３，１４，１５ マイクロプログラム
メモリ ２１ 予備メモリ ３１ アドレス生成回路 ３２ データ生成回路 ３３ データ比較回路 ３４ 不良メモリ情報記憶回路 ３５ 初期メモリ診断制御回路 ３６ ライトデータ選択回路 ３７ リードデータ選択回路 ３８ 不良メモリデータ修復制御回路 ４１，４２，４３，４４，４５，４６ 入出力バッフ
ァ ５１ アドレスバス ５２ データライトバス ５３ データリードバス ６１，６２，７１，７２，７３，７４，７５ セレク
タ １０１ 予備メモリ診断データ １０２ セレクタ出力 １０３ 予備メモリリードデータ

Claims (1)

【特許請求の範囲】
1. 【請求項１】 マイクロプログラムを格納するための複
   数のマイクロプログラムメモリと、該マイクロプログラ
   ムメモリの全領域を順次アクセスするためのアドレスを
   生成するアドレス生成回路と、メモリ診断用の該マイク
   ロプログラムメモリへ書き込むデータおよび該マイクロ
   プログラムメモリから読み出すべき期待値を生成するデ
   ータ生成回路と、該マイクロプログラムメモリから読み
   出したデータと期待値が一致するかどうかの判断をおこ
   なうデータ比較回路と、該データ比較回路の判断結果か
   ら不良の該マイクロプログラムメモリを記憶する不良メ
   モリ情報記憶回路と、メモリ診断時を除き該不良メモリ
   情報記憶回路の記憶情報に従って不良の該マイクロプロ
   グラムメモリにかわってデータを格納するために使用さ
   れる予備メモリと、データを複数の該マイクロプログラ
   ムメモリに分割して書き込み不良の該マイクロプログラ
   ムメモリに書き込むベキデータを該予備メモリに切り替
   えて書き込むライトデータ選択回路と、メモリ診断時を
   除き該不良メモリ情報記憶回路の記憶情報に従って複数
   の該マイクロプログラムメモリからデータを読み出して
   マイクロプログラムとし不良の該マイクロプログラムメ
   モリの替わりに該予備メモリのデータを読み出すリード
   データ選択回路とを含むことを特徴とするメモリ初期診
   断回路。