JPH05291331A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH05291331A
JPH05291331A JP4083891A JP8389192A JPH05291331A JP H05291331 A JPH05291331 A JP H05291331A JP 4083891 A JP4083891 A JP 4083891A JP 8389192 A JP8389192 A JP 8389192A JP H05291331 A JPH05291331 A JP H05291331A
Authority
JP
Japan
Prior art keywords
inner lead
semiconductor device
wire
bonding
dull portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP4083891A
Other languages
English (en)
Inventor
Hiroyuki Motoda
弘幸 元田
Junichi Kasai
純一 河西
Kazuto Tsuji
和人 辻
Yoshiyuki Yoneda
義之 米田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Fujitsu Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd, Fujitsu Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP4083891A priority Critical patent/JPH05291331A/ja
Publication of JPH05291331A publication Critical patent/JPH05291331A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H10W72/07553—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 本発明は被覆ワイヤによりチップとインナリ
ードとのボンディングを行う半導体装置に関し、被覆ワ
イヤとインナリードとの接着強度を増大させることを目
的とする。 【構成】 リードフレーム２１のインナリード２４に、
表面を粗くして、被覆ワイヤ２５の被覆を削除してボン
ディングを行うダル部２４ａを形成する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、被覆ワイヤによりチッ
プとインナリードとのボンディングを行う半導体装置に
関する。
【０００２】近年、半導体装置の多ピン化、チップの小
型化が進むに伴い、チップとリードフレームのインナリ
ードとの距離が長くなると接続に使用されるワイヤが長
くなってくる。従って、多ワイヤとの接触を防止するた
めに、絶縁被覆のワイヤが使用される。そのため、被覆
ワイヤとインナリードとの接着強度を増大させる必要が
ある。
【０００３】
【従来の技術】図４に、従来のワイヤとボンディングを
説明するための図を示す。図４は、リードフレームのス
テージ１１上にチップ１２が搭載され、該チップ１２上
のパッドとめっきが施されたインナリード１３との間で
被覆ワイヤ（金ワイヤ）１４でボンディング（図示せ
ず）する場合を示したものである。
【０００４】ボンディング方法は、被覆されたワイヤボ
ンディングする場合と同様であり、ボンダ（図示せず）
の先端より引出された被覆ワイヤ１４の先端をボール状
に形成してチップ１２のパッドに圧着する（第１のボン
ディング）。そして、被覆ワイヤ１４を引き廻してイン
ナリード１３上で加熱しながら圧着するものである（第
２のボンディング）。なお、超音波によるワイヤボンデ
ィングも行われている。
【０００５】この場合、被覆ワイヤ１４の被覆は特に除
去せずに、そのままの状態で被覆を挟み、削るようにボ
ンディングを行うものである。
【０００６】
【発明が解決しようとする課題】しかし、リードフレー
ムのインナリード１３の表面は平滑面であり、上述のよ
うに被覆ワイヤの被覆を削るようにボンディングを行う
と、接着面で大粒の被覆屑が入り込み接着強度が弱くな
る。これにより、搬送時やモールド時等にワイヤの剥離
が生じ、オープン不良等の原因になるという問題があ
る。
【０００７】そこで、本発明は上記の課題に鑑みなされ
たもので被覆ワイヤとインナリードとの接着強度を増大
させる半導体装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】上記課題は、金属導体の
ステージ上にチップが搭載され、インナリードとの間で
被覆ワイヤによりボンディングされてパッケージングさ
れる半導体装置において、前記金属導体のインナリード
の表面を粗くしてダル部を形成することにより解決され
る。
【０００９】
【作用】上述のように、金属導体のインナリードに表面
を粗くしたダル部を形成している。これにより、被覆ワ
イヤにより第２のボンディングを行う際、該被覆ワイヤ
をインナリードのダル部の粗い表面で削るように被覆除
去される。
【００１０】従って、インナリード表面にくい込ませる
ように接着がされ、接着強度を増大させることが可能と
なり、搬送時やモールド時等のワイヤ剥離を防止するこ
とが可能になる。
【００１１】
【実施例】図１に、本発明の一実施例の構成図を示す。
【００１２】図１（Ａ）はワイヤボンディング部分を示
したもので、図１（Ｂ）はワイヤとインナリード部分を
拡大して示したものである。
【００１３】図１（Ａ），（Ｂ）において、金属導体で
あるリードフレーム２１に形成されたステージ２２上
に、チップ２３が搭載され、チップ２３に形成されてい
るパッド（図示せず）とインナリード２４との間で、被
覆ワイヤ２５によりボンディングが行われる。
【００１４】この場合、図１（Ｂ）に示すように、イン
ナリード２４の表面には粗く加工されたダル部２４ａが
形成される。このダル部２４ａに被覆ワイヤ２５をくい
込ませるように圧着させることで接着強度を増大させる
ものである。
【００１５】そして、これらがパッケージングされるも
のである。
【００１６】ここで、図２に、図１の製造工程図を示
す。
【００１７】まず、鉄・ニッケル系等の合金の平板導体
を、エッチング又はプレスにより、ステージ２２やイン
ナリード２４等を成形したリードフレーム２１を形成す
る（第１の工程）。
【００１８】続いて、インリナード２４の表面を、エッ
チング又は圧延等により粗くしてダル部２４ａを形成す
る（第２の工程）。そこで、ステージ２２上にチップ２
３を搭載し、パッド上に被覆ワイヤ２５の一端をボンデ
ィングする（第３の工程）。被覆ワイヤ２５を引き廻し
てインナリード２４のダル部２４ａ上でくい込ませるよ
うに圧力を加え、被覆を削除しながらボンディングさせ
る（第４の工程）。
【００１９】そして、パッケージングすることにより半
導体装置を製造するものである（第５の工程）。
【００２０】なお、図２における第４の工程では、被覆
ワイヤ２５の被覆を削除しながらボンディングを行う場
合を示したが、ダル部２４ａ上であって、所定の位置で
被覆削除した後に異なる位置で圧着によりボンディング
してもよい。これにより、削除された被覆屑が接着面に
存在することが減少し、より接着強度を増大させること
ができ、搬送時やモールド時のワイヤ剥離を防止するこ
とができる。
【００２１】次に、図３に、図２の他の製造方法の工程
図を示す。図３は、図２における第３の工程までは同様
であり、第４の工程として、他の位置に被覆削除する削
除台を設け、該削除台で被覆を削除した後に（第４A の
工程）インナリード２４のダル部２４ａ上にボンディン
グを行うものである（第４B の工程）。
【００２２】これにより、上述と同様に、削除された被
覆屑が接着面に存在することが減少して、より接着強度
を増大させることができるものである。
【００２３】なお、インナリード２４のダル部２４ａ上
に、銀薄膜又はパラジウム薄膜の薄膜層形成すること
で、より接着強度を増大させることができる。この場
合、ダル部２４ａの表面の粗さが維持できる程度の薄膜
層であり、例えば部分めっきで施すことにより形成され
る。
【００２４】
【発明の効果】以上のように本発明によれば、金属導体
のインナリードの表面を粗くしてダル部を形成すること
により、被覆ワイヤとインナリードとの接着強度を増大
させることができ、歩留りを向上させることができる。
【図面の簡単な説明】
【図１】本発明の一実施例の構成図である。
【図２】図１の製造工程図である。
【図３】図２の他の製造方法の工程図である。
【図４】従来のワイヤボンィングを説明するための図で
ある。
【符号の説明】
２１ リードフレーム ２２ ステージ ２３ チップ ２４ インナリード ２４ａ ダル部 ２５ 被覆ワイヤ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 辻 和人 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 米田 義之 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 金属導体（２１）のステージ（２２）上
    にチップ（２３）が搭載され、インナリード（２４）と
    の間で被覆ワイヤ（２５）によりボンディングされてパ
    ッケージングされる半導体装置において、 前記金属導体（２１）のインナリード（２４）の表面を
    粗くしてダル部（２４ａ）を形成することを特徴とする
    半導体装置。
  2. 【請求項２】 前記ダル部（２４ａ）上に、銀又はパラ
    ジウムの薄膜層を形成することを特徴とする請求項１記
    載の半導体装置。
  3. 【請求項３】 金属導体（２１）のステージ（２２）上
    にチップ（２３）が搭載され、インナリード（２４）と
    の間で被覆ワイヤ（２５）によりボンディングされてパ
    ッケージングされる半導体装置の製造方法において、 平板導体より所定パターンの前記金属導体（２１）を形
    成する工程と、 該金属導体（２１）に形成された前記インナリード（２
    ４）の、表面を粗くしてダル部（２４ａ）を形成する工
    程と、 該金属導体（２１）に形成された前記ステージ（２２）
    上にチップ（２３）を搭載して、前記被覆ワイヤ（２
    ５）の一端をボンディングする工程と、 該インナリード（２４）のダル部（２４ａ）上に該被覆
    ワイヤ（２５）の他端を、被覆を削除してボンディング
    する工程と、 該ボンディング後に、パッケージングする工程と、 を含むことを特徴とする半導体装置の製造方法。
  4. 【請求項４】 前記ダル部（２４ａ）を、前記インナリ
    ード（２４）表面をエッチング又は圧延することにより
    形成することを特徴とする請求項３記載の半導体装置の
    製造方法。
  5. 【請求項５】 前記ダル部（２４ａ）上の所定位置で前
    記被覆ワイヤ（２５）の被覆を削除し、該ダル部（２４
    ａ）上の被覆削除した位置と異なる位置でボンディング
    することを特徴とする請求項３又は４記載の半導体装置
    の製造方法。
  6. 【請求項６】 前記インナリード（２４）と異なる位置
    で前記被覆ワイヤ（２５）の被覆を削除し、該インナリ
    ード（２４）の前記ダル部（２４ａ）上に該被覆削除さ
    れたワイヤ（２５）をボンディングすることを特徴とす
    る請求項３又は４記載の半導体装置の製造方法。
JP4083891A 1992-04-06 1992-04-06 半導体装置及びその製造方法 Withdrawn JPH05291331A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4083891A JPH05291331A (ja) 1992-04-06 1992-04-06 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4083891A JPH05291331A (ja) 1992-04-06 1992-04-06 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH05291331A true JPH05291331A (ja) 1993-11-05

Family

ID=13815271

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4083891A Withdrawn JPH05291331A (ja) 1992-04-06 1992-04-06 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPH05291331A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009038164A (ja) * 2007-08-01 2009-02-19 Sumitomo Metal Electronics Devices Inc 半導体素子収納用セラミックパッケージとその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009038164A (ja) * 2007-08-01 2009-02-19 Sumitomo Metal Electronics Devices Inc 半導体素子収納用セラミックパッケージとその製造方法

Similar Documents

Publication Publication Date Title
TWI484611B (zh) 箔片基底半導體封裝
JP2002543604A (ja) カプセル化電子部品の製造方法
JPH08330346A (ja) 半導体装置の製造方法
JP2000195984A (ja) 半導体装置用キャリア基板及びその製造方法及び半導体装置及びその製造方法
JP2010080889A (ja) リードフレーム及びその製造方法
JPS59139636A (ja) ボンデイング方法
JP4301068B2 (ja) 樹脂封止型半導体装置およびその製造方法
US20020074163A1 (en) Mounting structure of a semiconductor device, and a process for mounting a semiconductor device on a mounting substrate
US4993618A (en) Wire bonding method
JP2606606B2 (ja) 半導体装置の製造方法
JP3129169B2 (ja) 半導体装置及びその製造方法
CN1161570A (zh) 将内引线焊接到半导体集成电路上的无凸缘方法
US6024274A (en) Method for tape automated bonding to composite bumps
JP2795730B2 (ja) 被覆線の超音波ワイヤボンディング方法及び被覆線の超音波ワイヤボンディング用外部リード
JP2003158142A (ja) 半導体装置の製造方法
JP2006140392A (ja) テープキャリア及びその製造方法、並びに半導体装置及びその製造方法
JP5299411B2 (ja) リードフレームの製造方法
JPH05267385A (ja) ワイヤーボンディング装置
JPH0465847A (ja) 金属突起物の形成方法および治具
JPH05283461A (ja) ワイヤボンディング方法
JPS60226155A (ja) フイルムキヤリアの製造方法
JP2004165567A (ja) プリモールドパッケージ用リードフレーム及びその製造方法並びにプリモールドパッケージ及びその製造方法
JP2788885B2 (ja) 半導体装置用リードフレームおよび半導体装置
JPH0595027A (ja) フレキシブル回路基板の形成方法
JPS61207044A (ja) 溶射基板の回路形成方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990608