JPS60226155A - フイルムキヤリアの製造方法 - Google Patents

フイルムキヤリアの製造方法

Info

Publication number
JPS60226155A
JPS60226155A JP59084366A JP8436684A JPS60226155A JP S60226155 A JPS60226155 A JP S60226155A JP 59084366 A JP59084366 A JP 59084366A JP 8436684 A JP8436684 A JP 8436684A JP S60226155 A JPS60226155 A JP S60226155A
Authority
JP
Japan
Prior art keywords
inner lead
pressing
film carrier
lead
point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59084366A
Other languages
English (en)
Inventor
Yukio Miyai
宮井 幸男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp, Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electronics Corp
Priority to JP59084366A priority Critical patent/JPS60226155A/ja
Publication of JPS60226155A publication Critical patent/JPS60226155A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01Manufacture or treatment
    • H10W70/04Manufacture or treatment of leadframes
    • H10W70/048Mechanical treatments, e.g. punching, cutting, deforming or cold welding
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/701Tape-automated bond [TAB] connectors

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 この発明は、電子回路部品の外部電子回路への結線に使
われるフィルムキャリアの製造方法に関するものである
従来例の構成とその問題点 電子回路部品を外部電子回路に結線する実装技術の一つ
としてフィルムキャリア実装技術がある。
これについて、説明するために、電子回路部品の一例と
して、ICチップでもって行なう。
をラミネートしたものから、フォトリングラフィ法でも
って銅箔を所望の配線形状1に形成し、更にスズメッキ
等がなされ、一方、絶縁シートは写真ロール用フィルム
状シート2に加工して用いられる。このフィルムキャリ
アにICチップをインナリードボンディングするには、
ICチップ上のポンディングパッド部にメッキ法により
バンプを形成し、第2図に示すようにインナリード部1
とバンプ部3とを溶融接着等の方法によってインナリー
ドボンディング結合して、ICチップ4を実装する方法
で行なわれる。この方法だとICチップ4上にバンプ部
3を形成するという多くの工程を必要とし、不良率の増
加の要因ともなる。更に、この方法はバンプ形成前の不
良チップまでバンプが形成されるため、バンプ形成前の
不良率が直接にバンプ形成コストに反映するという問題
点があった。そこで、最近、インナリード側にバンプを
形成するという方法が一部で実用化されているが、この
インナリードにバンプを形成する方法としては、フォト
リングラフィ法でもって、インナリ−ドを形成後、更に
フォトリングラフィ法でもって、エツチングを行ないバ
ンプを形成している。この方法ではフィルムキャリアの
大幅なコストアップをまねき、実際にはあまシ多く利用
されていない。
発明の目的 本発明は、フィルムキャリアのインナリードの先端にバ
ンプを形成するための実用的かつ容易な製造方法を提供
するものである。
発明の構成 本発明は、要約するに、フィルムキャリアのインナリー
ド中間の一部を加圧して薄くすることによシ先端部にバ
ンプを形成する工程をそなえたフィルムキャリアの製造
方法であり、これにより、インナリードの中間の一部抑
圧偏平化する簡単な工程でバンプを作ることができる。
実施例の説明 第3図a、bは、本発明の実施工程前のインナリード1
の先端部の形状の概略を正面図、側面図で示す。このよ
うな形状はたとえば、厚さ36μの銅箔を通常のフォト
エツチングによるサイドエツチングによって側面台形の
上辺的36μ、底辺約70μに形成される。
次に、このインナリード1に対して第4図aに示すよう
に、5,6.7の異なった形状の加圧物でもって、支持
台8に対して加圧を行なう。
まず、5.7の加圧物は、6の加圧時にインナリード1
がそシかえることを防ぐもので、インナリード1には密
着した状態で保持しておき、その後、加圧物6で17μ
はどの厚さが得られるように加圧を行なった。このよう
にすることによって、第4図すの側面図のような形状の
インナリード1を得ることができた。なお、先端部の突
起面積はチップのポンディングパッド部よシ小さく形成
する。インナリードは1は、その後の処理工程によシ、
最終的には銅にニッケルメッキ、その上に金メッキを行
なっておシ、一方、チップのポンディングパッド部はA
l上に金蒸着を行なっておシ、ボンディングは熱圧着で
行ない良好な結果を得た。
発明の効果 本発明によれば、フィルムキャリアのインナリード中間
の一部を加圧して薄くすることによシ、先端部にバンプ
を形成するものであシ、加圧成形技術の導入によシ、簡
単、確実にインナリード部先端に所望の大きさのバンプ
を形成することができる。
【図面の簡単な説明】
第1図は通常のフィルムキャリアの平面図、第2図はイ
ンナリードの実装形態断面図、第3図a。 しは本発明の実施工程前のリード先端部の正面図。 側面図、第4図+a、bは本発明実施工程後のIJ−ド
先端部の正面図、側面図である。 1・・・・・インナリード、2・・・・・・フィルム状
シート、3・・・・・・771部、4・・・・・ICチ
ップ、5,6.7・・・・・・加圧物、8・・・・・・
支持台。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図 ? 第2図 第3図 ((L〕 第4図 (CL) (bノ イ

Claims (1)

    【特許請求の範囲】
  1. フィルムキャリアのインナリード中間の一部を加圧して
    薄くすることによシ先端部にバンプを形成する工程をそ
    なえたフィルムキャリアの製造方法。
JP59084366A 1984-04-25 1984-04-25 フイルムキヤリアの製造方法 Pending JPS60226155A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59084366A JPS60226155A (ja) 1984-04-25 1984-04-25 フイルムキヤリアの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59084366A JPS60226155A (ja) 1984-04-25 1984-04-25 フイルムキヤリアの製造方法

Publications (1)

Publication Number Publication Date
JPS60226155A true JPS60226155A (ja) 1985-11-11

Family

ID=13828526

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59084366A Pending JPS60226155A (ja) 1984-04-25 1984-04-25 フイルムキヤリアの製造方法

Country Status (1)

Country Link
JP (1) JPS60226155A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63182832A (ja) * 1987-01-24 1988-07-28 Fuji Micro Kogyo Kk テ−プキヤリア方式におけるバンプ形成方法
JPH05308092A (ja) * 1992-04-13 1993-11-19 Kyushu Hitachi Maxell Ltd 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63182832A (ja) * 1987-01-24 1988-07-28 Fuji Micro Kogyo Kk テ−プキヤリア方式におけるバンプ形成方法
JPH05308092A (ja) * 1992-04-13 1993-11-19 Kyushu Hitachi Maxell Ltd 半導体装置

Similar Documents

Publication Publication Date Title
US4616412A (en) Method for bonding electrical leads to electronic devices
US6158645A (en) Method of bonding radiation plate
JP2004119727A (ja) 回路装置の製造方法
JPS6353959A (ja) 半導体装置用リ−ドフレ−ム及びその製造方法
US5306664A (en) Semiconductor device, method of forming bump electrode of a semiconductor device, method of packaging a semiconductor device, chip carrier tape, display device and electronic printing device incorporating the semiconductor device
JPS59139636A (ja) ボンデイング方法
JP2708322B2 (ja) 配線基板の接続パッドの製造方法
JP2004119730A (ja) 回路装置の製造方法
JPS60226155A (ja) フイルムキヤリアの製造方法
JPS62283644A (ja) 半導体装置の製造方法
JP2000228457A (ja) 半導体装置、その製造方法及びテープキャリア
JP2748759B2 (ja) フィルムキャリアテープの製造方法
JP3246265B2 (ja) ボンディングワイヤを用いた電子部品並びにその製造方法及びワイヤ成形方法
JPS6344998Y2 (ja)
JP3445687B2 (ja) 半導体チップの実装方法
JPS5824014B2 (ja) 実装体の製造方法
JPH01233741A (ja) 半導体装置の製造方法
JPH04154137A (ja) フィルムキャリヤーテープの製造方法
KR200179421Y1 (ko) 적층형 반도체 패캐이지
JPH01215047A (ja) 半導体チップのバンプ形成方法
JPH0595027A (ja) フレキシブル回路基板の形成方法
JPH07147372A (ja) リードフレーム及びその製造方法
JPH07114206B2 (ja) 金属突起物の形成方法及び金属突起物の形成治具
JPS6234143B2 (ja)
JPH02154435A (ja) 半導体装置