JPH05291426A - 半導体素子パッケージの組立方法 - Google Patents

半導体素子パッケージの組立方法

Info

Publication number
JPH05291426A
JPH05291426A JP3297355A JP29735591A JPH05291426A JP H05291426 A JPH05291426 A JP H05291426A JP 3297355 A JP3297355 A JP 3297355A JP 29735591 A JP29735591 A JP 29735591A JP H05291426 A JPH05291426 A JP H05291426A
Authority
JP
Japan
Prior art keywords
package
die
bonding
semiconductor device
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3297355A
Other languages
English (en)
Inventor
Jun S Ko
ス ゴ ジュン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Goldstar Electron Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Goldstar Electron Co Ltd filed Critical Goldstar Electron Co Ltd
Publication of JPH05291426A publication Critical patent/JPH05291426A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/016—Manufacture or treatment using moulds
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/04—Manufacture or treatment of leadframes
    • H10W70/048—Mechanical treatments, e.g. punching, cutting, deforming or cold welding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/10—Containers or parts thereof
    • H10W76/12—Containers or parts thereof characterised by their shape
    • H10W76/15—Containers comprising an insulating or insulated base
    • H10W76/157—Containers comprising an insulating or insulated base having interconnections parallel to the insulating or insulated base
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W95/00—Packaging processes not covered by the other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5524—Materials of bond wires comprising metals or metalloids, e.g. silver comprising aluminium [Al]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Moulds, Cores, Or Mandrels (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

(57)【要約】 【構成】リードフレーム（２１）の各インナリード（２
４ｂ）の間隔および高さを保持するように、インナリー
ド（２４ｂ）のボンディングワイヤを接続すべき先端部
分を除く部分に１次モールディングにより保持部ＥＭＣ
を形成し、次に、２次モールディングによりパッケージ
（２９）を形成し、次に、リードフレーム（２１）をパ
ッケージ（２９）と一体化して固定し、次に、リードフ
レーム（２１）のパドル（２２）上にダイをボンディン
グし、各インナーリード（２４ｂ）の先端部分とダイの
各ボンディングパッドとをワイヤボンディングし、次
に、パッケージ上方の開放部を覆う構成。 【効果】組立工程が簡単で、歩留りが高く、かつ、安価
な半導体素子パッケージを提供できる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体素子のパッケー
ジの組立方法に関する。
【０００２】
【従来の技術】従来、半導体素子のパッケージの形態と
しては、セラミックパッケージと合成樹脂パッケージと
がある。
【０００３】図８〜図１４は、従来の合成樹脂パッケー
ジの組立工程図である。
【０００４】図８は、ウェハと、ウェハを分割して得た
ダイを示す斜視図である。
【０００５】まず、図８に示すように、拡散工程等の各
種の半導体装置の製造工程がなされ、電極が形成されて
完成されたウエーハ１を別々のチップ２に分割するため
のダイシングを実施する。ここで、ダイシングにより分
割されたチップ２を一般にダイという。ダイシング方法
としては、酢酸、弗酸等を使用した化学的方法とダイア
モンドカッタを使用したスクライビング方法とがある。
【０００６】図９は、リードフレームの平面図である。
【０００７】次に、図９に示すように、あらかじめ用意
されたリードフレーム３のパドル４上に、ダイ２を取り
付けるダイボンディングを実施する。ここで、ダイ２は
ペレット、パドルはステムともいわれ、またダイボンデ
ィングはペレットボンディング、またはペレットマウン
トともいわれる。
【０００８】符号５はロッキングホール、６はダンバ
（damber）、７はサイドレール、８はサポートバー、９
はリードである。リードはインナリード９ａとアウタリ
ード９ｂとからなる。
【０００９】なお、ダイボンディングの他の方法として
は共融合金法がある。以下、これについて説明する。
【００１０】まず、パドル４上に金−アンチモン合金を
薄くコーティングし、このコーティング膜上にダイ２を
載置した後、パドル４を加熱する。この熱処理により、
金−アンチモン合金がダイ２のシリコン材料と共融溶着
し、ダイ２がパドル４上にボンディングされる。この加
熱温度は、合金の種類によって違うが、約３００度〜４
００度の高温であるので、通常窒素のような不活性ガス
を吹き入れてダイ２やパドル４の酸化を防止する。
【００１１】共融合金法の他に、エポキシ系の導電性接
着剤による方法、一般的なＰｂ−Ｓｎ（鉛−すず）半田
を使用した半田付けの方法、半田用ガラスを５００度〜
６００度の温度で基板上に溶かして、その上にセラミッ
クダイパックを圧着するガラス法等がある。
【００１２】次に、図１０に示すように、ダイ（または
チップ）２の各ボンディングパッド１０とリードフレー
ム３のインナリード９ａとを、ワイヤ１１を介して接続
させるワイヤボンディング工程を実施する。
【００１３】一般的に使用されるワイヤ１１の材料は、
Ａｌ（アルミニウム）またはＡｕ（金）であり、ワイヤ
ボンディング方法としては、もっとも実用的な方法であ
る熱圧着法と超音波法の他に、半田付け、レーザ法、電
子ビーム法等がある。上述の工程は、パッケージの内部
の製造工程について説明したが、以後はパッケージの外
部の製造工程について説明する。
【００１４】まず、図１１に示すように、金型１２内
に、ダイボンディングおよびワイヤボンディングされた
リードフレーム３を位置させた後、エポキシ系樹脂を投
入してダイモールディングする。
【００１５】次に、図１２に示すように、リードフレー
ム３の複数本並んでいるリード９間の間隔を一定に保
持、固定していたダンバ（図８の符号６）を切断するた
めのトリム工程を行ない、図１３に示すように、アウタ
リード９ｂを所定の形状に形成するためのフォーミング
工程を実施する。このフォーミング工程により、アウタ
リード９ｂをガルウィング（gull-wing）状またはＪ状
に形成することができる。
【００１６】図１４は、完成した合成樹脂パッケージの
外観を示す斜視図である。
【００１７】次に、従来のセラミックパッケージの組立
工程について図１５〜図２０を参照して説明する。
【００１８】セラミックパッケージの構造は大別してサ
ーディップ（ＣＥＲＤＩＰ）型と多層（マルチレイヤ
ー）型とがある。以下、多層型セラミックパッケージの
組立工程について説明する。
【００１９】まず、Ａｌ2Ｏ3化合物に必要な添加剤を混
合して得た粉末を用いて複数のシートを作る。次に、各
シートを各層のパタンに形成し、図１５に示すように、
これらの各シート１４、１５、１６を順に積層した後、
セラミックパッケージ１３を所望の形状に形成した後、
焼結する。
【００２０】ここでは、図１５に示すように、下部層１
４、中間層１５、上部層１６で構成されたセラミックパ
ッケージの形状を示す。もちろん、必要によりそれ以上
の層で形成してもよい。
【００２１】なお、各シート形成時、ダイのボンディン
グパッドとワイヤボンディングするための金属パッドを
含む導電パタン（図示せず）もそれぞれ形成し、その後
積層する。この後の工程は、上述の合成樹脂パッケージ
の組立工程と同一である。すなわち、図１６に示すよう
に、ダイ（またはチップ）１７を基底のシート１４上に
取り付けるダイボンディングを行なう。次に、図１７に
示すように、ダイ１７とリードフレームのリード（金属
パッド）とを接続させるためのワイヤ１８をワイヤボン
ディングする。その後、図１８に示すように、セラミッ
クパッケージ１３の開放された部分をガラス板１９で覆
う。
【００２２】当該パッケージを光素子に使用しない場合
は、ガラス板１９の代わりに金属板を設けることもあ
る。しかし、セラミックパッケージは主に、受光して動
作するＣＣＤ（チャージ カプルド デバイス(Charge Co
upled Device)）の製造に使用される。
【００２３】次に、図１９に示すように、パッケージの
側面の両側のあらかじめ決められた箇所にリード２０を
取り付ける。図１９は、完成された階段形状を有するパ
ッケージの構造を示す断面図で、図２０は、外観斜視図
である。
【００２４】
【発明が解決しようとする課題】しかし、上記の従来技
術においては、以下のような問題がある。
【００２５】すなわち、合成樹脂パッケージでは、合成
樹脂は安い材料なので、製造コストが安いという長所は
あるが、製造工程が複雑であるという問題がある。ま
た、ワイヤボンディング工程に引き続くモールディング
工程時に、ワイヤの破損が発生し、歩留りが悪いという
問題がある。
【００２６】また、セラミックパッケージでは、セラミ
ックパッケージを形成した後、ダイボンディングおよび
ワイヤボンディングを行なうため、高精度の半導体素子
用のパッケージとして有利であるが、製造コストが高く
なるという問題がある。
【００２７】本発明の目的は、上記問題点を解消し、モ
ールディング工程を利用して組立工程の単純化を図ると
ともに、歩留りを向上し、かつ製造コストを低減できる
半導体素子のパッケージの組立方法を提供することにあ
る。
【００２８】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の半導体素子パッケージの組立方法は、リ
ードフレームの各インナリードの間隔および高さを保持
するように、上記インナリードの少なくともボンディン
グワイヤを接続すべき部分を除く部分に絶縁物からなる
保持部を形成する工程と、上記インナリードの上記ボン
ディングワイヤを接続すべき部分が表面に露出し、かつ
上方に開放部が形成されるように、モールディングによ
りパッケージを形成し、上記リードフレームを上記パッ
ケージと一体化して固定する工程と、所定の箇所にダイ
をボンディングし、上記各インナーリードの上記露出し
た部分と上記ダイの各ボンディングパッドとをワイヤボ
ンディングする工程と、上記パッケージ上方の開放部を
覆う工程とを含むことを特徴とする。
【００２９】また、本発明は、モールディングにより、
上記絶縁物からなる保持部を形成することを特徴とす
る。
【００３０】
【作用】モールディング工程を利用して半導体素子パッ
ケージを製造するので、組立工程が単純化である。ま
た、モールディングによりパッケージを形成した後、ダ
イボンディングおよびワイヤボンディングを行なうの
で、ワイヤの破損を防止でき、歩留りを向上することが
できる。それと共に、パッケージの材料として安価な合
成樹脂材料を用いるので、製造コストを低減できる。
【００３１】
【実施例】図１〜図７は、本発明の一実施例を示すデュ
アル イン ライン（Dual-In-Line）半導体素子パッケー
ジの組立工程図である。なお、一般的な技術内容の説明
については、先行技術のところで説明したので省略す
る。
【００３２】まず、図１に示すように、本発明の実施に
適当なリードフレーム２１を用意する。このリードフレ
ーム２１は、図９で示したものと同様のもので、前述の
説明のように、ダイを載置するパドル２２と、アウタリ
ード２４ａを一定の間隔で保持してしっかりと支えるダ
ンバ２３と、パドル２２をリードフレーム２１に固定す
るように支えるサポートバー２５と、ロッキングホール
２６と、インナリード２４ｂからなる。
【００３３】次に、図２、図３（図３は、図２の平面図
である）に示すように、リードフレーム２１のインナリ
ード２４ｂのうち、後程、ワイヤボンディング工程が施
される部分以外の部分を、エポキシ成形化合物ＥＭＣ
（エポキシ モールディング コンパウンド）を用いて１
次モールディングを行ない、保持部ＥＭＣを形成する。
このとき、ワイヤボンディングされるべき、パドル２２
に近接するインナリード２４ｂの所定の長さの部分は残
されている。この保持部ＥＭＣにより、外部からの衝撃
（特に、後の２次モールディングによるパッケージ形成
工程時の衝撃）があっても、各インナリード２４ｂは、
隣接するインナリード２４ｂ相互間で一定の間隔および
高さが保持される。
【００３４】次に、図４に示すように、所望のパッケー
ジの形状に一致するように製造された下部成形型２７ａ
の上に、１次モールディングされたリードフレーム２１
を載置する。次いで、リードフレーム２１上に、上部成
形型２７ｂを被せる。下部成形型２７ａと上部成形型２
７ｂとの間の空洞２８内に、図示しないゲートからエポ
キシ成形化合物を注入して２次モールディングを行な
い、所望の形状のパッケージ２９を形成する。保持部Ｅ
ＭＣによりインナーリード２４ｂが保持されたリードフ
レーム２１は、保持部ＥＭＣと共に、２次モールディン
グによりパッケージ２９と一体化して固定される。
【００３５】このときも、ダイのボンディングパッドと
接続するために、上記１次モールディング時、モールデ
ィングされずに残ったインナリード２４ｂの先端部分
は、２次モールディングされず、パッケージ２９の表面
上に露出されている。この露出されたインナリード２４
ｂは、従来のセラミックパッケージにおけるワイヤボン
ディングのためのパタンと同一の機能を有する。
【００３６】その後、図５に示すように、通常の方法
で、ダイ３０をパドル２２上にダイボンディングした
後、また、通常の方法で、パッケージ２９の表面に露出
されたインナリード２４ｂとダイ３０のボンディングパ
ッド３１とをワイヤ３２によりボンディングする。次
に、開放されたパッケージの上部をガラスや金属からな
るカバー３３で覆う。
【００３７】次に、図６に示すように、ダンバ２３を除
去するトリム工程を実施し、図７に示すように、アウタ
リード２４ａを所望の形状に形成するためのフォーミン
グ工程を実施して半導体素子パッケージの組立を完成す
る。
【００３８】本実施例の半導体素子パッケージの組立方
法においては、次のような効果がある。
【００３９】まず、第１に、パッケージの材料として、
安価なモールディング材料を用いるので、パッケージの
製造コストが安価である。一方、高価なセラミックパッ
ケージと同等の構造を得ることができる。
【００４０】第２に、組立工程が簡単である。
【００４１】第３に、１次モールディングにより各リー
ドの間隔を一定に保持し、２次モールディングによりパ
ッケージを形成した後、ダイボンディングおよびワイヤ
をボンディングを実施するために、ワイヤの破損が防止
でき、製品の不良発生確率が減少し、歩留りを向上する
ことができる。
【００４２】以上本発明を実施例に基づいて具体的に説
明したが、本発明は上記実施例に限定されるものではな
く、その要旨を逸脱しない範囲において種々変更可能で
あることは勿論である。例えば、上記実施例では、図
２、３に示したように、インナリード２４ｂにモールデ
ィングによるＥＭＣを形成して各インナリード２４ｂの
間隔および高さを保持する保持部を形成したが、この保
持部は必ずしもモールディングにより形成する必要はな
く、その他の絶縁物を他の方法で形成してもよい。ま
た、上記実施例では、インナリード部２４ｂのみに保持
部ＥＭＣを形成したが、これに加え、アウタリード部２
４ａ等にも保持部ＥＭＣを同時に（あるいは別々に）形
成してもよい。さらに、保持部ＥＭＣの形状も図３に示
したものに限定されない。
【００４３】
【発明の効果】以上説明したように、本発明の半導体素
子パッケージの組立方法によれば、組立工程が簡単で、
歩留りが高く、かつ、安価な半導体素子パッケージを提
供することができる。
【図面の簡単な説明】
【図１】本発明の一実施例を示す半導体素子パッケージ
の組立工程図である。
【図２】本発明の一実施例を示す半導体素子パッケージ
の組立工程図である。
【図３】本発明の一実施例を示す半導体素子パッケージ
の組立工程図である。
【図４】本発明の一実施例を示す半導体素子パッケージ
の組立工程図である。
【図５】本発明の一実施例を示す半導体素子パッケージ
の組立工程図である。
【図６】本発明の一実施例を示す半導体素子パッケージ
の組立工程図である。
【図７】本発明の一実施例を示す半導体素子パッケージ
の組立工程図である。
【図８】従来の合成樹脂パッケージの組立工程図であ
る。
【図９】従来の合成樹脂パッケージの組立工程図であ
る。
【図１０】従来の合成樹脂パッケージの組立工程図であ
る。
【図１１】従来の合成樹脂パッケージの組立工程図であ
る。
【図１２】従来の合成樹脂パッケージの組立工程図であ
る。
【図１３】従来の合成樹脂パッケージの組立工程図であ
る。
【図１４】従来の合成樹脂パッケージの組立工程図であ
る。
【図１５】従来のセラミックパッケージの組立工程図で
ある。
【図１６】従来のセラミックパッケージの組立工程図で
ある。
【図１７】従来のセラミックパッケージの組立工程図で
ある。
【図１８】従来のセラミックパッケージの組立工程図で
ある。
【図１９】従来のセラミックパッケージの組立工程図で
ある。
【図２０】従来のセラミックパッケージの組立工程図で
ある。
【符号の説明】
２１…リードフレーム、２２…パドル、２３…ダンバ、
２４ａ…アウタリード、２４ｂ…インナリード、２５…
サポートバー、２６…ロッキングホール、２７ａ…下部
成形型、２７ｂ…上部成形型、２８…空洞、２９…パッ
ケージ、３０…ダイ、３１…ボンディングパッド、３２
…ワイヤ、３３…カバー。

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】リードフレームの各インナリードの間隔お
    よび高さを保持するように、上記インナリードの少なく
    ともボンディングワイヤを接続すべき部分を除く部分に
    絶縁物からなる保持部を形成する工程と、上記インナリ
    ードの上記ボンディングワイヤを接続すべき部分が表面
    に露出し、かつ上方に開放部が形成されるように、モー
    ルディングによりパッケージを形成し、上記リードフレ
    ームを上記パッケージと一体化して固定する工程と、所
    定の箇所にダイをボンディングし、上記各インナーリー
    ドの上記露出した部分と上記ダイの各ボンディングパッ
    ドとをワイヤボンディングする工程と、上記パッケージ
    上方の開放部を覆う工程とを含むことを特徴とする半導
    体素子パッケージの組立方法。
  2. 【請求項２】モールディングにより、上記絶縁物からな
    る保持部を形成することを特徴とする請求項１記載の半
    導体素子パッケージの組立方法。
JP3297355A 1990-11-13 1991-11-13 半導体素子パッケージの組立方法 Pending JPH05291426A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1990-18359 1990-11-13
KR1019900018359A KR940002444B1 (ko) 1990-11-13 1990-11-13 반도체 소자의 패키지 어셈블리 방법

Publications (1)

Publication Number Publication Date
JPH05291426A true JPH05291426A (ja) 1993-11-05

Family

ID=19305981

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3297355A Pending JPH05291426A (ja) 1990-11-13 1991-11-13 半導体素子パッケージの組立方法

Country Status (4)

Country Link
US (1) US5200367A (ja)
JP (1) JPH05291426A (ja)
KR (1) KR940002444B1 (ja)
DE (1) DE4135189B4 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150092016A (ko) * 2014-02-04 2015-08-12 세이코 인스트루 가부시키가이샤 광 센서 장치

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940001333A (ko) * 1992-06-16 1994-01-11 문정환 수지봉합형 고체촬상소자 패키지 및 그 제조방법
JP2888040B2 (ja) * 1992-07-10 1999-05-10 日本電気株式会社 半導体装置およびその製造方法
US5337217A (en) * 1993-02-25 1994-08-09 Eastman Kodak Company Integrated circuit package for an image sensor
KR970005706B1 (ko) * 1994-01-24 1997-04-19 금성일렉트론 주식회사 고체촬상소자 및 그 제조방법
NL9400766A (nl) * 1994-05-09 1995-12-01 Euratec Bv Werkwijze voor het inkapselen van een geintegreerde halfgeleiderschakeling.
US5766975A (en) * 1995-01-09 1998-06-16 Integrated Device Technology, Inc. Packaged integrated circuit having thermal enhancement and reduced footprint size
DE19530577B4 (de) * 1995-08-19 2005-03-10 Conti Temic Microelectronic Gehäuse für mikroelektronische Bauelemente und Verfahren zu seiner Herstellung
MY128748A (en) * 1995-12-19 2007-02-28 Texas Instruments Inc Plastic packaging for a surface mounted integrated circuit
WO1999000852A1 (fr) * 1997-06-27 1999-01-07 Iwasaki Electric Co., Ltd. Diode electroluminescente de type reflechissante
TW360935B (en) * 1997-11-14 1999-06-11 Amic Technology Inc Variable package structure and process for producing the same
JP3543189B2 (ja) * 1997-12-10 2004-07-14 日本オプネクスト株式会社 半導体素子パッケージおよび半導体装置
JP2002134762A (ja) * 2000-10-19 2002-05-10 Shinko Electric Ind Co Ltd 光学装置及びその製造方法
US6703700B2 (en) * 2001-10-12 2004-03-09 Cheng-Ho Hsu Semiconductor packaging structure
DE10221857A1 (de) * 2002-05-16 2003-11-27 Osram Opto Semiconductors Gmbh Verfahren zum Befestigen eines Halbleiterchips in einem Kunststoffgehäusekörper, optoelektronisches Halbleiterbauelement und Verfahren zu dessen Herstellung
US6953291B2 (en) * 2003-06-30 2005-10-11 Finisar Corporation Compact package design for vertical cavity surface emitting laser array to optical fiber cable connection
DE10348253B3 (de) * 2003-10-16 2005-02-17 Robert Bosch Gmbh Verfahren zum Einkleben eines Chips in ein Premold-Gehäuse und zugehöringe Vorrichtung
EP1628338A1 (en) * 2004-08-19 2006-02-22 Optimum Care International Tech. Inc. The manufacturing method of a modularized leadframe
US20090160047A1 (en) * 2007-12-21 2009-06-25 Schlumberger Technology Corporation Downhole tool
TWM440524U (en) 2012-02-21 2012-11-01 Domintech Co Ltd Semiconductor package with a base
JP6296687B2 (ja) 2012-04-27 2018-03-20 キヤノン株式会社 電子部品、電子モジュールおよびこれらの製造方法。
JP2013243340A (ja) * 2012-04-27 2013-12-05 Canon Inc 電子部品、実装部材、電子機器およびこれらの製造方法
JP5885690B2 (ja) 2012-04-27 2016-03-15 キヤノン株式会社 電子部品および電子機器
US20140377915A1 (en) * 2013-06-20 2014-12-25 Infineon Technologies Ag Pre-mold for a magnet semiconductor assembly group and method of producing the same
JP2015038920A (ja) * 2013-08-19 2015-02-26 ソニー株式会社 撮像装置および電子機器
CN105300593B (zh) * 2014-07-28 2018-12-28 恩智浦美国有限公司 具有盖的封装的半导体传感器装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55143045A (en) * 1979-04-26 1980-11-08 Mitsubishi Electric Corp Semiconductor device
JPS584957A (ja) * 1982-06-22 1983-01-12 Nec Kyushu Ltd 半導体装置
JPS5996749A (ja) * 1982-11-25 1984-06-04 Matsushita Electric Works Ltd 樹脂封止型電子部品の製造方法
JPS6411352A (en) * 1987-07-06 1989-01-13 Sony Corp Hollow mold package
JPH01228152A (ja) * 1988-03-09 1989-09-12 Hitachi Chem Co Ltd 半導体装置の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5386576A (en) * 1977-01-10 1978-07-31 Nec Corp Package for semiconductor element
DD221601A1 (de) * 1983-09-02 1985-04-24 Funkwerk Erfurt Veb K Verfahren zum herstellen kunststoffverkappter hochpoliger integrierter schaltkreise
JPS60239043A (ja) * 1984-05-14 1985-11-27 Oki Electric Ind Co Ltd 半導体装置用パツケ−ジの製造方法
JPS60257546A (ja) * 1984-06-04 1985-12-19 Mitsubishi Electric Corp 半導体装置及びその製造方法
US4649415A (en) * 1985-01-15 1987-03-10 National Semiconductor Corporation Semiconductor package with tape mounted die
IT1186165B (it) * 1985-12-20 1987-11-18 Sgs Microelettronica Spa Dispositivo a semiconduttore di tipo eprom cancellabile con raggi ultravioletti e suo processo di fabbricazione
FR2598258B1 (fr) * 1986-04-30 1988-10-07 Aix Les Bains Composants Procede d'encapsulation de circuits integres.
JP2674701B2 (ja) * 1986-05-01 1997-11-12 日東電工株式会社 半導体装置
US4812420A (en) * 1986-09-30 1989-03-14 Mitsubishi Denki Kabushiki Kaisha Method of producing a semiconductor device having a light transparent window
US4761518A (en) * 1987-01-20 1988-08-02 Olin Corporation Ceramic-glass-metal packaging for electronic components incorporating unique leadframe designs
US4833102A (en) * 1987-03-17 1989-05-23 National Semiconductor Corporation Process of making a ceramic lid for use in a hermetic seal package
JP2579315B2 (ja) * 1987-06-17 1997-02-05 新光電気工業株式会社 セラミツクパツケ−ジ
US4837184A (en) * 1988-01-04 1989-06-06 Motorola Inc. Process of making an electronic device package with peripheral carrier structure of low-cost plastic
KR970011649B1 (ko) * 1988-03-10 1997-07-12 가부시끼가이샤 히다찌세이사꾸쇼 반도체 장치의 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55143045A (en) * 1979-04-26 1980-11-08 Mitsubishi Electric Corp Semiconductor device
JPS584957A (ja) * 1982-06-22 1983-01-12 Nec Kyushu Ltd 半導体装置
JPS5996749A (ja) * 1982-11-25 1984-06-04 Matsushita Electric Works Ltd 樹脂封止型電子部品の製造方法
JPS6411352A (en) * 1987-07-06 1989-01-13 Sony Corp Hollow mold package
JPH01228152A (ja) * 1988-03-09 1989-09-12 Hitachi Chem Co Ltd 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150092016A (ko) * 2014-02-04 2015-08-12 세이코 인스트루 가부시키가이샤 광 센서 장치
JP2015165551A (ja) * 2014-02-04 2015-09-17 セイコーインスツル株式会社 光センサ装置

Also Published As

Publication number Publication date
KR940002444B1 (ko) 1994-03-24
US5200367A (en) 1993-04-06
DE4135189B4 (de) 2006-03-02
KR920010848A (ko) 1992-06-27
DE4135189A1 (de) 1992-05-14

Similar Documents

Publication Publication Date Title
JPH05291426A (ja) 半導体素子パッケージの組立方法
JP2658673B2 (ja) Ｃｃｄパッケージおよびその組立方法
US6574107B2 (en) Stacked intelligent power module package
CN100452441C (zh) 光传感器封装
US7410834B2 (en) Method of manufacturing a semiconductor device
JP3535879B2 (ja) 半導体パッケージアセンブリ方法
JP2957168B2 (ja) リードフレーム及びこれを用いた半導体パッケージ
JP2972096B2 (ja) 樹脂封止型半導体装置
JP2560205B2 (ja) 電力素子用プラスチックパッケージ構造及びその組立方法
JPH08111491A (ja) 半導体装置
JP3638750B2 (ja) 半導体装置
EP0090566A2 (en) Semiconductor device package
US7226813B2 (en) Semiconductor package
US5102831A (en) Method of manufacturing multi-chip package
KR102371636B1 (ko) 양면 기판 반도체 제조 방법
JP3458057B2 (ja) 樹脂封止型半導体装置
JPH0955407A (ja) テープキャリア構造
US5960261A (en) Method for manufacturing semiconductor package
JPH11265964A (ja) 半導体装置とその製造方法
JP2001185567A (ja) 半導体装置およびその製造方法
JPH05121462A (ja) 半導体装置の製造方法
JP2681145B2 (ja) 樹脂封止半導体装置
KR100271640B1 (ko) 반도체 패키지 및 그 적층구조
JPH1126643A (ja) 半導体装置
JPH08181165A (ja) 半導体集積回路