JPS584957A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS584957A JPS584957A JP57107432A JP10743282A JPS584957A JP S584957 A JPS584957 A JP S584957A JP 57107432 A JP57107432 A JP 57107432A JP 10743282 A JP10743282 A JP 10743282A JP S584957 A JPS584957 A JP S584957A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- semiconductor device
- thickness
- frame
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
- H10W76/10—Containers or parts thereof
- H10W76/12—Containers or parts thereof characterised by their shape
- H10W76/15—Containers comprising an insulating or insulated base
- H10W76/157—Containers comprising an insulating or insulated base having interconnections parallel to the insulating or insulated base
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置に関し、特に半導体素子固着部周縁
の側壁のセラミ、り層を改良したセラミ、り積層型半導
体装置に関する。
の側壁のセラミ、り層を改良したセラミ、り積層型半導
体装置に関する。
従来のセラミック積層型半導体装置は略中央部に半導体
素子fiid看部を有する周縁のセラミック枠層、半尋
体素子固着部のセラミック層、半導体素子に配線され、
外部リードに導出するための金属細線を保諌するセラミ
ック枠層とから成り、各々のセラミ、り胸の厚さは略同
−厚さで形成し、全綱蓋部材を用いて封止し半導体装置
を形成しているO しかしながら、最近の半導体素子はウェハーの拡大に伴
ない素子の厚さは増々厚くなり、素子固着部から内部リ
ードまでの高さと略等Cく、あるいはより高くなってく
る。又、素子の夾装集積度を向上せしめるために半導体
装置厚すなわち外形寸法は規定さ九ている。
素子fiid看部を有する周縁のセラミック枠層、半尋
体素子固着部のセラミック層、半導体素子に配線され、
外部リードに導出するための金属細線を保諌するセラミ
ック枠層とから成り、各々のセラミ、り胸の厚さは略同
−厚さで形成し、全綱蓋部材を用いて封止し半導体装置
を形成しているO しかしながら、最近の半導体素子はウェハーの拡大に伴
ない素子の厚さは増々厚くなり、素子固着部から内部リ
ードまでの高さと略等Cく、あるいはより高くなってく
る。又、素子の夾装集積度を向上せしめるために半導体
装置厚すなわち外形寸法は規定さ九ている。
従って%素子の厚さは素子固着部から内部17−ドまで
の為さと略等しく、あるいは高くなってくるために、金
属細線の配線形状をループ状に作ることがむずかしく、
直線的に結ぶことになり、金属細線が半導体素子の端部
に接触したり、あるいは素子の厚さが非常に厚くなると
金属細線の配線の一部が全綱蓋部材に接触することがあ
った。
の為さと略等しく、あるいは高くなってくるために、金
属細線の配線形状をループ状に作ることがむずかしく、
直線的に結ぶことになり、金属細線が半導体素子の端部
に接触したり、あるいは素子の厚さが非常に厚くなると
金属細線の配線の一部が全綱蓋部材に接触することがあ
った。
第1図は従来のセラミック積層製半導体装置の1例の断
面図である。
面図である。
セラミック積層1は略中央部に一素子固着部2を有する
セラミックml a%内部リードメタライズ3を形成し
たセラミ、り枠場1b、基材となるセランツク層IC,
半導体累子4をろう材5を介して素子固着部2へ固着し
、金属細線6で半導体素子4と内部リードメタライズ3
とを配線し、金属細線6を保線するセラミック枠層1d
とから成る。
セラミックml a%内部リードメタライズ3を形成し
たセラミ、り枠場1b、基材となるセランツク層IC,
半導体累子4をろう材5を介して素子固着部2へ固着し
、金属細線6で半導体素子4と内部リードメタライズ3
とを配線し、金属細線6を保線するセラミック枠層1d
とから成る。
このセラミック横mlには金属蓋部材7を封止するため
の金属枠8及び外部リード9がろう付は材10を介して
ろう付けされている。セラミック積層部を形成する各々
のセラミ、り枠場、セラミック層の厚さは略同−寸法で
形成している。
の金属枠8及び外部リード9がろう付は材10を介して
ろう付けされている。セラミック積層部を形成する各々
のセラミ、り枠場、セラミック層の厚さは略同−寸法で
形成している。
この様な構造のセラミ、り積層型半導体装置は素子固着
部から内部リードまでの高さはセライック層の淳に依シ
決定する。従って、従来の半導体装置の場合、半導体素
子の厚さが非常に厚くなると、素子固着部から内部リー
ドメタライズまての高さより高くなるから、金属細線の
配線時に半導体素子の端部に金属細線の接触あるいは全
綱蓋部材に接触することがしばしばある。しかし、セラ
ミ、り積層部の各セラミック層の厚みを半導体素子の厚
さに合う様に設計すると従来のセラミ、り積層型半導体
装置は各セラミック層を厚くするが。
部から内部リードまでの高さはセライック層の淳に依シ
決定する。従って、従来の半導体装置の場合、半導体素
子の厚さが非常に厚くなると、素子固着部から内部リー
ドメタライズまての高さより高くなるから、金属細線の
配線時に半導体素子の端部に金属細線の接触あるいは全
綱蓋部材に接触することがしばしばある。しかし、セラ
ミ、り積層部の各セラミック層の厚みを半導体素子の厚
さに合う様に設計すると従来のセラミ、り積層型半導体
装置は各セラミック層を厚くするが。
各セラミ、り層を厚くすると半導体装置の外形寸法をは
ずれてしまう。このためウェハーの拡大に伴なう半導体
素子厚の厚いものに安定した配線を得るセラミ、り積層
型半導体装置を得ることが出来なかった。
ずれてしまう。このためウェハーの拡大に伴なう半導体
素子厚の厚いものに安定した配線を得るセラミ、り積層
型半導体装置を得ることが出来なかった。
本発明は、″従来のセラミック積層型半導体装置を改良
し、半導体素子厚さの厚いものを安定に配線せしめる半
導体装置を提供するものである。
し、半導体素子厚さの厚いものを安定に配線せしめる半
導体装置を提供するものである。
本発明の半導体装置は、金属蓋部材にて封止するセラミ
、り積層型半導体装置において、素子固着部周縁の側壁
のセラミック層の厚さを他のセラミ、り層の厚さよシ厚
く形成したことを特徴とするO これkよって側壁セラミ、り層の厚さを半導体素子の厚
さよシ厚くすることも可能になる。
、り積層型半導体装置において、素子固着部周縁の側壁
のセラミック層の厚さを他のセラミ、り層の厚さよシ厚
く形成したことを特徴とするO これkよって側壁セラミ、り層の厚さを半導体素子の厚
さよシ厚くすることも可能になる。
以下、本発明を実施例によシ説明する。
第2図は本発明の1実施例の半導体装置の断面図である
。
。
セラミ、り積層部11は、略中央部に素子固着部12を
有するセラミ、り層11a、内部リードメタライズ13
を形成したセラミック枠層11b。
有するセラミ、り層11a、内部リードメタライズ13
を形成したセラミック枠層11b。
基板となるセラミ、り層11c、半導体素子14をろう
材15を介して素子固着部1″2へ固着し、金属細線1
6で半導体素子14と内部リードメタライズ13とを配
線し、全綱細11M16を保錬するセラミック枠層li
dから成シ、これに金mii部@17を封止する九めの
全綱枠18と外部リード19がろう材20を介してろう
付けされている。
材15を介して素子固着部1″2へ固着し、金属細線1
6で半導体素子14と内部リードメタライズ13とを配
線し、全綱細11M16を保錬するセラミック枠層li
dから成シ、これに金mii部@17を封止する九めの
全綱枠18と外部リード19がろう材20を介してろう
付けされている。
セラミック積1部の各々のセラミ、り層の厚み/Ii素
子固着部から内部リードメタライズまでの高さとなる内
部リードメタライズを形成しているセラミック枠層だけ
厚く形成している。従って、半導体素子厚さが厚くなっ
ても素子固着部から内部リードメタライズまでの高さが
高いので、金属細線の配線時に半導体素子の端部に接触
あるいは全綱am材に接触することは々い。又、セラミ
、り積層部の内部リードメタライズを形成するセラミ、
り枠珈だけ厚く形成しているので、半導体装置の外形寸
法をはずれることFi人い。これにょシ、信頼性の良い
半導体装置を得ることが出来る。
子固着部から内部リードメタライズまでの高さとなる内
部リードメタライズを形成しているセラミック枠層だけ
厚く形成している。従って、半導体素子厚さが厚くなっ
ても素子固着部から内部リードメタライズまでの高さが
高いので、金属細線の配線時に半導体素子の端部に接触
あるいは全綱am材に接触することは々い。又、セラミ
、り積層部の内部リードメタライズを形成するセラミ、
り枠珈だけ厚く形成しているので、半導体装置の外形寸
法をはずれることFi人い。これにょシ、信頼性の良い
半導体装置を得ることが出来る。
以上詳細にi!12BAシたように1本発明によれば電
気的短絡のない優れた半導体装置を得ることができる。
気的短絡のない優れた半導体装置を得ることができる。
第1図は従来のセラミック積層型半導体装置の1例の断
面図、#12図は本発明の1実施例の半導体装置の断面
図でめる。 なお図において、1.11・・・・・・セラミック積層
部、1 a 、 11 II””・・セ5ン、り層、1
b 、 llb・・・・・・セラミ、り枠L1’el
lC・旧・・セラミ。
面図、#12図は本発明の1実施例の半導体装置の断面
図でめる。 なお図において、1.11・・・・・・セラミック積層
部、1 a 、 11 II””・・セ5ン、り層、1
b 、 llb・・・・・・セラミ、り枠L1’el
lC・旧・・セラミ。
Claims (1)
- 全綱自部材にて封止するセラミック積層型半導体装置に
おいて、半尋体素子t&IN部周縁の1Illl徽のセ
ラミ、り階の厚さt他のセラミック層の厚さより厚く形
成したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57107432A JPS584957A (ja) | 1982-06-22 | 1982-06-22 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57107432A JPS584957A (ja) | 1982-06-22 | 1982-06-22 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS584957A true JPS584957A (ja) | 1983-01-12 |
Family
ID=14458987
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57107432A Pending JPS584957A (ja) | 1982-06-22 | 1982-06-22 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS584957A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05291426A (ja) * | 1990-11-13 | 1993-11-05 | Gold Star Electron Co Ltd | 半導体素子パッケージの組立方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4859775A (ja) * | 1971-11-15 | 1973-08-22 |
-
1982
- 1982-06-22 JP JP57107432A patent/JPS584957A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4859775A (ja) * | 1971-11-15 | 1973-08-22 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05291426A (ja) * | 1990-11-13 | 1993-11-05 | Gold Star Electron Co Ltd | 半導体素子パッケージの組立方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW398063B (en) | Lead frame and its manufacturing method thereof | |
| US4784972A (en) | Method of joining beam leads with projections to device electrodes | |
| KR100298162B1 (ko) | 수지봉지형반도체장치 | |
| JPS6355213B2 (ja) | ||
| US3634600A (en) | Ceramic package | |
| TW201436130A (zh) | 具有內建散熱座及增層電路之散熱增益型線路板 | |
| TW200828554A (en) | Stack package having reduced electrical connection length suitable for high speed operations and method of manufacturing the same | |
| TW579586B (en) | Chip package and method of manufacturing the same | |
| JPH03108744A (ja) | 樹脂封止型半導体装置 | |
| JPS5994441A (ja) | 半導体装置の製造方法 | |
| JP2002217354A (ja) | 半導体装置 | |
| JPS5988864A (ja) | 半導体装置の製造方法 | |
| JPS584957A (ja) | 半導体装置 | |
| US10903136B2 (en) | Package structure having a plurality of insulating layers | |
| US3244939A (en) | Encapsulated die bonded hybrid integrated circuit | |
| JP3326553B2 (ja) | 半導体チップの実装構造および半導体装置 | |
| JPH08148647A (ja) | 半導体装置 | |
| CN100539120C (zh) | 半导体器件 | |
| JPS59224152A (ja) | 集積回路装置 | |
| JPH1197580A (ja) | 半導体装置および集積半導体装置 | |
| JPS5914654A (ja) | 半導体装置 | |
| JPS6130286Y2 (ja) | ||
| JPH0661404A (ja) | 半導体装置 | |
| JPH05326814A (ja) | 電子回路素子搭載用リードフレーム | |
| JPS60262434A (ja) | 半導体装置 |