JPH05292242A - Charge transfer device - Google Patents
Charge transfer deviceInfo
- Publication number
- JPH05292242A JPH05292242A JP4084166A JP8416692A JPH05292242A JP H05292242 A JPH05292242 A JP H05292242A JP 4084166 A JP4084166 A JP 4084166A JP 8416692 A JP8416692 A JP 8416692A JP H05292242 A JPH05292242 A JP H05292242A
- Authority
- JP
- Japan
- Prior art keywords
- charge
- charge injection
- potential
- horizontal shift
- charge transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Facsimile Heads (AREA)
Abstract
(57)【要約】
【目的】 信号電荷の転送段階でDC段差を補正するこ
とで、後段に接続される信号処理回路の回路構成の簡略
化を図り、CCDリニアセンサを搭載した電子機器のコ
ストの低廉化及び構造の小型化を促進させる。
【構成】 各画素に対応した受光部4が一方向に配列さ
れて構成された受光部列1の両側に、各受光部4に対し
て共通に形成された読出しゲート2a及び2bを形成
し、これら読出しゲート2a及び2bの受光部列1と反
対側に夫々水平シフトレジスタ3a及び3bが形成され
たCCDリニアセンサAにおいて、各水平シフトレジス
タ3a及び3bの出力部5a及び5bとは反対の端部に
夫々電荷注入部6a及び6bを接続して構成する。そし
て、各電荷注入部6a及び6bに印加する電位Vを夫々
可変抵抗器R1及びR2で制御して、電荷注入部6a及
び6bから水平シフトレジスタ3a及び3bに注入され
る電荷の量を制御する。
(57) [Abstract] [Purpose] By correcting the DC step at the signal charge transfer stage, the circuit configuration of the signal processing circuit connected in the subsequent stage is simplified, and the cost of electronic equipment equipped with a CCD linear sensor is reduced. It promotes cost reduction and structure miniaturization. [Structure] Readout gates 2a and 2b commonly formed for each light receiving unit 4 are formed on both sides of a light receiving unit row 1 configured by arranging light receiving units 4 corresponding to respective pixels in one direction, In the CCD linear sensor A in which the horizontal shift registers 3a and 3b are formed on the opposite sides of the readout gates 2a and 2b from the light receiving section column 1, respectively, the ends of the horizontal shift registers 3a and 3b opposite to the output sections 5a and 5b. The charge injection parts 6a and 6b are connected to the respective parts. Then, the potential V applied to each of the charge injection units 6a and 6b is controlled by the variable resistors R1 and R2, respectively, to control the amount of charges injected from the charge injection units 6a and 6b into the horizontal shift registers 3a and 3b. ..
Description
【0001】[0001]
【産業上の利用分野】本発明は、電荷転送装置、特に複
数の電荷転送部を有するCCD固体撮像素子や信号処理
用CCD遅延線等に用いて好適なものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention is suitable for use in a charge transfer device, particularly a CCD solid-state image pickup device having a plurality of charge transfer sections, a CCD delay line for signal processing, and the like.
【0002】[0002]
【従来の技術】複数のCCDによる電荷転送部を有する
ものとして、CCDリニアセンサ、CCDイメージセン
サ及びCCD遅延線等があげられる。2. Description of the Related Art A CCD linear sensor, a CCD image sensor, a CCD delay line, and the like are examples of devices having a plurality of CCD charge transfer units.
【0003】その中で、例えばCCDリニアセンサは、
直線上に配列された画素を順次読み出すもので、従来、
例えば図6に示すようなデバイスがある。この従来のC
CDリニアセンサは、図示するように、各画素毎に分離
された受光部21と、各受光部21に対して共通に形成
された読出しゲート22a,22b及び水平シフトレジ
スタ23a,23bを有する。Among them, for example, a CCD linear sensor is
Pixels arranged on a straight line are sequentially read out.
For example, there is a device as shown in FIG. This conventional C
As shown in the figure, the CD linear sensor has a light receiving section 21 separated for each pixel, and read gates 22a, 22b and horizontal shift registers 23a, 23b formed commonly for each light receiving section 21.
【0004】そして、電荷蓄積期間において、各受光部
21に光情報に応じた信号電荷eが蓄積され、次の読出
し期間において、各読出しゲート22a及び22bに入
力端子φrを介して読出しパルスPrを印加することに
より、例えば奇数番目の受光部21に蓄積されている信
号電荷eを一方の読出しゲート22aを介して一方の水
平シフトレジスタ23aに転送すると共に、偶数番目の
受光部21に蓄積されている信号電荷eを他方の読出し
ゲート22bを介して他方の水平シフトレジスタ23b
に転送する。Then, in the charge accumulation period, the signal charges e corresponding to the optical information are accumulated in the respective light receiving portions 21, and in the next read period, the read pulse Pr is applied to the respective read gates 22a and 22b via the input terminal φr. By applying the signal charges e, for example, the signal charges e accumulated in the odd-numbered light receiving portions 21 are transferred to the one horizontal shift register 23a through the one read gate 22a and are accumulated in the even-numbered light receiving portions 21. The signal charge e stored therein is transferred to the other horizontal shift register 23b through the other read gate 22b.
Transfer to.
【0005】各水平シフトレジスタ23a及び23bに
転送された信号電荷eは、2つの入力端子φ1及びφ2
に供給される例えば2相の転送パルスP1及びP2によ
る転送駆動によって、水平方向に、即ち信号出力部24
a及び24b側に夫々転送される。そして、各信号出力
部24a及び24bにおいて、信号電荷eを電圧に変換
し、各出力端子φa及びφbより撮像信号S1及びS2
として夫々取り出す。The signal charges e transferred to the horizontal shift registers 23a and 23b are supplied to two input terminals φ1 and φ2.
By the transfer driving by, for example, two-phase transfer pulses P1 and P2 supplied to the
They are transferred to the a and 24b sides, respectively. Then, in each of the signal output sections 24a and 24b, the signal charge e is converted into a voltage, and the image pickup signals S1 and S2 are output from the output terminals φa and φb.
Take out each as.
【0006】[0006]
【発明が解決しようとする課題】ところで、上記CCD
リニアセンサの出力信号波形としては、図7に示すよう
に、入力端子φを介して各出力部24a及び24bに供
給されるリセットパルスPのリセットレベル成分Vrと
信号電荷量に応じた信号成分Vsとが存在する。この出
力信号波形において、T1で示す期間の波形は、水平シ
フトレジスタ23a及び23bの空送りによる出力信号
波形を示し、T2で示す期間の波形は、水平シフトレジ
スタ23a及び23bの信号電荷eの転送による出力信
号波形を示す。By the way, the above-mentioned CCD
As the output signal waveform of the linear sensor, as shown in FIG. 7, the reset level component Vr of the reset pulse P supplied to each output section 24a and 24b via the input terminal φ and the signal component Vs corresponding to the signal charge amount. And exist. In this output signal waveform, the waveform in the period indicated by T1 shows the output signal waveform due to the idle feed of the horizontal shift registers 23a and 23b, and the waveform in the period indicated by T2 transfers the signal charges e in the horizontal shift registers 23a and 23b. 3 shows an output signal waveform by.
【0007】ここで、水平シフトレジスタが1つの場合
は、後段の信号処理回路(図示せず)で扱う信号が1種
類であることから問題はないが、図6に示すように、水
平シフトレジスタが2つある場合は、各出力部5a及び
5bから出力される撮像信号S1及びS2中、特に信号
出力の基準となる黒レベルVbが出力される空送りの部
分において、各撮像信号S1及びS2の振幅A1及びA
2にばらつき(オフセットΔA)が生じる。この現象を
一般にDC段差と称している。このDC段差は、CCD
リニアセンサの製造上のばらつき、例えば水平シフトレ
ジスタの配置や、駆動回路(図示せず)と各水平シフト
レジスタ間を電気的に接続する配線の引き回しの違いな
どに起因する。Here, when there is only one horizontal shift register, there is no problem because there is only one type of signal handled by the signal processing circuit (not shown) in the subsequent stage, but as shown in FIG. When there are two image pickup signals S1 and S2 output from the output units 5a and 5b, particularly in the idle feed portion where the black level Vb that is the reference of signal output is output, the image pickup signals S1 and S2 are output. Amplitudes A1 and A
2 has a variation (offset ΔA). This phenomenon is generally called a DC step. This DC step is CCD
This is caused by manufacturing variations in the linear sensor, for example, the arrangement of horizontal shift registers and the difference in the layout of wirings that electrically connect a drive circuit (not shown) and each horizontal shift register.
【0008】従って、従来においては、後段の信号処理
回路において、上記DC段差を補正するようにしている
が、その信号処理回路の回路構成が複雑になり、CCD
リニアセンサを搭載した電子機器のコストの低廉化及び
構造の小型化を促進させることが困難になるという問題
があった。Therefore, in the prior art, the DC step is corrected in the subsequent signal processing circuit, but the circuit configuration of the signal processing circuit becomes complicated and the CCD
There has been a problem that it is difficult to reduce the cost of an electronic device equipped with the linear sensor and to reduce the size of the structure.
【0009】本発明は、このような課題に鑑み成された
もので、その目的とするところは、信号電荷の転送段階
でDC段差を補正することができ、後段に接続される信
号処理回路の回路構成の簡略化が図れ、CCDリニアセ
ンサを搭載した電子機器のコストの低廉化及び構造の小
型化を促進させることができる電荷転送装置を提供する
ことにある。The present invention has been made in view of the above problems, and an object of the present invention is to correct a DC step in a signal charge transfer stage and to provide a signal processing circuit connected in a subsequent stage. An object of the present invention is to provide a charge transfer device capable of simplifying the circuit configuration and promoting cost reduction and size reduction of an electronic device equipped with a CCD linear sensor.
【0010】[0010]
【課題を解決するための手段】本発明は、複数の電荷転
送部3a及び3bと、各電荷転送部3a及び3bの次段
に接続される出力部5a及び5bを有し、各電荷転送部
3a及び3bから順次転送されてくる信号電荷eを出力
部5a及び5bにて順次電気信号S1及びS2に変換す
る電荷転送装置Aにおいて、各電荷転送部3a及び3b
の前段に、各電荷転送部3a及び3bの基準電位レベル
Vbを揃えるための電荷注入部6a及び6bを接続して
構成する。The present invention has a plurality of charge transfer sections 3a and 3b and output sections 5a and 5b connected to the next stage of each charge transfer section 3a and 3b. In the charge transfer device A that sequentially converts the signal charges e sequentially transferred from 3a and 3b into the electric signals S1 and S2 at the output units 5a and 5b, the charge transfer units 3a and 3b.
In the preceding stage, the charge injection units 6a and 6b for equalizing the reference potential levels Vb of the charge transfer units 3a and 3b are connected.
【0011】上記電荷注入部6a及び6bとしては、所
定のプリチャージ電位Vgが印加されるゲート電極15
と、可変の制御電位Vが供給される電荷注入領域16で
構成するようにしてもよいし、可変の制御電位Vgが印
加される制御電極15と、所定のプリチャージ電位Vが
供給される電荷注入領域16で構成するようにしてもよ
い。As the charge injection portions 6a and 6b, the gate electrode 15 to which a predetermined precharge potential Vg is applied.
And the charge injection region 16 to which the variable control potential V is supplied, or the control electrode 15 to which the variable control potential Vg is applied and the charge to which a predetermined precharge potential V is supplied. It may be configured with the implantation region 16.
【0012】[0012]
【作用】上述の本発明の構成によれば、各電荷転送部3
a及び3bの前段に、各電荷転送部3a及び3bの基準
電位レベルVbを揃えるための電荷注入部6a及び6b
を接続するようにしたので、電荷注入部6a及び6bか
ら必要なだけの電荷eiが注入されて、各電荷転送部3
a及び3bにおける基準電位レベル、例えばCCDリニ
アセンサAにおける空送りの際の黒レベルVbを複数の
電荷転送部3a及び3b間において揃えることができ
る。According to the above-described configuration of the present invention, each charge transfer section 3
Charge injection parts 6a and 6b for aligning the reference potential levels Vb of the charge transfer parts 3a and 3b are provided in front of a and 3b.
Therefore, the necessary charge ei is injected from the charge injection units 6a and 6b, and the charge transfer units 3a and 6b are connected.
It is possible to make the reference potential levels of a and 3b, for example, the black level Vb of the CCD linear sensor A at the time of idling, uniform between the plurality of charge transfer units 3a and 3b.
【0013】一般に、上記黒レベルVbは、製造上のば
らつきによって、複数の電荷転送部3a及び3b間でそ
のレベルが異なるが、本発明の電荷転送装置によれば、
上記複数の電荷転送部3a及び3b間の黒レベルVbの
ばらつき(DC段差)ΔAを信号電荷eの転送段階で簡
便に補正することができ、後段に接続される信号処理回
路にDC段差ΔAの補正を目的とした回路を組必要がな
くなる。その結果、信号処理回路の回路構成の簡略化を
図ることができ、CCDリニアセンサを搭載した電子機
器のコストの低廉化及び構造の小型化を促進させること
ができる。Generally, the black level Vb differs between the plurality of charge transfer portions 3a and 3b due to manufacturing variations, but according to the charge transfer device of the present invention,
The variation (DC step) ΔA of the black level Vb between the plurality of charge transfer units 3a and 3b can be easily corrected in the transfer stage of the signal charge e, and the DC step ΔA of the signal processing circuit connected to the subsequent stage can be corrected. It is not necessary to form a circuit for correction. As a result, the circuit configuration of the signal processing circuit can be simplified, and the cost reduction and the size reduction of the electronic device equipped with the CCD linear sensor can be promoted.
【0014】[0014]
【実施例】以下、図1〜図5を参照しながら本発明の実
施例を説明する。図1は、本実施例に係るCCDリニア
センサAを示す概略構成図である。Embodiments of the present invention will be described below with reference to FIGS. FIG. 1 is a schematic configuration diagram showing a CCD linear sensor A according to this embodiment.
【0015】このCCDリニアセンサAは、図示するよ
うに、1つの受光部列1と2つの読出しゲート2a及び
2bと2つの水平シフトレジスタ3a及び3bを有す
る。The CCD linear sensor A has, as shown in the figure, one light-receiving section array 1, two readout gates 2a and 2b, and two horizontal shift registers 3a and 3b.
【0016】受光部列1は、例えば各画素毎に分離され
た受光部4が一方向(水平方向)に配列されて構成され
ている。各受光部4は、例えばP形のシリコン基板又は
ウェル領域(図示せず)と、その表面に形成されたN形
の不純物拡散領域とのpn接合によるフォトダイードに
て構成されている。The light-receiving section array 1 is composed of, for example, light-receiving sections 4 separated for each pixel arranged in one direction (horizontal direction). Each light receiving portion 4 is formed of a photodiode by a pn junction of, for example, a P type silicon substrate or well region (not shown) and an N type impurity diffusion region formed on the surface thereof.
【0017】読出しゲート2a及び2bは、上記受光部
列1の両側において、各受光部4に対して共通に形成さ
れている。水平シフトレジスタ3a及び3bは、各読出
しゲート2a及び2bの受光部列1と反対側において、
各受光部4に対して共通に形成されている。The read gates 2a and 2b are formed in common on each side of the light receiving section array 1 for each light receiving section 4. The horizontal shift registers 3a and 3b are provided on the opposite side of the readout gates 2a and 2b from the light receiving section column 1.
It is formed in common for each light receiving unit 4.
【0018】そして、電荷蓄積期間において、各受光部
4に光情報に応じた信号電荷eが蓄積され、次の読出し
期間において、各読出しゲート2a及び2bに入力端子
φrを介して読出しパルスPrを印加することにより、
例えば奇数番目の受光部4に蓄積されている信号電荷e
を一方の読出しゲート2aを介して一方の水平シフトレ
ジスタ3aに転送すると共に、偶数番目の受光部4に蓄
積されている信号電荷eを他方の読出しゲート2bを介
して他方の水平シフトレジスタ3bに転送する。Then, during the charge accumulation period, the signal charge e corresponding to the optical information is accumulated in each light receiving portion 4, and in the next read period, the read pulse Pr is applied to each of the read gates 2a and 2b via the input terminal φr. By applying
For example, the signal charge e accumulated in the odd-numbered light receiving portions 4
Is transferred to one horizontal shift register 3a via one read gate 2a, and the signal charge e accumulated in the even-numbered light receiving section 4 is transferred to the other horizontal shift register 3b via the other read gate 2b. Forward.
【0019】各水平シフトレジスタ3a及び3bに転送
された信号電荷eは、2つの入力端子φ1及びφ2に供
給される例えば2相の転送パルスP1及びP2による転
送駆動によって、水平方向に、即ち出力部5a及び5b
側に夫々転送される。そして、各出力部5a及び5bに
おいて、信号電荷eを電圧に変換し、各出力端子φa及
びφbより撮像信号S1及びS2として夫々取り出す。The signal charges e transferred to the horizontal shift registers 3a and 3b are output in the horizontal direction, that is, by the transfer driving by the transfer pulses P1 and P2 of two phases supplied to the two input terminals φ1 and φ2. Parts 5a and 5b
It is transferred to each side. Then, in each of the output sections 5a and 5b, the signal charge e is converted into a voltage, which is taken out from each of the output terminals φa and φb as image pickup signals S1 and S2, respectively.
【0020】しかして、本例においては、各水平シフト
レジスタ3a及び3bの出力部5a及び5bとは反対の
端部に夫々電荷注入部6a及び6bを接続して構成され
ている。各電荷注入部6a及び6bは、対応する水平シ
フトレジスタ3a及び3bに対して電気的に電荷を注入
する機能を有する。これは、読出しゲート2a及び2b
から読み出される光情報に対応した信号電荷eとは独立
に電荷の供給ができ、また、注入する電荷の量を外部か
ら制御することも可能である。In this embodiment, however, the horizontal shift registers 3a and 3b are connected to the charge injection parts 6a and 6b at the ends opposite to the output parts 5a and 5b, respectively. Each of the charge injection units 6a and 6b has a function of electrically injecting charges into the corresponding horizontal shift registers 3a and 3b. This is the read gates 2a and 2b.
It is possible to supply the charges independently of the signal charges e corresponding to the optical information read from, and it is also possible to control the amount of injected charges from the outside.
【0021】図2に、上記電荷注入部(例えば6a)の
一例を示す。この例では、P形のシリコン基板11上に
形成されたNチャネル形のCCDで水平シフトレジスタ
2aが構成されている。また、水平シフトレジスタ2a
上に形成される転送電極は、1層目の例えば多結晶シリ
コン層による第1の転送電極12aと2層目の例えば多
結晶シリコン層による第2の転送電極12bで構成さ
れ、夫々1枚の第1及び第2の転送電極12a及び12
bを1組として、各組に互い違いに2相の転送パルスP
1及びP2が供給される。尚、1組の転送電極(12
a,12b)と1つの受光部4が対応する。また、図に
おいて、13はSiO2 等からなるゲート絶縁膜であ
る。FIG. 2 shows an example of the charge injection part (for example, 6a). In this example, the horizontal shift register 2a is composed of an N-channel CCD formed on a P-type silicon substrate 11. Also, the horizontal shift register 2a
The transfer electrodes formed on the upper side are composed of a first transfer electrode 12a made of, for example, a polycrystalline silicon layer and a second transfer electrode 12b made of a second layer, for example, a polycrystalline silicon layer. First and second transfer electrodes 12a and 12
b as one set, and the transfer pulses P of two phases are alternately arranged in each set.
1 and P2 are provided. In addition, one set of transfer electrodes (12
a, 12b) corresponds to one light receiving unit 4. Further, in the figure, 13 is a gate insulating film made of SiO 2 or the like.
【0022】特に、第2の転送電極12b下には低濃度
のP形不純物拡散領域14が形成されて、図3のポテン
シャル図に示すように、各組に電荷転送方向に沿って下
り階段状のポテンシャルが形成されるようになってい
る。そして、初段の転送電極12a及び12bに関して
みると、供給される転送パルスP2が高レベルのとき、
実線で示すように、そのポテンシャル井戸が深くなり、
低レベルのとき、破線で示すように、ポテンシャル井戸
が浅くなる。In particular, a low-concentration P-type impurity diffusion region 14 is formed under the second transfer electrode 12b, and as shown in the potential diagram of FIG. 3, each set has a stepwise descending shape along the charge transfer direction. The potential of is formed. Regarding the transfer electrodes 12a and 12b in the first stage, when the supplied transfer pulse P2 is at a high level,
As shown by the solid line, the potential well gets deeper,
At low levels, the potential well becomes shallow, as shown by the dashed line.
【0023】そして、電荷注入部6aは、初段の転送電
極12a及び12bの横方向に形成された1層目の例え
ば多結晶シリコン層からなるゲート電極15と、N形の
電荷注入領域16から構成される。ゲート電極15に
は、所定のプリチャージ電位Vgが印加されて、ゲート
電極15下のポテンシャルを、図3に示すように、例え
ば転送電極12a及び12b下におけるポテンシャル振
幅Lのほぼ中間点に固定する。電荷注入領域16は、外
部端子φe1と接続されており、その外部端子φe1か
ら電位Vを供給することにより電荷注入領域16下のポ
テンシャルが決定される。The charge injection portion 6a is composed of a first-layer gate electrode 15 formed of, for example, a polycrystalline silicon layer formed in the lateral direction of the transfer electrodes 12a and 12b in the first stage, and an N-type charge injection region 16. To be done. A predetermined pre-charge potential Vg is applied to the gate electrode 15, and the potential under the gate electrode 15 is fixed to, for example, an approximately midpoint of the potential amplitude L under the transfer electrodes 12a and 12b, as shown in FIG. .. The charge injection region 16 is connected to the external terminal φe1 and the potential under the charge injection region 16 is determined by supplying the potential V from the external terminal φe1.
【0024】次に、図2及び図3に基いて、上記電荷注
入部6aの動作を説明すると、電荷注入領域16には、
電位Vの供給により、たくさんの電荷(この場合は電
子)eiが供給された状態になっている。そして、電荷
注入領域16のポテンシャルが深い場合、電荷注入領域
16に供給される電荷eiの量が減るため、その供給さ
れた電荷eiは、隣接するゲート電極15下のポテンシ
ャルが障壁となって、転送電極12a下への流入は行わ
れない。Next, referring to FIGS. 2 and 3, the operation of the charge injection section 6a will be described.
Due to the supply of the potential V, a large amount of charges (electrons in this case) ei are supplied. When the potential of the charge injection region 16 is deep, the amount of the charge ei supplied to the charge injection region 16 decreases, so that the potential of the supplied charge ei under the adjacent gate electrode 15 serves as a barrier. No inflow below the transfer electrode 12a occurs.
【0025】反対に、電荷注入領域16のポテンシャル
が浅い場合、電荷注入領域16下に供給される電荷ei
の量が増加するため、その供給された電荷eiは、隣接
するゲート電極15下のポテンシャル障壁を越えて転送
電極12a下のポテンシャル井戸に流入することにな
る。On the contrary, when the potential of the charge injection region 16 is shallow, the charge ei supplied below the charge injection region 16 is increased.
Therefore, the supplied electric charge ei flows into the potential well below the transfer electrode 12a beyond the potential barrier below the adjacent gate electrode 15.
【0026】即ち、電荷注入領域16の外部端子φe1
に供給される電位Vにより、電荷流入量の制御が可能で
あり、供給電位Vが一定であるならば、電荷注入領域1
6に供給される電荷eiの量も一定となる。従って、電
荷注入領域16に供給される電位Vを適宜制御すること
によって、電荷注入領域16における電荷eiの転送電
極12a下のポテンシャル井戸への流入量を制御するこ
とができる。That is, the external terminal φe1 of the charge injection region 16
The charge inflow amount can be controlled by the potential V supplied to the charge injection region 1 if the supply potential V is constant.
The amount of electric charge ei supplied to 6 also becomes constant. Therefore, by appropriately controlling the potential V supplied to the charge injection region 16, it is possible to control the amount of the charge ei flowing into the potential well below the transfer electrode 12a in the charge injection region 16.
【0027】外部端子φe1に供給される電位Vの制御
としては、図1に示すように、電荷注入部6aの外部端
子φe1に可変抵抗器R1を接続し、この可変抵抗器R
1を制御することにより、外部端子φe1に供給される
電位Vを制御することができる。他方の電荷注入部6b
においても同様に、電荷注入部6bの外部端子φe2に
可変抵抗器R2を接続し、この可変抵抗器R2を制御す
ることにより、外部端子φe2に供給される電位Vを制
御することができる。To control the potential V supplied to the external terminal .phi.e1, as shown in FIG. 1, a variable resistor R1 is connected to the external terminal .phi.e1 of the charge injection section 6a, and the variable resistor R1 is connected.
By controlling 1, the potential V supplied to the external terminal φe1 can be controlled. The other charge injection part 6b
Similarly, by connecting the variable resistor R2 to the external terminal φe2 of the charge injection unit 6b and controlling the variable resistor R2, the potential V supplied to the external terminal φe2 can be controlled.
【0028】ここで、本例に係るCCDリニアセンサの
出力信号波形について図4を参照しながら説明すると、
各出力部5a及び5bから出力される出力信号波形は、
入力端子φを介して各出力部5a及び5bに供給される
リセットパルスPのリセットレベル成分Vrと信号電荷
量に応じた信号成分Vsとが存在する。入力端子φから
供給されるリセットパルスPは、各出力部5a及び5b
において電圧変換された信号電荷eをリセットするため
のものである。The output signal waveform of the CCD linear sensor according to this embodiment will be described below with reference to FIG.
Output signal waveforms output from the output units 5a and 5b are
There is a reset level component Vr of the reset pulse P and a signal component Vs corresponding to the amount of signal charge, which are supplied to the output units 5a and 5b via the input terminal φ. The reset pulse P supplied from the input terminal φ is supplied to the output parts 5a and 5b.
It is for resetting the signal charge e whose voltage is converted in.
【0029】尚、この出力信号波形において、T1で示
す期間の波形は、水平シフトレジスタ3a及び3bの空
送りによる出力信号波形を示し、T2で示す期間の波形
は、水平シフトレジスタ3a及び3bの信号電荷eの転
送による出力信号波形を示す。In this output signal waveform, the waveform in the period indicated by T1 shows the output signal waveform of the horizontal shift registers 3a and 3b in the idle feed, and the waveform in the period indicated by T2 shows in the horizontal shift registers 3a and 3b. The output signal waveform by transfer of the signal charge e is shown.
【0030】そして、複数の水平シフトレジスタ3a及
び3bを有する場合、通常は、各出力部5a及び5bか
ら出力される撮像信号S1及びS2中、特に信号出力の
基準となる黒レベルVbが出力される空送りの部分にお
いて、各撮像信号S1及びS2の振幅A1及びA2にば
らつき(DC段差)が生じる。このDC段差は、CCD
リニアセンサAの製造上のばらつき、例えば水平シフト
レジスタ3a及び3bの配置や、駆動回路(図示せず)
と各水平シフトレジスタ3a及び3b間を電気的に接続
する配線の引き回しの違いなどに起因する。When a plurality of horizontal shift registers 3a and 3b are provided, normally, the black level Vb which is a reference of signal output is output among the image pickup signals S1 and S2 output from the output units 5a and 5b. In the idle feed portion, the amplitudes A1 and A2 of the image pickup signals S1 and S2 vary (DC step). This DC step is CCD
Manufacturing variations of the linear sensor A, for example, the arrangement of the horizontal shift registers 3a and 3b, a drive circuit (not shown)
And the horizontal shift registers 3a and 3b are electrically connected to each other.
【0031】上記DC段差は、空送り期間T1における
撮像信号S1及びS2の振幅A1及びA2の差分(オフ
セット量ΔA)となって現れる。従って、DC段差を補
正する場合は、上記オフセット量ΔAに相当する振幅分
を補えばよい。The DC step appears as a difference (offset amount ΔA) between the amplitudes A1 and A2 of the image pickup signals S1 and S2 in the idling period T1. Therefore, when the DC step is corrected, the amplitude corresponding to the offset amount ΔA may be supplemented.
【0032】このようなことから、本例では、黒レベル
Vbが高い方の出力部5a又は5bに対応する電荷注入
部6a又は6bを制御して上記オフセット量ΔAに相当
する量の電荷eiを該当する水平シフトレジスタ2a又
は2bに注入する。Therefore, in this example, the charge injecting section 6a or 6b corresponding to the output section 5a or 5b having the higher black level Vb is controlled to generate the charge ei corresponding to the offset amount ΔA. It is injected into the corresponding horizontal shift register 2a or 2b.
【0033】具体的には、まず、電荷注入部6a及び6
bの各電荷注入領域16に供給される電位を互いに同一
で、かつ各水平シフトレジスタ2a及び2bに電荷ei
が注入されない程度の電位Vに設定しておく。Specifically, first, the charge injection parts 6a and 6a.
The electric potentials supplied to the charge injection regions 16 of b are the same, and the electric charges ei are applied to the horizontal shift registers 2a and 2b.
Is set to a potential V that does not inject.
【0034】そして、例えば装置組立後の検査工程にお
いて、空送りを行って、各出力部5a及び5bから出力
される撮像信号S1及びS2の各黒レベルVbを検出す
る。その後、2つの黒レベルVbのうち、レベルの高い
方の出力部5a又は5bに対応する電荷注入部6a又は
6bの電位Vを動かす。例えば図4で示す出力信号波形
が現れた場合、電荷注入部6aに関する電荷注入領域1
6に供給される電位Vを可変抵抗器R1で制御する。Then, for example, in an inspection step after the device is assembled, the black level Vb of the image pickup signals S1 and S2 output from the output sections 5a and 5b is detected by performing idle feeding. After that, the electric potential V of the charge injection unit 6a or 6b corresponding to the higher output unit 5a or 5b of the two black levels Vb is moved. For example, when the output signal waveform shown in FIG. 4 appears, the charge injection region 1 related to the charge injection portion 6a.
The potential V supplied to 6 is controlled by the variable resistor R1.
【0035】電荷注入部6aの電位Vを制御することに
よって、電荷注入部6aから水平シフトレジスタ2aに
電荷eiが注入され、出力部5aから出力される黒レベ
ルVbが低下する。そして、出力部5aの黒レベルVb
が他方の出力部5bの黒レベルVbと同じになるまで、
上記電位Vを可変抵抗器R1にて制御する。By controlling the potential V of the charge injection unit 6a, the charges ei are injected from the charge injection unit 6a into the horizontal shift register 2a, and the black level Vb output from the output unit 5a is lowered. Then, the black level Vb of the output unit 5a
Until it becomes the same as the black level Vb of the other output section 5b,
The potential V is controlled by the variable resistor R1.
【0036】即ち、CCDリニアセンサAの出力調整時
に、各出力部5a及び5bからの空送りの電位(黒レベ
ルVb)が同値になるように可変抵抗器R1及びR2を
調整することにより、DC段差(オフセットΔA)の発
生を抑えることができる。That is, when adjusting the output of the CCD linear sensor A, DC is adjusted by adjusting the variable resistors R1 and R2 so that the idle feed potentials (black level Vb) from the output sections 5a and 5b become the same value. It is possible to suppress the occurrence of a step (offset ΔA).
【0037】この場合、各電荷注入部6a及び6bの外
部端子φe1及びφe2は、各水平シフトレジスタ2a
及び2bに対して独立であることから、可変抵抗器R1
及びR2での電位Vの制御を水平シフトレジスタ2a及
び2bでの電荷転送動作とは独立に行うことができる。
従って、上記黒レベルVbの補正は、どのような状況に
おいても可能である。In this case, the external terminals φe1 and φe2 of the charge injection units 6a and 6b are connected to the horizontal shift registers 2a.
And 2b, the variable resistor R1
The control of the potential V at R2 and R2 can be performed independently of the charge transfer operation at the horizontal shift registers 2a and 2b.
Therefore, the correction of the black level Vb is possible in any situation.
【0038】次に、図5に電荷注入部(例えば6a)の
他の例を示す。図2と対応するものについては同符号を
記す。この例は、電荷注入領域16に供給される電位V
を固定にし、ゲート電極15に供給される電位Vgを可
変にしたものである。この場合、ゲート電極15に供給
される電位Vgを制御して、ゲート電極15下のポテン
シャルの高低を制御することにより、電荷注入領域16
に供給されている電荷eiの水平シフトレジスタ2aへ
の流入量を制御することができる。このゲート電極15
に供給される電位Vgの制御も図1の場合と同様に可変
抵抗器にて行うことができる。Next, FIG. 5 shows another example of the charge injection part (for example, 6a). Components corresponding to those in FIG. 2 are designated by the same reference numerals. In this example, the potential V supplied to the charge injection region 16 is
Is fixed and the potential Vg supplied to the gate electrode 15 is made variable. In this case, the charge injection region 16 is controlled by controlling the potential Vg supplied to the gate electrode 15 to control the level of the potential under the gate electrode 15.
It is possible to control the inflow amount of the electric charge ei supplied to the horizontal shift register 2a. This gate electrode 15
The control of the potential Vg supplied to the variable resistor can be performed by the variable resistor as in the case of FIG.
【0039】上述のように、本例によれば、各水平シフ
トレジスタ2a及び2bの前段に、各出力部5a及び5
bから出力される黒レベルVbを揃えるための電荷注入
部6a及び6bを接続するようにしたので、電荷注入部
6a及び6bから必要なだけの電荷eiが注入されて、
各出力部5a及び5bにおける黒レベルVbを複数の水
平シフトレジスタ2a及び2b間において揃えることが
できる。As described above, according to this example, the output units 5a and 5 are provided in the preceding stages of the horizontal shift registers 2a and 2b.
Since the charge injection parts 6a and 6b for equalizing the black level Vb output from b are connected, the necessary charge ei is injected from the charge injection parts 6a and 6b,
The black level Vb in each output section 5a and 5b can be made uniform among the plurality of horizontal shift registers 2a and 2b.
【0040】一般に、上記黒レベルVbは、製造上のば
らつきによって、複数の水平シフトレジスタ2a及び2
b間でそのレベルが異なるが、本実施例のCCDリニア
センサAによれば、上記複数の水平シフトレジスタ2a
及び2b間の黒レベルVbのばらつき(DC段差ΔA)
を信号電荷eの転送段階で簡便に補正することができ、
後段に接続される信号処理回路にDC段差の補正を目的
とした回路を組必要がなくなる。その結果、信号処理回
路の回路構成の簡略化を図ることができ、CCDリニア
センサAを搭載した電子機器のコストの低廉化及び構造
の小型化を促進させることができる。In general, the black level Vb is a plurality of horizontal shift registers 2a and 2b due to manufacturing variations.
Although the level is different between b, according to the CCD linear sensor A of the present embodiment, the horizontal shift registers 2a are
Of the black level Vb between 2 and 2b (DC step ΔA)
Can be easily corrected at the transfer stage of the signal charge e,
It is not necessary to install a circuit for correcting the DC step in the signal processing circuit connected to the subsequent stage. As a result, the circuit configuration of the signal processing circuit can be simplified, and the cost reduction and the size reduction of the electronic device equipped with the CCD linear sensor A can be promoted.
【0041】上記実施例の構成では、装置組立後の例え
ば検査工程において、DC段差を補正する形式である
が、撮像信号S1及びS2の出力毎に、その空送りにお
ける黒レベルVbのオフセット量ΔAを検出し、その検
出結果を用いて、電荷注入部6a及び6bの電位V(又
はVg)を調整する形式も可能である。In the configuration of the above embodiment, the DC level difference is corrected in, for example, the inspection process after the device is assembled. However, for each output of the image pickup signals S1 and S2, the offset amount ΔA of the black level Vb in the idle feed is obtained. Is also possible, and the potential V (or Vg) of the charge injection parts 6a and 6b is adjusted by using the detection result.
【0042】尚、上記例では、直線上に配列された画素
における信号電荷を順次読み出すCCDリニアセンサA
に適用した例を示したが、その他、画素が水平方向及び
垂直方向にマトリクス状に配列されたCCDイメージセ
ンサで、かつその水平シフトレジスタが複数本あるもの
についても適用させることができ、また、複数本の電荷
転送素子を有するCCD遅延線にも適用させることがで
きる。In the above example, the CCD linear sensor A for sequentially reading out the signal charges in the pixels arranged in a straight line.
However, the present invention can also be applied to a CCD image sensor in which pixels are arranged in a matrix in a horizontal direction and a vertical direction and a plurality of horizontal shift registers are provided. It can also be applied to a CCD delay line having a plurality of charge transfer elements.
【0043】[0043]
【発明の効果】本発明に係る電荷転送装置によれば、信
号電荷の転送段階でDC段差を補正することができ、後
段に接続される信号処理回路の回路構成の簡略化が図
れ、この電荷転送装置を搭載した電子機器のコストの低
廉化及び構造の小型化を促進させることができる。According to the charge transfer device of the present invention, it is possible to correct a DC step at the signal charge transfer stage, and to simplify the circuit configuration of the signal processing circuit connected to the subsequent stage. The cost reduction and the structure miniaturization of the electronic device equipped with the transfer device can be promoted.
【図1】本実施例に係るCCDリニアセンサを示す概略
構成図。FIG. 1 is a schematic configuration diagram showing a CCD linear sensor according to an embodiment.
【図2】本実施例に係る電荷注入部の一例を示す構成
図。FIG. 2 is a configuration diagram showing an example of a charge injection unit according to the present embodiment.
【図3】本実施例に係る電荷注入部のポテンシャル図。FIG. 3 is a potential diagram of a charge injection unit according to the present embodiment.
【図4】本実施例に係るCCDリニアセンサの出力信号
波形を示す波形図。FIG. 4 is a waveform diagram showing an output signal waveform of the CCD linear sensor according to the present embodiment.
【図5】本実施例に係る電荷注入部の他の例を示す構成
図。FIG. 5 is a configuration diagram showing another example of the charge injection unit according to the present embodiment.
【図6】従来例に係るCCDリニアセンサを示す概略構
成図。FIG. 6 is a schematic configuration diagram showing a CCD linear sensor according to a conventional example.
【図7】従来例に係るCCDリニアセンサの出力信号波
形を示す波形図。FIG. 7 is a waveform diagram showing an output signal waveform of a CCD linear sensor according to a conventional example.
1 受光部列 2a,2b 読出しゲート 3a,3b 水平シフトレジスタ 4 受光部 5a,5b 出力部 6a,6b 電荷注入部 R1,R2 可変抵抗器 15 ゲート電極 16 電荷注入領域 1 Photoreceptive Array 2a, 2b Readout Gate 3a, 3b Horizontal Shift Register 4 Photoreceptive Section 5a, 5b Output Section 6a, 6b Charge Injection Section R1, R2 Variable Resistor 15 Gate Electrode 16 Charge Injection Area
Claims (3)
段に接続される出力部を有し、上記各電荷転送部から順
次転送されてくる信号電荷を出力部にて順次電気信号に
変換する電荷転送装置において、 上記各電荷転送部の前段に、上記各電荷転送部の基準電
位レベルを揃えるための電荷注入部が接続されているこ
とを特徴とする電荷転送装置。1. A plurality of charge transfer sections and an output section connected to the next stage of each charge transfer section, wherein signal charges sequentially transferred from each of the charge transfer sections are sequentially output as electric signals at the output section. A charge transfer device for converting into a charge transfer device according to claim 1, wherein a charge injection unit for adjusting the reference potential level of each charge transfer unit is connected to the preceding stage of each charge transfer unit.
電位が印加されるゲート電極と、可変の制御電位が供給
される電荷注入領域から構成されていることを特徴とす
る請求項1記載の電荷転送装置。2. The charge injection part comprises a gate electrode to which a predetermined precharge potential is applied and a charge injection region to which a variable control potential is supplied. Charge transfer device.
加される制御電極と、所定のプリチャージ電位が供給さ
れる電荷注入領域から構成されていることを特徴とする
請求項1記載の電荷転送装置。3. The charge injection part comprises a control electrode to which a variable control potential is applied and a charge injection region to which a predetermined precharge potential is supplied. Charge transfer device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4084166A JPH05292242A (en) | 1992-04-06 | 1992-04-06 | Charge transfer device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4084166A JPH05292242A (en) | 1992-04-06 | 1992-04-06 | Charge transfer device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05292242A true JPH05292242A (en) | 1993-11-05 |
Family
ID=13822913
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4084166A Pending JPH05292242A (en) | 1992-04-06 | 1992-04-06 | Charge transfer device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05292242A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7050098B2 (en) | 2001-03-29 | 2006-05-23 | Canon Kabushiki Kaisha | Signal processing apparatus and method, and image sensing apparatus having a plurality of image sensing regions per image frame |
| US7053941B1 (en) | 1999-08-19 | 2006-05-30 | Canon Kabushiki Kaisha | Image input apparatus |
-
1992
- 1992-04-06 JP JP4084166A patent/JPH05292242A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7053941B1 (en) | 1999-08-19 | 2006-05-30 | Canon Kabushiki Kaisha | Image input apparatus |
| US7542081B2 (en) | 1999-08-19 | 2009-06-02 | Canon Kabushiki Kaisha | Image input apparatus |
| US7050098B2 (en) | 2001-03-29 | 2006-05-23 | Canon Kabushiki Kaisha | Signal processing apparatus and method, and image sensing apparatus having a plurality of image sensing regions per image frame |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7821556B2 (en) | Amplifying solid-state imaging device, and method for driving the same | |
| US7821042B2 (en) | Imaging device including a multiplier electrode | |
| JP3951879B2 (en) | Solid-state imaging device and driving method thereof | |
| EP0444938B1 (en) | Photoelectric converter | |
| US4733302A (en) | Image sensor or an image sensing apparatus | |
| JP3401808B2 (en) | Charge transfer device | |
| JPS6351591B2 (en) | ||
| US6268234B1 (en) | Solid state imaging device | |
| JPH05292242A (en) | Charge transfer device | |
| JP2007097018A (en) | Driving method and driving apparatus for driving semiconductor device having capacitive load, and electronic apparatus | |
| JP3155877B2 (en) | Solid-state imaging device and charge transfer method thereof | |
| CN100468761C (en) | Solid-state imaging device and its driving and manufacturing method, camera and its driving method | |
| JP2625721B2 (en) | Solid-state imaging device | |
| US6677997B1 (en) | Amplifying solid-state imaging device, and method for driving the same | |
| JP3055635B2 (en) | Charge-coupled device | |
| JP3039218B2 (en) | Charge-coupled device | |
| JPH0697408A (en) | Photoelectric conversion device and manufacture thereof | |
| JP2519482B2 (en) | Charge transfer device | |
| JPH0584971B2 (en) | ||
| JP2818193B2 (en) | Driving method of CCD solid-state imaging device | |
| JPH02171088A (en) | Solid-state image pickup element | |
| JPH05211180A (en) | Charge transfer device | |
| JPS63234677A (en) | Drive method of charge coupling element | |
| JPH09321270A (en) | Driving method for charge transfer device | |
| JPH05335547A (en) | Solid-state imaging device |