JPH05292242A - 電荷転送装置 - Google Patents

Abstract

(57)【要約】 【目的】 信号電荷の転送段階でＤＣ段差を補正するこ
とで、後段に接続される信号処理回路の回路構成の簡略
化を図り、ＣＣＤリニアセンサを搭載した電子機器のコ
ストの低廉化及び構造の小型化を促進させる。 【構成】 各画素に対応した受光部４が一方向に配列さ
れて構成された受光部列１の両側に、各受光部４に対し
て共通に形成された読出しゲート２ａ及び２ｂを形成
し、これら読出しゲート２ａ及び２ｂの受光部列１と反
対側に夫々水平シフトレジスタ３ａ及び３ｂが形成され
たＣＣＤリニアセンサＡにおいて、各水平シフトレジス
タ３ａ及び３ｂの出力部５ａ及び５ｂとは反対の端部に
夫々電荷注入部６ａ及び６ｂを接続して構成する。そし
て、各電荷注入部６ａ及び６ｂに印加する電位Ｖを夫々
可変抵抗器Ｒ１及びＲ２で制御して、電荷注入部６ａ及
び６ｂから水平シフトレジスタ３ａ及び３ｂに注入され
る電荷の量を制御する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電荷転送装置、特に複
数の電荷転送部を有するＣＣＤ固体撮像素子や信号処理
用ＣＣＤ遅延線等に用いて好適なものである。

【０００２】

【従来の技術】複数のＣＣＤによる電荷転送部を有する
ものとして、ＣＣＤリニアセンサ、ＣＣＤイメージセン
サ及びＣＣＤ遅延線等があげられる。

【０００３】その中で、例えばＣＣＤリニアセンサは、
直線上に配列された画素を順次読み出すもので、従来、
例えば図６に示すようなデバイスがある。この従来のＣ
ＣＤリニアセンサは、図示するように、各画素毎に分離
された受光部２１と、各受光部２１に対して共通に形成
された読出しゲート２２ａ，２２ｂ及び水平シフトレジ
スタ２３ａ，２３ｂを有する。

【０００４】そして、電荷蓄積期間において、各受光部
２１に光情報に応じた信号電荷ｅが蓄積され、次の読出
し期間において、各読出しゲート２２ａ及び２２ｂに入
力端子φｒを介して読出しパルスＰｒを印加することに
より、例えば奇数番目の受光部２１に蓄積されている信
号電荷ｅを一方の読出しゲート２２ａを介して一方の水
平シフトレジスタ２３ａに転送すると共に、偶数番目の
受光部２１に蓄積されている信号電荷ｅを他方の読出し
ゲート２２ｂを介して他方の水平シフトレジスタ２３ｂ
に転送する。

【０００５】各水平シフトレジスタ２３ａ及び２３ｂに
転送された信号電荷ｅは、２つの入力端子φ１及びφ２
に供給される例えば２相の転送パルスＰ１及びＰ２によ
る転送駆動によって、水平方向に、即ち信号出力部２４
ａ及び２４ｂ側に夫々転送される。そして、各信号出力
部２４ａ及び２４ｂにおいて、信号電荷ｅを電圧に変換
し、各出力端子φａ及びφｂより撮像信号Ｓ１及びＳ２
として夫々取り出す。

【０００６】

【発明が解決しようとする課題】ところで、上記ＣＣＤ
リニアセンサの出力信号波形としては、図７に示すよう
に、入力端子φを介して各出力部２４ａ及び２４ｂに供
給されるリセットパルスＰのリセットレベル成分Ｖｒと
信号電荷量に応じた信号成分Ｖｓとが存在する。この出
力信号波形において、Ｔ１で示す期間の波形は、水平シ
フトレジスタ２３ａ及び２３ｂの空送りによる出力信号
波形を示し、Ｔ２で示す期間の波形は、水平シフトレジ
スタ２３ａ及び２３ｂの信号電荷ｅの転送による出力信
号波形を示す。

【０００７】ここで、水平シフトレジスタが１つの場合
は、後段の信号処理回路（図示せず）で扱う信号が１種
類であることから問題はないが、図６に示すように、水
平シフトレジスタが２つある場合は、各出力部５ａ及び
５ｂから出力される撮像信号Ｓ１及びＳ２中、特に信号
出力の基準となる黒レベルＶｂが出力される空送りの部
分において、各撮像信号Ｓ１及びＳ２の振幅Ａ１及びＡ
２にばらつき（オフセットΔＡ）が生じる。この現象を
一般にＤＣ段差と称している。このＤＣ段差は、ＣＣＤ
リニアセンサの製造上のばらつき、例えば水平シフトレ
ジスタの配置や、駆動回路（図示せず）と各水平シフト
レジスタ間を電気的に接続する配線の引き回しの違いな
どに起因する。

【０００８】従って、従来においては、後段の信号処理
回路において、上記ＤＣ段差を補正するようにしている
が、その信号処理回路の回路構成が複雑になり、ＣＣＤ
リニアセンサを搭載した電子機器のコストの低廉化及び
構造の小型化を促進させることが困難になるという問題
があった。

【０００９】本発明は、このような課題に鑑み成された
もので、その目的とするところは、信号電荷の転送段階
でＤＣ段差を補正することができ、後段に接続される信
号処理回路の回路構成の簡略化が図れ、ＣＣＤリニアセ
ンサを搭載した電子機器のコストの低廉化及び構造の小
型化を促進させることができる電荷転送装置を提供する
ことにある。

【００１０】

【課題を解決するための手段】本発明は、複数の電荷転
送部３ａ及び３ｂと、各電荷転送部３ａ及び３ｂの次段
に接続される出力部５ａ及び５ｂを有し、各電荷転送部
３ａ及び３ｂから順次転送されてくる信号電荷ｅを出力
部５ａ及び５ｂにて順次電気信号Ｓ１及びＳ２に変換す
る電荷転送装置Ａにおいて、各電荷転送部３ａ及び３ｂ
の前段に、各電荷転送部３ａ及び３ｂの基準電位レベル
Ｖｂを揃えるための電荷注入部６ａ及び６ｂを接続して
構成する。

【００１１】上記電荷注入部６ａ及び６ｂとしては、所
定のプリチャージ電位Ｖｇが印加されるゲート電極１５
と、可変の制御電位Ｖが供給される電荷注入領域１６で
構成するようにしてもよいし、可変の制御電位Ｖｇが印
加される制御電極１５と、所定のプリチャージ電位Ｖが
供給される電荷注入領域１６で構成するようにしてもよ
い。

【００１２】

【作用】上述の本発明の構成によれば、各電荷転送部３
ａ及び３ｂの前段に、各電荷転送部３ａ及び３ｂの基準
電位レベルＶｂを揃えるための電荷注入部６ａ及び６ｂ
を接続するようにしたので、電荷注入部６ａ及び６ｂか
ら必要なだけの電荷ｅｉが注入されて、各電荷転送部３
ａ及び３ｂにおける基準電位レベル、例えばＣＣＤリニ
アセンサＡにおける空送りの際の黒レベルＶｂを複数の
電荷転送部３ａ及び３ｂ間において揃えることができ
る。

【００１３】一般に、上記黒レベルＶｂは、製造上のば
らつきによって、複数の電荷転送部３ａ及び３ｂ間でそ
のレベルが異なるが、本発明の電荷転送装置によれば、
上記複数の電荷転送部３ａ及び３ｂ間の黒レベルＶｂの
ばらつき（ＤＣ段差）ΔＡを信号電荷ｅの転送段階で簡
便に補正することができ、後段に接続される信号処理回
路にＤＣ段差ΔＡの補正を目的とした回路を組必要がな
くなる。その結果、信号処理回路の回路構成の簡略化を
図ることができ、ＣＣＤリニアセンサを搭載した電子機
器のコストの低廉化及び構造の小型化を促進させること
ができる。

【００１４】

【実施例】以下、図１〜図５を参照しながら本発明の実
施例を説明する。図１は、本実施例に係るＣＣＤリニア
センサＡを示す概略構成図である。

【００１５】このＣＣＤリニアセンサＡは、図示するよ
うに、１つの受光部列１と２つの読出しゲート２ａ及び
２ｂと２つの水平シフトレジスタ３ａ及び３ｂを有す
る。

【００１６】受光部列１は、例えば各画素毎に分離され
た受光部４が一方向（水平方向）に配列されて構成され
ている。各受光部４は、例えばＰ形のシリコン基板又は
ウェル領域（図示せず）と、その表面に形成されたＮ形
の不純物拡散領域とのｐｎ接合によるフォトダイードに
て構成されている。

【００１７】読出しゲート２ａ及び２ｂは、上記受光部
列１の両側において、各受光部４に対して共通に形成さ
れている。水平シフトレジスタ３ａ及び３ｂは、各読出
しゲート２ａ及び２ｂの受光部列１と反対側において、
各受光部４に対して共通に形成されている。

【００１８】そして、電荷蓄積期間において、各受光部
４に光情報に応じた信号電荷ｅが蓄積され、次の読出し
期間において、各読出しゲート２ａ及び２ｂに入力端子
φｒを介して読出しパルスＰｒを印加することにより、
例えば奇数番目の受光部４に蓄積されている信号電荷ｅ
を一方の読出しゲート２ａを介して一方の水平シフトレ
ジスタ３ａに転送すると共に、偶数番目の受光部４に蓄
積されている信号電荷ｅを他方の読出しゲート２ｂを介
して他方の水平シフトレジスタ３ｂに転送する。

【００１９】各水平シフトレジスタ３ａ及び３ｂに転送
された信号電荷ｅは、２つの入力端子φ１及びφ２に供
給される例えば２相の転送パルスＰ１及びＰ２による転
送駆動によって、水平方向に、即ち出力部５ａ及び５ｂ
側に夫々転送される。そして、各出力部５ａ及び５ｂに
おいて、信号電荷ｅを電圧に変換し、各出力端子φａ及
びφｂより撮像信号Ｓ１及びＳ２として夫々取り出す。

【００２０】しかして、本例においては、各水平シフト
レジスタ３ａ及び３ｂの出力部５ａ及び５ｂとは反対の
端部に夫々電荷注入部６ａ及び６ｂを接続して構成され
ている。各電荷注入部６ａ及び６ｂは、対応する水平シ
フトレジスタ３ａ及び３ｂに対して電気的に電荷を注入
する機能を有する。これは、読出しゲート２ａ及び２ｂ
から読み出される光情報に対応した信号電荷ｅとは独立
に電荷の供給ができ、また、注入する電荷の量を外部か
ら制御することも可能である。

【００２１】図２に、上記電荷注入部（例えば６ａ）の
一例を示す。この例では、Ｐ形のシリコン基板１１上に
形成されたＮチャネル形のＣＣＤで水平シフトレジスタ
２ａが構成されている。また、水平シフトレジスタ２ａ
上に形成される転送電極は、１層目の例えば多結晶シリ
コン層による第１の転送電極１２ａと２層目の例えば多
結晶シリコン層による第２の転送電極１２ｂで構成さ
れ、夫々１枚の第１及び第２の転送電極１２ａ及び１２
ｂを１組として、各組に互い違いに２相の転送パルスＰ
１及びＰ２が供給される。尚、１組の転送電極（１２
ａ，１２ｂ）と１つの受光部４が対応する。また、図に
おいて、１３はＳｉＯ₂ 等からなるゲート絶縁膜であ
る。

【００２２】特に、第２の転送電極１２ｂ下には低濃度
のＰ形不純物拡散領域１４が形成されて、図３のポテン
シャル図に示すように、各組に電荷転送方向に沿って下
り階段状のポテンシャルが形成されるようになってい
る。そして、初段の転送電極１２ａ及び１２ｂに関して
みると、供給される転送パルスＰ２が高レベルのとき、
実線で示すように、そのポテンシャル井戸が深くなり、
低レベルのとき、破線で示すように、ポテンシャル井戸
が浅くなる。

【００２３】そして、電荷注入部６ａは、初段の転送電
極１２ａ及び１２ｂの横方向に形成された１層目の例え
ば多結晶シリコン層からなるゲート電極１５と、Ｎ形の
電荷注入領域１６から構成される。ゲート電極１５に
は、所定のプリチャージ電位Ｖｇが印加されて、ゲート
電極１５下のポテンシャルを、図３に示すように、例え
ば転送電極１２ａ及び１２ｂ下におけるポテンシャル振
幅Ｌのほぼ中間点に固定する。電荷注入領域１６は、外
部端子φｅ１と接続されており、その外部端子φｅ１か
ら電位Ｖを供給することにより電荷注入領域１６下のポ
テンシャルが決定される。

【００２４】次に、図２及び図３に基いて、上記電荷注
入部６ａの動作を説明すると、電荷注入領域１６には、
電位Ｖの供給により、たくさんの電荷（この場合は電
子）ｅｉが供給された状態になっている。そして、電荷
注入領域１６のポテンシャルが深い場合、電荷注入領域
１６に供給される電荷ｅｉの量が減るため、その供給さ
れた電荷ｅｉは、隣接するゲート電極１５下のポテンシ
ャルが障壁となって、転送電極１２ａ下への流入は行わ
れない。

【００２５】反対に、電荷注入領域１６のポテンシャル
が浅い場合、電荷注入領域１６下に供給される電荷ｅｉ
の量が増加するため、その供給された電荷ｅｉは、隣接
するゲート電極１５下のポテンシャル障壁を越えて転送
電極１２ａ下のポテンシャル井戸に流入することにな
る。

【００２６】即ち、電荷注入領域１６の外部端子φｅ１
に供給される電位Ｖにより、電荷流入量の制御が可能で
あり、供給電位Ｖが一定であるならば、電荷注入領域１
６に供給される電荷ｅｉの量も一定となる。従って、電
荷注入領域１６に供給される電位Ｖを適宜制御すること
によって、電荷注入領域１６における電荷ｅｉの転送電
極１２ａ下のポテンシャル井戸への流入量を制御するこ
とができる。

【００２７】外部端子φｅ１に供給される電位Ｖの制御
としては、図１に示すように、電荷注入部６ａの外部端
子φｅ１に可変抵抗器Ｒ１を接続し、この可変抵抗器Ｒ
１を制御することにより、外部端子φｅ１に供給される
電位Ｖを制御することができる。他方の電荷注入部６ｂ
においても同様に、電荷注入部６ｂの外部端子φｅ２に
可変抵抗器Ｒ２を接続し、この可変抵抗器Ｒ２を制御す
ることにより、外部端子φｅ２に供給される電位Ｖを制
御することができる。

【００２８】ここで、本例に係るＣＣＤリニアセンサの
出力信号波形について図４を参照しながら説明すると、
各出力部５ａ及び５ｂから出力される出力信号波形は、
入力端子φを介して各出力部５ａ及び５ｂに供給される
リセットパルスＰのリセットレベル成分Ｖｒと信号電荷
量に応じた信号成分Ｖｓとが存在する。入力端子φから
供給されるリセットパルスＰは、各出力部５ａ及び５ｂ
において電圧変換された信号電荷ｅをリセットするため
のものである。

【００２９】尚、この出力信号波形において、Ｔ１で示
す期間の波形は、水平シフトレジスタ３ａ及び３ｂの空
送りによる出力信号波形を示し、Ｔ２で示す期間の波形
は、水平シフトレジスタ３ａ及び３ｂの信号電荷ｅの転
送による出力信号波形を示す。

【００３０】そして、複数の水平シフトレジスタ３ａ及
び３ｂを有する場合、通常は、各出力部５ａ及び５ｂか
ら出力される撮像信号Ｓ１及びＳ２中、特に信号出力の
基準となる黒レベルＶｂが出力される空送りの部分にお
いて、各撮像信号Ｓ１及びＳ２の振幅Ａ１及びＡ２にば
らつき（ＤＣ段差）が生じる。このＤＣ段差は、ＣＣＤ
リニアセンサＡの製造上のばらつき、例えば水平シフト
レジスタ３ａ及び３ｂの配置や、駆動回路（図示せず）
と各水平シフトレジスタ３ａ及び３ｂ間を電気的に接続
する配線の引き回しの違いなどに起因する。

【００３１】上記ＤＣ段差は、空送り期間Ｔ１における
撮像信号Ｓ１及びＳ２の振幅Ａ１及びＡ２の差分（オフ
セット量ΔＡ）となって現れる。従って、ＤＣ段差を補
正する場合は、上記オフセット量ΔＡに相当する振幅分
を補えばよい。

【００３２】このようなことから、本例では、黒レベル
Ｖｂが高い方の出力部５ａ又は５ｂに対応する電荷注入
部６ａ又は６ｂを制御して上記オフセット量ΔＡに相当
する量の電荷ｅｉを該当する水平シフトレジスタ２ａ又
は２ｂに注入する。

【００３３】具体的には、まず、電荷注入部６ａ及び６
ｂの各電荷注入領域１６に供給される電位を互いに同一
で、かつ各水平シフトレジスタ２ａ及び２ｂに電荷ｅｉ
が注入されない程度の電位Ｖに設定しておく。

【００３４】そして、例えば装置組立後の検査工程にお
いて、空送りを行って、各出力部５ａ及び５ｂから出力
される撮像信号Ｓ１及びＳ２の各黒レベルＶｂを検出す
る。その後、２つの黒レベルＶｂのうち、レベルの高い
方の出力部５ａ又は５ｂに対応する電荷注入部６ａ又は
６ｂの電位Ｖを動かす。例えば図４で示す出力信号波形
が現れた場合、電荷注入部６ａに関する電荷注入領域１
６に供給される電位Ｖを可変抵抗器Ｒ１で制御する。

【００３５】電荷注入部６ａの電位Ｖを制御することに
よって、電荷注入部６ａから水平シフトレジスタ２ａに
電荷ｅｉが注入され、出力部５ａから出力される黒レベ
ルＶｂが低下する。そして、出力部５ａの黒レベルＶｂ
が他方の出力部５ｂの黒レベルＶｂと同じになるまで、
上記電位Ｖを可変抵抗器Ｒ１にて制御する。

【００３６】即ち、ＣＣＤリニアセンサＡの出力調整時
に、各出力部５ａ及び５ｂからの空送りの電位（黒レベ
ルＶｂ）が同値になるように可変抵抗器Ｒ１及びＲ２を
調整することにより、ＤＣ段差（オフセットΔＡ）の発
生を抑えることができる。

【００３７】この場合、各電荷注入部６ａ及び６ｂの外
部端子φｅ１及びφｅ２は、各水平シフトレジスタ２ａ
及び２ｂに対して独立であることから、可変抵抗器Ｒ１
及びＲ２での電位Ｖの制御を水平シフトレジスタ２ａ及
び２ｂでの電荷転送動作とは独立に行うことができる。
従って、上記黒レベルＶｂの補正は、どのような状況に
おいても可能である。

【００３８】次に、図５に電荷注入部（例えば６ａ）の
他の例を示す。図２と対応するものについては同符号を
記す。この例は、電荷注入領域１６に供給される電位Ｖ
を固定にし、ゲート電極１５に供給される電位Ｖｇを可
変にしたものである。この場合、ゲート電極１５に供給
される電位Ｖｇを制御して、ゲート電極１５下のポテン
シャルの高低を制御することにより、電荷注入領域１６
に供給されている電荷ｅｉの水平シフトレジスタ２ａへ
の流入量を制御することができる。このゲート電極１５
に供給される電位Ｖｇの制御も図１の場合と同様に可変
抵抗器にて行うことができる。

【００３９】上述のように、本例によれば、各水平シフ
トレジスタ２ａ及び２ｂの前段に、各出力部５ａ及び５
ｂから出力される黒レベルＶｂを揃えるための電荷注入
部６ａ及び６ｂを接続するようにしたので、電荷注入部
６ａ及び６ｂから必要なだけの電荷ｅｉが注入されて、
各出力部５ａ及び５ｂにおける黒レベルＶｂを複数の水
平シフトレジスタ２ａ及び２ｂ間において揃えることが
できる。

【００４０】一般に、上記黒レベルＶｂは、製造上のば
らつきによって、複数の水平シフトレジスタ２ａ及び２
ｂ間でそのレベルが異なるが、本実施例のＣＣＤリニア
センサＡによれば、上記複数の水平シフトレジスタ２ａ
及び２ｂ間の黒レベルＶｂのばらつき（ＤＣ段差ΔＡ）
を信号電荷ｅの転送段階で簡便に補正することができ、
後段に接続される信号処理回路にＤＣ段差の補正を目的
とした回路を組必要がなくなる。その結果、信号処理回
路の回路構成の簡略化を図ることができ、ＣＣＤリニア
センサＡを搭載した電子機器のコストの低廉化及び構造
の小型化を促進させることができる。

【００４１】上記実施例の構成では、装置組立後の例え
ば検査工程において、ＤＣ段差を補正する形式である
が、撮像信号Ｓ１及びＳ２の出力毎に、その空送りにお
ける黒レベルＶｂのオフセット量ΔＡを検出し、その検
出結果を用いて、電荷注入部６ａ及び６ｂの電位Ｖ（又
はＶｇ）を調整する形式も可能である。

【００４２】尚、上記例では、直線上に配列された画素
における信号電荷を順次読み出すＣＣＤリニアセンサＡ
に適用した例を示したが、その他、画素が水平方向及び
垂直方向にマトリクス状に配列されたＣＣＤイメージセ
ンサで、かつその水平シフトレジスタが複数本あるもの
についても適用させることができ、また、複数本の電荷
転送素子を有するＣＣＤ遅延線にも適用させることがで
きる。

【００４３】

【発明の効果】本発明に係る電荷転送装置によれば、信
号電荷の転送段階でＤＣ段差を補正することができ、後
段に接続される信号処理回路の回路構成の簡略化が図
れ、この電荷転送装置を搭載した電子機器のコストの低
廉化及び構造の小型化を促進させることができる。

【図面の簡単な説明】

【図１】本実施例に係るＣＣＤリニアセンサを示す概略
構成図。

【図２】本実施例に係る電荷注入部の一例を示す構成
図。

【図３】本実施例に係る電荷注入部のポテンシャル図。

【図４】本実施例に係るＣＣＤリニアセンサの出力信号
波形を示す波形図。

【図５】本実施例に係る電荷注入部の他の例を示す構成
図。

【図６】従来例に係るＣＣＤリニアセンサを示す概略構
成図。

【図７】従来例に係るＣＣＤリニアセンサの出力信号波
形を示す波形図。

【符号の説明】

１ 受光部列 ２ａ，２ｂ 読出しゲート ３ａ，３ｂ 水平シフトレジスタ ４ 受光部 ５ａ，５ｂ 出力部 ６ａ，６ｂ 電荷注入部 Ｒ１，Ｒ２ 可変抵抗器 １５ ゲート電極 １６ 電荷注入領域

Claims (3)

【特許請求の範囲】
1. 【請求項１】 複数の電荷転送部と、各電荷転送部の次
   段に接続される出力部を有し、上記各電荷転送部から順
   次転送されてくる信号電荷を出力部にて順次電気信号に
   変換する電荷転送装置において、 上記各電荷転送部の前段に、上記各電荷転送部の基準電
   位レベルを揃えるための電荷注入部が接続されているこ
   とを特徴とする電荷転送装置。
2. 【請求項２】 上記電荷注入部は、所定のプリチャージ
   電位が印加されるゲート電極と、可変の制御電位が供給
   される電荷注入領域から構成されていることを特徴とす
   る請求項１記載の電荷転送装置。
3. 【請求項３】 上記電荷注入部は、可変の制御電位が印
   加される制御電極と、所定のプリチャージ電位が供給さ
   れる電荷注入領域から構成されていることを特徴とする
   請求項１記載の電荷転送装置。