JPH0529532A - 半導体モジユール構造 - Google Patents
半導体モジユール構造Info
- Publication number
- JPH0529532A JPH0529532A JP3179721A JP17972191A JPH0529532A JP H0529532 A JPH0529532 A JP H0529532A JP 3179721 A JP3179721 A JP 3179721A JP 17972191 A JP17972191 A JP 17972191A JP H0529532 A JPH0529532 A JP H0529532A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor chip
- semiconductor chips
- external connection
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/117—Shapes of semiconductor bodies
Landscapes
- Dram (AREA)
Abstract
(57)【要約】
【目的】半導体チップを複数個接続してなる半導体モジ
ュール構造に関し、半導体チップ間を接続する配線基板
を不要にして搭載面積を小さくすることを目的とする。 【構成】半導体チップ１の構成面１１の辺部１２に偏し
て接続パッド３を形成し、側縁部１３には外部接続リー
ド３を形成し、複数の半導体チップ１、１の接続パッド
２、２を互いに対向させて、辺部を重ねて、直接に接続
固定して構成する。
ュール構造に関し、半導体チップ間を接続する配線基板
を不要にして搭載面積を小さくすることを目的とする。 【構成】半導体チップ１の構成面１１の辺部１２に偏し
て接続パッド３を形成し、側縁部１３には外部接続リー
ド３を形成し、複数の半導体チップ１、１の接続パッド
２、２を互いに対向させて、辺部を重ねて、直接に接続
固定して構成する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体回路の形成され
た半導体チップを複数個モジュール化して高密度に実装
する半導体モジュール構造に関するものである。
た半導体チップを複数個モジュール化して高密度に実装
する半導体モジュール構造に関するものである。
【０００２】近年、電子機器の小型化により、半導体チ
ップをモジュール化して高密度に実装することが行われ
ているが、複数の半導体チップをモジュール基板上に搭
載するため、モジュール基板の搭載面積をあまり小さく
することができず、従って半導体チップをより高密度に
実装することのできる半導体モジュール構造が求められ
ている。
ップをモジュール化して高密度に実装することが行われ
ているが、複数の半導体チップをモジュール基板上に搭
載するため、モジュール基板の搭載面積をあまり小さく
することができず、従って半導体チップをより高密度に
実装することのできる半導体モジュール構造が求められ
ている。
【０００３】
【従来の技術】従来、半導体モジュール構造としては、
図５に示すように、樹脂やセラミックの基材等に配線パ
ターンをプリント形成してなるモジュール基板１０上
に、シリコン基板上に半導体回路を形成してなる半導体
チップ２０を、半田バンプやボンディングワイヤ等によ
り接続して、複数個搭載し、シールキャップ３０や樹脂
コート等で保護して半導体モジュールを構成する。そし
て、モジュール基板１０の周縁に設けられた外部接続リ
ード４０によって、電子機器のマザーボード５０上に接
続されるようになっている。
図５に示すように、樹脂やセラミックの基材等に配線パ
ターンをプリント形成してなるモジュール基板１０上
に、シリコン基板上に半導体回路を形成してなる半導体
チップ２０を、半田バンプやボンディングワイヤ等によ
り接続して、複数個搭載し、シールキャップ３０や樹脂
コート等で保護して半導体モジュールを構成する。そし
て、モジュール基板１０の周縁に設けられた外部接続リ
ード４０によって、電子機器のマザーボード５０上に接
続されるようになっている。
【０００４】
【発明が解決しようとする課題】しかしながら、従来の
半導体モジュール構造では、モジュール基板１０上に半
導体チップ２０を平面的に配置して、それぞれの半導体
チップ２０、２０間をモジュール基板１０上にプリント
された配線パターンによって接続するため、複数の半導
体チップ２０、２０とそれらに対応して接続する配線パ
ターンの占める面積により、モジュール基板１０の面積
をあまり小さくすることができないという欠点があっ
た。
半導体モジュール構造では、モジュール基板１０上に半
導体チップ２０を平面的に配置して、それぞれの半導体
チップ２０、２０間をモジュール基板１０上にプリント
された配線パターンによって接続するため、複数の半導
体チップ２０、２０とそれらに対応して接続する配線パ
ターンの占める面積により、モジュール基板１０の面積
をあまり小さくすることができないという欠点があっ
た。
【０００５】本発明は、以上の欠点を解消すべくなされ
たものであり、複数の半導体チップを上下に立体的に配
置してモジュール化し、実装面積を小さくして、小型か
つ高密度な半導体モジュール構造を提供することを目的
とするものである。
たものであり、複数の半導体チップを上下に立体的に配
置してモジュール化し、実装面積を小さくして、小型か
つ高密度な半導体モジュール構造を提供することを目的
とするものである。
【０００６】
【課題を解決するための手段】本発明を実施例に対応す
る図１および図２に基づいて説明すると、半導体回路を
形成する半導体チップ１の素子構成面１１には、その辺
部１２側に偏して接続パッド２を形成する。そして、同
様に構成された半導体チップ１を互いに対向させて、そ
れぞれに形成された前記接続パッド２、２を接続して、
前記半導体チップ１の辺部１２側を部分的に重ね合わせ
る。そして、前記半導体チップ１の側縁部１３には、マ
ザーボードに接続される外部接続リード３を形成して構
成する。
る図１および図２に基づいて説明すると、半導体回路を
形成する半導体チップ１の素子構成面１１には、その辺
部１２側に偏して接続パッド２を形成する。そして、同
様に構成された半導体チップ１を互いに対向させて、そ
れぞれに形成された前記接続パッド２、２を接続して、
前記半導体チップ１の辺部１２側を部分的に重ね合わせ
る。そして、前記半導体チップ１の側縁部１３には、マ
ザーボードに接続される外部接続リード３を形成して構
成する。
【０００７】
【作用】上記構成に基づき、本発明においては、複数の
半導体チップ１、１の接続パッド２、２を対向させて直
接接続してモジュール化するため、従来のように半導体
チップ１、１間を接続するモジュール基板、および配線
パターンを不要として、搭載面積を小さくすることがで
き、かつ半導体チップ１は、その素子構成面１１側に接
続パッド２や外部接続リード３を形成するため、容易に
製造することができる。
半導体チップ１、１の接続パッド２、２を対向させて直
接接続してモジュール化するため、従来のように半導体
チップ１、１間を接続するモジュール基板、および配線
パターンを不要として、搭載面積を小さくすることがで
き、かつ半導体チップ１は、その素子構成面１１側に接
続パッド２や外部接続リード３を形成するため、容易に
製造することができる。
【０００８】
【実施例】以下、本発明の望ましい実施例を添付図面に
基づいて詳細に説明する。図１および図２に示すよう
に、半導体チップ１には、半導体回路（図示せず）が形
成されている素子構成面１１側に、接続パッド２および
外部接続リード３を形成している。そして、接続パッド
２は、半導体チップの辺部１２側へ偏してグループ化さ
れて形成されており、外部接続リード３は、半導体チッ
プ１の側縁部１３に突出状に形成されている。
基づいて詳細に説明する。図１および図２に示すよう
に、半導体チップ１には、半導体回路（図示せず）が形
成されている素子構成面１１側に、接続パッド２および
外部接続リード３を形成している。そして、接続パッド
２は、半導体チップの辺部１２側へ偏してグループ化さ
れて形成されており、外部接続リード３は、半導体チッ
プ１の側縁部１３に突出状に形成されている。
【０００９】そして、半導体チップ１は、図１および図
２において下方側、すなわちマザーボード４側に配置さ
れる半導体チップ１ａと、その半導体チップ１ａの上方
へ載置固定される半導体チップ１ｂとがあり、半導体モ
ジュールＡは、それら複数の半導体チップ１ａ，１ｂよ
り構成されている。
２において下方側、すなわちマザーボード４側に配置さ
れる半導体チップ１ａと、その半導体チップ１ａの上方
へ載置固定される半導体チップ１ｂとがあり、半導体モ
ジュールＡは、それら複数の半導体チップ１ａ，１ｂよ
り構成されている。
【００１０】マザーボード４側へ配置される半導体チッ
プ１ａは、シリコン基板材１４上に半導体回路（図示せ
ず）を形成してなるもので、その半導体回路を形成する
素子構成面１１を上方へ向け、その同一面または絶縁層
を介した上面に接続パッド２を形成している。
プ１ａは、シリコン基板材１４上に半導体回路（図示せ
ず）を形成してなるもので、その半導体回路を形成する
素子構成面１１を上方へ向け、その同一面または絶縁層
を介した上面に接続パッド２を形成している。
【００１１】接続パッド２は、その上面に載置固定され
る半導体チップ１ｂに対応するように配置されており、
複数個の半導体チップ１ｂ、１ｂが載置可能なように、
接続パッド２、２がそれぞれ辺部１２、１２にグループ
化されて設けられている。
る半導体チップ１ｂに対応するように配置されており、
複数個の半導体チップ１ｂ、１ｂが載置可能なように、
接続パッド２、２がそれぞれ辺部１２、１２にグループ
化されて設けられている。
【００１２】さらに、素子構成面１１の側縁部１３に
は、外部接続パッド３１にフラットリード３２を半田付
けしてなる外部接続リード３が下方側、すなわち素子構
成面１１の裏面１５側方向へ突出して設けられており、
半導体モジュール組立状態において、マザーボード４上
に形成されているモジュール搭載パッド４１に半田付け
や導電性接着剤等によって、搭載されるようになってい
る。
は、外部接続パッド３１にフラットリード３２を半田付
けしてなる外部接続リード３が下方側、すなわち素子構
成面１１の裏面１５側方向へ突出して設けられており、
半導体モジュール組立状態において、マザーボード４上
に形成されているモジュール搭載パッド４１に半田付け
や導電性接着剤等によって、搭載されるようになってい
る。
【００１３】前記半導体チップ１ａの上方へ載置固定さ
れる半導体チップ１ｂは、前記半導体チップ１ａと同
様、半導体回路を形成したシリコン基板材１４よりな
り、その素子構成面１１の辺部１２には、接続パッド２
が形成されている。
れる半導体チップ１ｂは、前記半導体チップ１ａと同
様、半導体回路を形成したシリコン基板材１４よりな
り、その素子構成面１１の辺部１２には、接続パッド２
が形成されている。
【００１４】そして、半導体チップ１ｂの外部接続リー
ド３は、前記半導体チップ１ａと同様に、素子構成面１
１の側縁部１３に設けられるが、その突出方向は前記半
導体チップ１ａとは逆に、素子構成面１１側に突設され
ており、前記半導体チップ１ａの素子構成面１１上に半
導体チップ１ｂの素子構成面１１を対向して重ね合わせ
た際、それぞれの外部接続リード３、３が、同一方向へ
向くようになっている。また、それらの外部接続リード
３、３の高さも同一高さとなるように形成する。
ド３は、前記半導体チップ１ａと同様に、素子構成面１
１の側縁部１３に設けられるが、その突出方向は前記半
導体チップ１ａとは逆に、素子構成面１１側に突設され
ており、前記半導体チップ１ａの素子構成面１１上に半
導体チップ１ｂの素子構成面１１を対向して重ね合わせ
た際、それぞれの外部接続リード３、３が、同一方向へ
向くようになっている。また、それらの外部接続リード
３、３の高さも同一高さとなるように形成する。
【００１５】半導体チップ１ａと半導体チップ１ｂは、
それぞれ対応するように形成された接続パッド２、２を
重ね合わせるように半田、あるいは導電性接着剤により
接続固定され、接続パッド２、２の形成されている辺部
１２、１２を重ね合わせた状態で、図２に示すように、
半導体モジュールＡを構成する。
それぞれ対応するように形成された接続パッド２、２を
重ね合わせるように半田、あるいは導電性接着剤により
接続固定され、接続パッド２、２の形成されている辺部
１２、１２を重ね合わせた状態で、図２に示すように、
半導体モジュールＡを構成する。
【００１６】また、半導体モジュールＡは、組立状態に
おいて樹脂コートや保護キャップ（図示せず）によっ
て、外圧より保護するようにしても良い。
おいて樹脂コートや保護キャップ（図示せず）によっ
て、外圧より保護するようにしても良い。
【００１７】上記実施例においては、外部接続リード３
をそれぞれの半導体チップ１に設けた例について説明し
たが、外部接続リード３は、図３および図４に示すよう
に、一つの半導体チップ１ｃに集中して設け、マザーボ
ード４上への取付を容易にすることもできる。
をそれぞれの半導体チップ１に設けた例について説明し
たが、外部接続リード３は、図３および図４に示すよう
に、一つの半導体チップ１ｃに集中して設け、マザーボ
ード４上への取付を容易にすることもできる。
【００１８】すなわち、外部接続リード３を一つの半導
体チップ１ｃに設けることにより、外部接続リード３の
取付精度を高めることができ、他の半導体チップ１ｄに
は、取付高さを揃えて、マザーボード４上に確実に支持
できるように、ダミーの支持ピン５を形成するだけで良
く、容易に製造することができる。
体チップ１ｃに設けることにより、外部接続リード３の
取付精度を高めることができ、他の半導体チップ１ｄに
は、取付高さを揃えて、マザーボード４上に確実に支持
できるように、ダミーの支持ピン５を形成するだけで良
く、容易に製造することができる。
【００１９】なお、上記図１ないし図４の説明におい
て、外部接続リード３はフラットリード３２によって形
成されるもので説明したが、半導体チップ１から垂直に
突出して、マザーボード４のモジュール搭載パッドに突
き当て状に半田付けするリードピン（図示せず）によっ
て、外部接続リード３を形成するものでも良い。
て、外部接続リード３はフラットリード３２によって形
成されるもので説明したが、半導体チップ１から垂直に
突出して、マザーボード４のモジュール搭載パッドに突
き当て状に半田付けするリードピン（図示せず）によっ
て、外部接続リード３を形成するものでも良い。
【００２０】
【発明の効果】以上説明したように、本発明において
は、複数の半導体チップの辺部を互いに重ね合わせて接
続することにより、半導体チップ間を接続する配線パタ
ーンを不要にして、マザーボード上への実装面積を小さ
くすることができ、さらに、半導体チップは素子構成面
に接続パッドを形成すれば良く、表裏面を導通させて積
層したりすることなく、容易に高密度な半導体モジュー
ルを構成することができる。
は、複数の半導体チップの辺部を互いに重ね合わせて接
続することにより、半導体チップ間を接続する配線パタ
ーンを不要にして、マザーボード上への実装面積を小さ
くすることができ、さらに、半導体チップは素子構成面
に接続パッドを形成すれば良く、表裏面を導通させて積
層したりすることなく、容易に高密度な半導体モジュー
ルを構成することができる。
【図１】本発明の実施例を示す説明図である。
【図２】搭載状態を示す平面図である。
【図３】本発明の他の実施例を示す平面図である。
【図４】本発明の他の実施例を示す側面図である。
【図５】従来例を示す説明図である。
１ 半導体チップ １１ 素子構成面 １２ 辺部 １３ 側縁部 ２ 接続パッド ３ 外部接続リード
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 25/18
Claims (1)
- 【特許請求の範囲】 【請求項１】 半導体チップ(1) の素子構成面(11)に
は、辺部(12)側に偏して接続パッド(2) を形成し、前記
半導体チップ(1) を複数個対向させて、それぞれの前記
接続パッド(2、2) を互いに接続して、前記半導体チップ
(1) の辺部(12)側を部分的に重ね合わせてなるととも
に、前記半導体チップ(1) の側縁部(13)に外部接続リー
ド(3) を形成してなることを特徴とする半導体モジュー
ル構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3179721A JPH0529532A (ja) | 1991-07-19 | 1991-07-19 | 半導体モジユール構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3179721A JPH0529532A (ja) | 1991-07-19 | 1991-07-19 | 半導体モジユール構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0529532A true JPH0529532A (ja) | 1993-02-05 |
Family
ID=16070715
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3179721A Withdrawn JPH0529532A (ja) | 1991-07-19 | 1991-07-19 | 半導体モジユール構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0529532A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7470939B2 (en) | 2005-07-22 | 2008-12-30 | Denso Corporation | Semiconductor device |
| WO2014122882A1 (ja) * | 2013-02-05 | 2014-08-14 | パナソニック株式会社 | 半導体装置 |
-
1991
- 1991-07-19 JP JP3179721A patent/JPH0529532A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7470939B2 (en) | 2005-07-22 | 2008-12-30 | Denso Corporation | Semiconductor device |
| WO2014122882A1 (ja) * | 2013-02-05 | 2014-08-14 | パナソニック株式会社 | 半導体装置 |
| US9318470B2 (en) | 2013-02-05 | 2016-04-19 | Socionext Inc. | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5608262A (en) | Packaging multi-chip modules without wire-bond interconnection | |
| US7547963B2 (en) | Semiconductor device and its wiring method | |
| EP0729183A2 (en) | Thin packaging of multi-chip modules with enhanced thermal/power management | |
| JP4545917B2 (ja) | 電子回路モジュールの薄型相互接続構造及び接続方法 | |
| US6104088A (en) | Complementary wiring package and method for mounting a semi-conductive IC package in a high-density board | |
| JP3016910B2 (ja) | 半導体モジュール構造 | |
| JP2001168233A (ja) | 多重回線グリッド・アレイ・パッケージ | |
| KR100251868B1 (ko) | 가요성 회로 기판을 이용한 칩 스케일 반도체 패키지 및 그 제조 방법 | |
| JPH0529532A (ja) | 半導体モジユール構造 | |
| KR100207902B1 (ko) | 리드 프레임을 이용한 멀티 칩 패키지 | |
| JPH0239587A (ja) | 高密度実装プリント板 | |
| JP2663567B2 (ja) | 混成集積回路装置 | |
| JP2001156249A (ja) | 集積回路アセンブリ | |
| JPH0730055A (ja) | マルチチップモジュール実装型プリント配線板 | |
| JPS6127667A (ja) | 半導体装置 | |
| JPH03109760A (ja) | 半導体装置 | |
| JPH0529538A (ja) | 半導体モジユール構造 | |
| KR100367729B1 (ko) | 멀티플 라인 그리드 어레이 패키지 | |
| KR100251867B1 (ko) | 리지드-플렉스(Rigid-Flex) 인쇄 회로 기판을 이용한 칩 스케일 반도체 패키지 및 그 제조 방법 | |
| JPH0787236B2 (ja) | 半導体実装装置 | |
| JPH04267361A (ja) | リードレスチップキャリア | |
| KR100355745B1 (ko) | 반도체 패키지 | |
| JP2734684B2 (ja) | 半導体素子パッケージ | |
| KR950002210B1 (ko) | 반도체 칩 실장 방법 | |
| JPH06350025A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981008 |