JPH0529772A - 高速信号伝送用回路基板 - Google Patents
高速信号伝送用回路基板Info
- Publication number
- JPH0529772A JPH0529772A JP3179237A JP17923791A JPH0529772A JP H0529772 A JPH0529772 A JP H0529772A JP 3179237 A JP3179237 A JP 3179237A JP 17923791 A JP17923791 A JP 17923791A JP H0529772 A JPH0529772 A JP H0529772A
- Authority
- JP
- Japan
- Prior art keywords
- signal transmission
- layer
- ground
- power plane
- conductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000008054 signal transmission Effects 0.000 title claims abstract description 81
- 239000000758 substrate Substances 0.000 title abstract 2
- 239000004020 conductor Substances 0.000 claims description 52
- 230000005540 biological transmission Effects 0.000 abstract description 46
- 210000004907 gland Anatomy 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 102
- 239000002344 surface layer Substances 0.000 description 5
- 239000003989 dielectric material Substances 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Waveguides (AREA)
Abstract
(57)【要約】
【目的】 パッド部のみグランドまでの誘電体の厚さを
変えることにより、インピーダンス整合を図り、反射の
少ない高速信号伝送用回路基板を得る。 【構成】 インピーダンス整合されている伝送ライン１
１よりも幅の広いパッド１４に対して、そのパッド１４
の下のグランド／電源プレーン１２ａを部分的に取り除
いたくり抜き部１５を形成し、パッド１４からグランド
／電源プレーン１２ａまでの誘電体層１３ａの厚さを厚
くすることにより、パッド１４の幅を変更することな
く、インピーダンス整合を図ることができる。
変えることにより、インピーダンス整合を図り、反射の
少ない高速信号伝送用回路基板を得る。 【構成】 インピーダンス整合されている伝送ライン１
１よりも幅の広いパッド１４に対して、そのパッド１４
の下のグランド／電源プレーン１２ａを部分的に取り除
いたくり抜き部１５を形成し、パッド１４からグランド
／電源プレーン１２ａまでの誘電体層１３ａの厚さを厚
くすることにより、パッド１４の幅を変更することな
く、インピーダンス整合を図ることができる。
Description
【０００１】
【産業上の利用分野】本発明は、高速信号を伝送する回
路基板の構造に関するものである。
路基板の構造に関するものである。
【０００２】
【従来の技術】図３はかかる従来の高速信号伝送用回路
基板の上面及び断面図である。この図に示すように、第
１層（表面）は高速信号伝送用ライン（以下、伝送ライ
ンという）であり、伝送ライン１、部品搭載用パッド４
及び接続用パッド（以下、総称してパッドという）、誘
電体層３ａからなる。第２層はグランド／電源プレーン
であり、グランド／電源プレーン２ａ、誘電体層３ｂか
らなる。第３層は中層の伝送ライン用信号層であり、中
層の伝送ライン７、誘電体層３ｃからなる。第４層はグ
ランド／電源プレーンであり、グランド／電源プレーン
２ｂ、誘電体層３ｄからなる。
基板の上面及び断面図である。この図に示すように、第
１層（表面）は高速信号伝送用ライン（以下、伝送ライ
ンという）であり、伝送ライン１、部品搭載用パッド４
及び接続用パッド（以下、総称してパッドという）、誘
電体層３ａからなる。第２層はグランド／電源プレーン
であり、グランド／電源プレーン２ａ、誘電体層３ｂか
らなる。第３層は中層の伝送ライン用信号層であり、中
層の伝送ライン７、誘電体層３ｃからなる。第４層はグ
ランド／電源プレーンであり、グランド／電源プレーン
２ｂ、誘電体層３ｄからなる。
【０００３】上記したように、高速信号を伝送させるた
めに、伝送ライン（パッドを含む）とグランド／電源プ
レーン間を均一な厚さの誘電体で挟む構造となってお
り、伝送ラインのみ誘電体の厚さと伝送ラインの幅によ
り、インピーダンス整合がなされていた。
めに、伝送ライン（パッドを含む）とグランド／電源プ
レーン間を均一な厚さの誘電体で挟む構造となってお
り、伝送ラインのみ誘電体の厚さと伝送ラインの幅によ
り、インピーダンス整合がなされていた。
【０００４】
【発明が解決しようとする課題】しかしながら、前記の
高速信号伝送用回路基板の構造では、伝送ラインの幅と
異なるパッドに対しては、インピーダンス整合を行なっ
てはいなかった。また、伝送ラインをインピーダンス整
合させているため、誘電体の厚さが先に決まっており、
パッドとグランド間の誘電体の厚さが一定となっている
ことから、パッドに対してインピーダンス整合させよう
とした場合、パッドの幅を調節するより方法がないが、
実際には部品搭載用であったり、接続用であったり、そ
のパッドの幅はまちまちであり、インピーダンス整合は
困難であった。
高速信号伝送用回路基板の構造では、伝送ラインの幅と
異なるパッドに対しては、インピーダンス整合を行なっ
てはいなかった。また、伝送ラインをインピーダンス整
合させているため、誘電体の厚さが先に決まっており、
パッドとグランド間の誘電体の厚さが一定となっている
ことから、パッドに対してインピーダンス整合させよう
とした場合、パッドの幅を調節するより方法がないが、
実際には部品搭載用であったり、接続用であったり、そ
のパッドの幅はまちまちであり、インピーダンス整合は
困難であった。
【０００５】従って、伝送ラインのパッド部で反射が起
こり、高速信号の伝送特性を劣化させていた。本発明
は、以上述べた高速信号の伝送ラインのパッド部におけ
る反射の問題を除去するため、パッド部のみグランドま
での誘電体の厚さを変えることにより、インピーダンス
整合を図り、反射の少ない高速信号伝送用回路基板を提
供することを目的とする。
こり、高速信号の伝送特性を劣化させていた。本発明
は、以上述べた高速信号の伝送ラインのパッド部におけ
る反射の問題を除去するため、パッド部のみグランドま
での誘電体の厚さを変えることにより、インピーダンス
整合を図り、反射の少ない高速信号伝送用回路基板を提
供することを目的とする。
【０００６】
【課題を解決するための手段】本発明は、上記目的を達
成するために、 （Ａ）信号伝送用導体層と中層に形成したグランド／電
源プレーンとの間に誘電体層を形成することによりイン
ピーダンス整合を図る高速信号伝送用回路基板におい
て、表面に形成される第１の信号伝送用導体層と、該第
１の信号伝送用導体層の下方に誘電体層を介して形成さ
れる第１のグランド／電源プレーン層と、該第１のグラ
ンド／電源プレーン層の下方に誘電体層を介して形成さ
れる第２の信号伝送用導体層と、該第２の信号伝送用導
体層の下方に形成される第２のグランド／電源プレーン
層と、前記第１の信号伝送用導体層のパッド部のインピ
ーダンス整合を前記第１のグランド／電源プレーン層と
誘電体層で行なうために介在する前記パッド部の直下に
該パッド部より若干大きいくり抜き部と、前記第２の信
号伝送用導体層に前記パッド部直下に該パッド部より若
干大きめの配線禁止領域とを設けるようにしたものであ
る。
成するために、 （Ａ）信号伝送用導体層と中層に形成したグランド／電
源プレーンとの間に誘電体層を形成することによりイン
ピーダンス整合を図る高速信号伝送用回路基板におい
て、表面に形成される第１の信号伝送用導体層と、該第
１の信号伝送用導体層の下方に誘電体層を介して形成さ
れる第１のグランド／電源プレーン層と、該第１のグラ
ンド／電源プレーン層の下方に誘電体層を介して形成さ
れる第２の信号伝送用導体層と、該第２の信号伝送用導
体層の下方に形成される第２のグランド／電源プレーン
層と、前記第１の信号伝送用導体層のパッド部のインピ
ーダンス整合を前記第１のグランド／電源プレーン層と
誘電体層で行なうために介在する前記パッド部の直下に
該パッド部より若干大きいくり抜き部と、前記第２の信
号伝送用導体層に前記パッド部直下に該パッド部より若
干大きめの配線禁止領域とを設けるようにしたものであ
る。
【０００７】（Ｂ）また、上記高速信号伝送用回路基板
において、表面に形成される第１の信号伝送用導体層
と、該第１の信号伝送用導体層の下方に誘電体層を介し
て形成される第１のグランド／電源プレーン層と、該第
１のグランド／電源プレーン層の下方に誘電体層を介し
て形成される第２の信号伝送用導体層と、該第２の信号
伝送用導体層の下方に誘電体層を介して形成される第３
の信号伝送用導体層と、該第３の信号伝送用導体層の下
方に誘電体層を介して形成される第２のグランド／電源
プレーン層と、前記信号伝送用導体層のパッド部のイン
ピーダンス整合を前記第１のグランド／電源プレーン層
と誘電体層で行なうために介在する前記パッド部の直下
に該パッド部より若干大きいくり抜き部と、前記第２及
び第３の信号伝送用導体層にそれぞれ前記パッド部直下
に該パッド部より若干大きめの配線禁止領域とを設ける
ようにしたものである。
において、表面に形成される第１の信号伝送用導体層
と、該第１の信号伝送用導体層の下方に誘電体層を介し
て形成される第１のグランド／電源プレーン層と、該第
１のグランド／電源プレーン層の下方に誘電体層を介し
て形成される第２の信号伝送用導体層と、該第２の信号
伝送用導体層の下方に誘電体層を介して形成される第３
の信号伝送用導体層と、該第３の信号伝送用導体層の下
方に誘電体層を介して形成される第２のグランド／電源
プレーン層と、前記信号伝送用導体層のパッド部のイン
ピーダンス整合を前記第１のグランド／電源プレーン層
と誘電体層で行なうために介在する前記パッド部の直下
に該パッド部より若干大きいくり抜き部と、前記第２及
び第３の信号伝送用導体層にそれぞれ前記パッド部直下
に該パッド部より若干大きめの配線禁止領域とを設ける
ようにしたものである。
【０００８】（Ｃ）更に、上記高速信号伝送用回路基板
において、表面に形成される第１の信号伝送用導体層
と、該第１の信号伝送用導体層の下方に誘電体層を介し
て形成される第１のグランド／電源プレーン層と、該第
１のグランド／電源プレーン層の下方に誘電体層を介し
て形成される第２の信号伝送用導体層と、該第２の信号
伝送用導体層の下方に誘電体層を介して形成される第２
のグランド／電源プレーン層と、該第２のグランド／電
源プレーン層の下方に誘電体層を介して形成される第３
の信号伝送用導体層と、該第３の信号伝送用導体層の下
方に誘電体層を介して形成される第３のグランド／電源
プレーン層と、該第３のグランド／電源プレーン層に下
方に形成される誘電体層と、前記第１の信号伝送用導体
層のパッド部のインピーダンス整合を前記第１のグラン
ド／電源プレーン層と誘電体層で行なうために介在する
前記パッド部の直下に該パッド部より若干大きい第１の
くり抜き部と、前記第２の信号伝送用導体層には前記第
１のくり抜き部直下に前記パッド部より若干大きめの第
１の配線禁止領域と、前記第３のグランド／電源プレー
ン層には前記第１の配線禁止領域の直下に前記パッド部
より若干大きい第２のくり抜き部と、前記第３の信号伝
送用導体層に前記第２のくり抜き部の直下に前記パッド
部より若干大きめの第２の配線禁止領域とを設けるよう
にしたものである。
において、表面に形成される第１の信号伝送用導体層
と、該第１の信号伝送用導体層の下方に誘電体層を介し
て形成される第１のグランド／電源プレーン層と、該第
１のグランド／電源プレーン層の下方に誘電体層を介し
て形成される第２の信号伝送用導体層と、該第２の信号
伝送用導体層の下方に誘電体層を介して形成される第２
のグランド／電源プレーン層と、該第２のグランド／電
源プレーン層の下方に誘電体層を介して形成される第３
の信号伝送用導体層と、該第３の信号伝送用導体層の下
方に誘電体層を介して形成される第３のグランド／電源
プレーン層と、該第３のグランド／電源プレーン層に下
方に形成される誘電体層と、前記第１の信号伝送用導体
層のパッド部のインピーダンス整合を前記第１のグラン
ド／電源プレーン層と誘電体層で行なうために介在する
前記パッド部の直下に該パッド部より若干大きい第１の
くり抜き部と、前記第２の信号伝送用導体層には前記第
１のくり抜き部直下に前記パッド部より若干大きめの第
１の配線禁止領域と、前記第３のグランド／電源プレー
ン層には前記第１の配線禁止領域の直下に前記パッド部
より若干大きい第２のくり抜き部と、前記第３の信号伝
送用導体層に前記第２のくり抜き部の直下に前記パッド
部より若干大きめの第２の配線禁止領域とを設けるよう
にしたものである。
【０００９】
【作用】本発明によれば、上記したように、高速信号伝
送用回路基板において、インピーダンス整合されている
伝送ラインよりも幅の広いパッド部に対して、該パッド
の下のグランド／電源プレーンを部分的に取り除きくり
抜き部を形成し、前記パッドからグランド／電源プレー
ンまでの誘電体層の厚さを厚くすることにより、パッド
の幅を変更することなく、インピーダンス整合を図るこ
とができる。
送用回路基板において、インピーダンス整合されている
伝送ラインよりも幅の広いパッド部に対して、該パッド
の下のグランド／電源プレーンを部分的に取り除きくり
抜き部を形成し、前記パッドからグランド／電源プレー
ンまでの誘電体層の厚さを厚くすることにより、パッド
の幅を変更することなく、インピーダンス整合を図るこ
とができる。
【００１０】
【実施例】以下、本発明の実施例について図面を参照し
ながら詳細に説明する。図１は本発明の第１の実施例を
示す高速信号伝送用回路基板の上面及び断面図、図２は
その高速信号伝送用回路基板の分解斜視図である。これ
らの図において、１１は表層の伝送ライン、１２ａ及び
１２ｂはグランド／電源プレーン、１３ａ〜１３ｄは誘
電体層、１４はパッド、１５はくり抜き部、１６は伝送
ラインとパッドの接続部、１７は中層の伝送ライン、１
８は配線禁止領域である。
ながら詳細に説明する。図１は本発明の第１の実施例を
示す高速信号伝送用回路基板の上面及び断面図、図２は
その高速信号伝送用回路基板の分解斜視図である。これ
らの図において、１１は表層の伝送ライン、１２ａ及び
１２ｂはグランド／電源プレーン、１３ａ〜１３ｄは誘
電体層、１４はパッド、１５はくり抜き部、１６は伝送
ラインとパッドの接続部、１７は中層の伝送ライン、１
８は配線禁止領域である。
【００１１】ここで、伝送ライン１１は、その伝送ライ
ン１１の幅とグランド／電源プレーン１２ａまでの高
さ、すなわち誘電体層１３ａの厚さによりインピーダン
ス整合されている。その伝送ライン１１は、パッド１４
に接続されている。そのパッド１４の直下のグランド／
電源プレーン１２ａには部分的にくり抜き部１５を設
け、パッド１４からグランド／電源プレーン１２ａまで
の誘電体層の厚さを厚くしている。
ン１１の幅とグランド／電源プレーン１２ａまでの高
さ、すなわち誘電体層１３ａの厚さによりインピーダン
ス整合されている。その伝送ライン１１は、パッド１４
に接続されている。そのパッド１４の直下のグランド／
電源プレーン１２ａには部分的にくり抜き部１５を設
け、パッド１４からグランド／電源プレーン１２ａまで
の誘電体層の厚さを厚くしている。
【００１２】ここで、くり抜き部１５は電界の広がりを
考慮し、パッド１４よりも若干大きめとするが、伝送ラ
イン１１との接続方向のみ、伝送ライン１１のインピー
ダンス整合を考慮して、両者の接続部１６までのくり抜
きとする。また、グランド／電源プレーン１２ａ及び１
２ｂ間の中層の伝送ライン１７信号層には、くり抜き部
１５よりも若干広めの配線禁止領域１８を設ける。
考慮し、パッド１４よりも若干大きめとするが、伝送ラ
イン１１との接続方向のみ、伝送ライン１１のインピー
ダンス整合を考慮して、両者の接続部１６までのくり抜
きとする。また、グランド／電源プレーン１２ａ及び１
２ｂ間の中層の伝送ライン１７信号層には、くり抜き部
１５よりも若干広めの配線禁止領域１８を設ける。
【００１３】このように構成することにより、パッド１
４からグランド／電源プレーンまでの誘導体層の厚さ
は、グランド／電源プレーン１２ｂまでとなり、くり抜
き部１５を設ける前の３倍の誘導体層の厚さとなり、表
層の伝送ライン１１の２〜４倍程度の幅のパッド１４に
対して、インピーダンス整合性が向上し、反射が大幅に
少なくなる。
４からグランド／電源プレーンまでの誘導体層の厚さ
は、グランド／電源プレーン１２ｂまでとなり、くり抜
き部１５を設ける前の３倍の誘導体層の厚さとなり、表
層の伝送ライン１１の２〜４倍程度の幅のパッド１４に
対して、インピーダンス整合性が向上し、反射が大幅に
少なくなる。
【００１４】図４は本発明の第２実施例を示す高速信号
伝送用回路基板の上面及び断面図であり、図４（ａ）は
その高速信号伝送用回路基板の上面図、図４（ｂ）はそ
の高速信号伝送用回路基板の上面図である。図中、２１
は表層の伝送ライン、２２ａ及び２２ｂはグランド／電
源プレーン、２３ａ〜２３ｅは誘電体層、２４はパッ
ド、２５はくり抜き部、２６は伝送ラインとパッドの接
続部、２７，２８は中層の伝送ライン、２９ａ，２９ｂ
は配線禁止領域である。
伝送用回路基板の上面及び断面図であり、図４（ａ）は
その高速信号伝送用回路基板の上面図、図４（ｂ）はそ
の高速信号伝送用回路基板の上面図である。図中、２１
は表層の伝送ライン、２２ａ及び２２ｂはグランド／電
源プレーン、２３ａ〜２３ｅは誘電体層、２４はパッ
ド、２５はくり抜き部、２６は伝送ラインとパッドの接
続部、２７，２８は中層の伝送ライン、２９ａ，２９ｂ
は配線禁止領域である。
【００１５】この図に示すように、２つのグランド／電
源プレーン２２ａ及び２２ｂの間に２層分の伝送ライン
２７，２８用信号層を挟むようにしている。この場合も
第１の実施例と同様、電界の広がりを考慮して、くり抜
き部２５及び配線禁止領域２９ａ、２９ｂを上層から下
層に行くにつれてパッド２４より徐々に広くなるように
して、表層の伝送ライン２１の３〜５倍の広さのパッド
に対応できるようにしている。
源プレーン２２ａ及び２２ｂの間に２層分の伝送ライン
２７，２８用信号層を挟むようにしている。この場合も
第１の実施例と同様、電界の広がりを考慮して、くり抜
き部２５及び配線禁止領域２９ａ、２９ｂを上層から下
層に行くにつれてパッド２４より徐々に広くなるように
して、表層の伝送ライン２１の３〜５倍の広さのパッド
に対応できるようにしている。
【００１６】図５は本発明の第３実施例を示す高速信号
伝送用回路基板の上面及び断面図である。この図におい
て、３１は表層の伝送ライン、３２ａ，３２ｂ及び３２
ｃはグランド／電源プレーン、３３ａ〜３３ｆは誘電体
層、３４はパッド、３５は１段目のくり抜き部、３６は
伝送ラインとパッドの接続部、３７は２段目のくり抜き
部、３９ａ，３９ｂは配線禁止領域、４１，４２は中層
の伝送ラインである。
伝送用回路基板の上面及び断面図である。この図におい
て、３１は表層の伝送ライン、３２ａ，３２ｂ及び３２
ｃはグランド／電源プレーン、３３ａ〜３３ｆは誘電体
層、３４はパッド、３５は１段目のくり抜き部、３６は
伝送ラインとパッドの接続部、３７は２段目のくり抜き
部、３９ａ，３９ｂは配線禁止領域、４１，４２は中層
の伝送ラインである。
【００１７】この実施例は、表層の伝送ライン３１の幅
に比べてパッド３４の幅が極端に広い場合、例えば４〜
６倍の例である。この図に示すように、表面にパッド３
４を有する伝送ライン３１が形成されており、誘電体層
３３ａを介してパッド３４の直下にそのパッド３４より
若干広めの１段目のくり抜き部３５が形成されたグラン
ド／電源プレーン３２ａを設ける。この場合、１段目の
くり抜き部３５は伝送ライン１１とパッド３４の接続部
３６側は広がっていないが、その接続部３６と反対側は
広くなるように形成されている。
に比べてパッド３４の幅が極端に広い場合、例えば４〜
６倍の例である。この図に示すように、表面にパッド３
４を有する伝送ライン３１が形成されており、誘電体層
３３ａを介してパッド３４の直下にそのパッド３４より
若干広めの１段目のくり抜き部３５が形成されたグラン
ド／電源プレーン３２ａを設ける。この場合、１段目の
くり抜き部３５は伝送ライン１１とパッド３４の接続部
３６側は広がっていないが、その接続部３６と反対側は
広くなるように形成されている。
【００１８】更に、誘電体層３３ｂを介して１段目のく
り抜き部３５の直下にその１段目のくり抜き部３５より
若干広めの配線禁止領域３９ａを有する伝送ライン４１
を設ける。また、誘電体層３３ｃを介して配線禁止領域
３９ａの直下にその配線禁止領域３９ａより若干広めの
２段目のくり抜き部３７を有するグランド／電源プレー
ン３２ｂを設ける。この場合には、２段目のくり抜き部
３７は伝送ライン１１とパッド３４の接続部３６及びそ
の接続部３６の反対側ともに広くなるように形成する。
り抜き部３５の直下にその１段目のくり抜き部３５より
若干広めの配線禁止領域３９ａを有する伝送ライン４１
を設ける。また、誘電体層３３ｃを介して配線禁止領域
３９ａの直下にその配線禁止領域３９ａより若干広めの
２段目のくり抜き部３７を有するグランド／電源プレー
ン３２ｂを設ける。この場合には、２段目のくり抜き部
３７は伝送ライン１１とパッド３４の接続部３６及びそ
の接続部３６の反対側ともに広くなるように形成する。
【００１９】また、誘電体層３３ｄを介して２段目のく
り抜き部３７より若干広めの配線禁止領域３９ｂを有す
る伝送ライン４２を設ける。また、その下方には誘電体
層３３ｅを介してベタ状のグランド／電源プレーン３２
ｃを設ける。最下層には誘電体層３３ｆを形成する。な
お、本発明は上記実施例に限定されるものではなく、本
発明の趣旨に基づいて種々の変形が可能であり、これら
を本発明の範囲から排除するものではない。
り抜き部３７より若干広めの配線禁止領域３９ｂを有す
る伝送ライン４２を設ける。また、その下方には誘電体
層３３ｅを介してベタ状のグランド／電源プレーン３２
ｃを設ける。最下層には誘電体層３３ｆを形成する。な
お、本発明は上記実施例に限定されるものではなく、本
発明の趣旨に基づいて種々の変形が可能であり、これら
を本発明の範囲から排除するものではない。
【００２０】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、高速伝送用回路基板の伝送ラインのパッド部で
パッド直下のグランド／電源プレーンに部分的にくり抜
き部を設けることにより、パッドからグランド／電源プ
レーンまでの誘電体層の高さを変化させることで、イン
ピーダンス整合を図り、反射を抑え、高速信号の伝送特
性の向上を図ることができる。
よれば、高速伝送用回路基板の伝送ラインのパッド部で
パッド直下のグランド／電源プレーンに部分的にくり抜
き部を設けることにより、パッドからグランド／電源プ
レーンまでの誘電体層の高さを変化させることで、イン
ピーダンス整合を図り、反射を抑え、高速信号の伝送特
性の向上を図ることができる。
【００２１】また、高速伝送用回路基板の表層の伝送ラ
インに対するパッドの広さに対応してグランド／電源プ
レーンのくり抜き部や中層の伝送ラインの配線禁止領域
の構成を変更して、的確なインピーダンス整合を図り、
反射を抑え、高速信号の伝送特性の向上を図ることがで
きる。
インに対するパッドの広さに対応してグランド／電源プ
レーンのくり抜き部や中層の伝送ラインの配線禁止領域
の構成を変更して、的確なインピーダンス整合を図り、
反射を抑え、高速信号の伝送特性の向上を図ることがで
きる。
【図１】本発明の第１の実施例を示す高速信号伝送用回
路基板の上面及び断面図である。
路基板の上面及び断面図である。
【図２】本発明の第１の実施例を示す高速信号伝送用回
路基板の分解斜視図である。
路基板の分解斜視図である。
【図３】従来の高速信号伝送用回路基板の上面及び断面
図である。
図である。
【図４】本発明の第２実施例を示す高速信号伝送用回路
基板の上面及び断面図である。
基板の上面及び断面図である。
【図５】本発明の第３実施例を示す高速信号伝送用回路
基板の上面及び断面図である。
基板の上面及び断面図である。
１１，２１，３１ 表層の伝送ライン
１２ａ，１２ｂ，２２ａ，２２ｂ，３２ａ，３２ｂ，３
２ｃ グランド／電源プレーン １３ａ〜１３ｄ，２３ａ〜２３ｅ，３３ａ〜３３ｆ
誘電体層 １４，２４，３４ パッド １５，２５，３５，３７ くり抜き部 １６，２６，３６ 伝送ラインとパッドの接続部 １７，２７，２８，４１，４２ 中層の伝送ライン １８，２９ａ，２９ｂ，３９ａ，３９ｂ 配線禁止領
域
２ｃ グランド／電源プレーン １３ａ〜１３ｄ，２３ａ〜２３ｅ，３３ａ〜３３ｆ
誘電体層 １４，２４，３４ パッド １５，２５，３５，３７ くり抜き部 １６，２６，３６ 伝送ラインとパッドの接続部 １７，２７，２８，４１，４２ 中層の伝送ライン １８，２９ａ，２９ｂ，３９ａ，３９ｂ 配線禁止領
域
Claims (4)
- 【請求項１】 信号伝送用導体層と中層に形成したグラ
ンド／電源プレーンとの間に誘電体層を形成することに
よりインピーダンス整合を図る高速信号伝送用回路基板
において、 （ａ）表面に形成される第１の信号伝送用導体層と、 （ｂ）該第１の信号伝送用導体層の下方に誘電体層を介
して形成される第１のグランド／電源プレーン層と、 （ｃ）該第１のグランド／電源プレーン層の下方に誘電
体層を介して形成される第２の信号伝送用導体層と、 （ｄ）該第２の信号伝送用導体層の下方に誘電体層を介
して形成される第２のグランド／電源プレーン層と、 （ｅ）前記第１の信号伝送用導体層のパッド部のインピ
ーダンス整合を前記第１のグランド／電源プレーン層と
誘電体層で行なうために介在する前記パッド部の直下に
該パッド部より若干大きいくり抜き部と、 （ｆ）前記第２の信号伝送用導体層に、前記パッド部直
下に該パッド部より若干大きめの配線禁止領域とを設け
ることを特徴とする高速信号伝送用回路基板。 - 【請求項２】 信号伝送用導体層と中層に形成したグラ
ンド／電源プレーンとの間に誘電体層を形成することに
よりインピーダンス整合を図る高速信号伝送用回路基板
において、 （ａ）表面に形成される第１の信号伝送用導体層と、 （ｂ）該第１の信号伝送用導体層の下方に誘電体層を介
して形成される第１のグランド／電源プレーン層と、 （ｃ）該第１のグランド／電源プレーン層の下方に誘電
体層を介して形成される第２の信号伝送用導体層と、 （ｄ）該第２の信号伝送用導体層の下方に誘電体層を介
して形成される第３の信号伝送用導体層と、 （ｅ）該第３の信号伝送用導体層の下方に誘電体層を介
して形成される第２のグランド／電源プレーン層と、 （ｆ）前記信号伝送用導体層のパッド部のインピーダン
ス整合を前記第１のグランド／電源プレーン層と誘電体
層で行なうために介在する前記パッド部の直下に該パッ
ド部より若干大きいくり抜き部と、 （ｇ）前記第２及び第３の信号伝送用導体層にそれぞれ
前記パッド部直下に該パッド部より若干大きめの配線禁
止領域とを設けることを特徴とする高速信号伝送用回路
基板。 - 【請求項３】 信号伝送用導体層と中層に形成したグラ
ンド／電源プレーンとの間に誘電体層を形成することに
よりインピーダンス整合を図る高速信号伝送用回路基板
において、 （ａ）表面に形成される第１の信号伝送用導体層と、 （ｂ）該第１の信号伝送用導体層の下方に誘電体層を介
して形成される第１のグランド／電源プレーン層と、 （ｃ）該第１のグランド／電源プレーン層の下方に誘電
体層を介して形成される第２の信号伝送用導体層と、 （ｄ）該第２の信号伝送用導体層の下方に誘電体層を介
して形成される第２のグランド／電源プレーン層と、 （ｅ）該第２のグランド／電源プレーン層の下方に誘電
体層を介して形成される第３の信号伝送用導体層と、 （ｆ）該第３の信号伝送用導体層の下方に誘電体層を介
して形成される第３のグランド／電源プレーン層と、 （ｇ）該第３のグランド／電源プレーン層に下方に形成
される誘電体層と、 （ｈ）前記第１の信号伝送用導体層のパッド部のインピ
ーダンス整合を前記第１のグランド／電源プレーン層と
誘電体層で行なうために介在する前記パッド部の直下に
該パッド部より若干大きい第１のくり抜き部と、 （ｉ）前記第２の信号伝送用導体層には前記第１のくり
抜き部直下に前記パッド部より若干大きめの第１の配線
禁止領域と、 （ｊ）前記第３のグランド／電源プレーン層には前記第
１の配線禁止領域の直下に前記パッド部より若干大きい
第２のくり抜き部と、 （ｋ）前記第３の信号伝送用導体層に前記第２のくり抜
き部の直下に前記パッド部より若干大きめの第２の配線
禁止領域とを設けることを特徴とする高速信号伝送用回
路基板。 - 【請求項４】 前記くり抜き部と前記配線禁止領域を基
板表面から下方に向かい、徐々に大きくしていくことを
特徴とする請求項１、２又は３記載の高速信号伝送用回
路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3179237A JP2654414B2 (ja) | 1991-07-19 | 1991-07-19 | 高速信号伝送用回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3179237A JP2654414B2 (ja) | 1991-07-19 | 1991-07-19 | 高速信号伝送用回路基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0529772A true JPH0529772A (ja) | 1993-02-05 |
| JP2654414B2 JP2654414B2 (ja) | 1997-09-17 |
Family
ID=16062343
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3179237A Expired - Lifetime JP2654414B2 (ja) | 1991-07-19 | 1991-07-19 | 高速信号伝送用回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2654414B2 (ja) |
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0715148A (ja) * | 1993-06-11 | 1995-01-17 | Internatl Business Mach Corp <Ibm> | 多層回路基板 |
| JP2002299502A (ja) * | 2001-03-29 | 2002-10-11 | Kyocera Corp | 高周波半導体素子収納用パッケージ |
| US7064627B2 (en) | 2003-07-24 | 2006-06-20 | Via Technologies, Inc. | Signal transmission structure having a non-reference region for matching to a conductive ball attached to the signal transmission structure |
| JP2006173400A (ja) * | 2004-12-16 | 2006-06-29 | Canon Inc | プリント配線板 |
| US7183491B2 (en) | 2003-01-27 | 2007-02-27 | Fujitsu Limited | Printed wiring board with improved impedance matching |
| JP2007123361A (ja) * | 2005-10-25 | 2007-05-17 | Ricoh Co Ltd | プリント配線基板、プリント配線基板におけるインピーダンス調整方法、電子機器および画像形成装置 |
| JP2007141522A (ja) * | 2005-11-15 | 2007-06-07 | Fujitsu Component Ltd | ケーブルコネクタ |
| US7276668B2 (en) | 2004-02-17 | 2007-10-02 | Via Technologies, Inc. | Circuit board with mounting pads for reducing parasitic effect |
| US7307220B2 (en) * | 2005-01-12 | 2007-12-11 | Hewlett-Packard Development Company, L.P. | Circuit board for cable termination |
| JP2009010411A (ja) * | 2008-08-22 | 2009-01-15 | National Institute Of Advanced Industrial & Technology | 多層微細配線構造 |
| JP2009200108A (ja) * | 2008-02-19 | 2009-09-03 | Nec Corp | 配線基板 |
| JP2010129616A (ja) * | 2008-11-25 | 2010-06-10 | Samsung Electronics Co Ltd | 高周波信号伝送用回路基板 |
| JP2010219501A (ja) * | 2009-03-17 | 2010-09-30 | Hon Hai Precision Industry Co Ltd | 回路基板及びこの回路基板を有する電子装置 |
| JP2011082907A (ja) * | 2009-10-09 | 2011-04-21 | Nec Corp | 高速伝送配線構造 |
| JP2011514007A (ja) * | 2008-03-11 | 2011-04-28 | アルカテル−ルーセント | １０ｇｘｆｐ準拠のｐｃｂ |
| JP2013089727A (ja) * | 2011-10-17 | 2013-05-13 | Fujikura Ltd | フレキシブルプリント基板 |
| JP2017183638A (ja) * | 2016-03-31 | 2017-10-05 | Ｒｉｔａエレクトロニクス株式会社 | 多層プリント配線板 |
| CN110996505A (zh) * | 2019-12-31 | 2020-04-10 | 联想(北京)有限公司 | 一种印制电路板及电子设备 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5878497A (ja) * | 1981-11-04 | 1983-05-12 | 日本電気株式会社 | 多層プリント配線基板 |
-
1991
- 1991-07-19 JP JP3179237A patent/JP2654414B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5878497A (ja) * | 1981-11-04 | 1983-05-12 | 日本電気株式会社 | 多層プリント配線基板 |
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0715148A (ja) * | 1993-06-11 | 1995-01-17 | Internatl Business Mach Corp <Ibm> | 多層回路基板 |
| JP2002299502A (ja) * | 2001-03-29 | 2002-10-11 | Kyocera Corp | 高周波半導体素子収納用パッケージ |
| US7183491B2 (en) | 2003-01-27 | 2007-02-27 | Fujitsu Limited | Printed wiring board with improved impedance matching |
| US7064627B2 (en) | 2003-07-24 | 2006-06-20 | Via Technologies, Inc. | Signal transmission structure having a non-reference region for matching to a conductive ball attached to the signal transmission structure |
| US7276668B2 (en) | 2004-02-17 | 2007-10-02 | Via Technologies, Inc. | Circuit board with mounting pads for reducing parasitic effect |
| JP2006173400A (ja) * | 2004-12-16 | 2006-06-29 | Canon Inc | プリント配線板 |
| US7307220B2 (en) * | 2005-01-12 | 2007-12-11 | Hewlett-Packard Development Company, L.P. | Circuit board for cable termination |
| JP2007123361A (ja) * | 2005-10-25 | 2007-05-17 | Ricoh Co Ltd | プリント配線基板、プリント配線基板におけるインピーダンス調整方法、電子機器および画像形成装置 |
| JP2007141522A (ja) * | 2005-11-15 | 2007-06-07 | Fujitsu Component Ltd | ケーブルコネクタ |
| JP2009200108A (ja) * | 2008-02-19 | 2009-09-03 | Nec Corp | 配線基板 |
| JP2011514007A (ja) * | 2008-03-11 | 2011-04-28 | アルカテル−ルーセント | １０ｇｘｆｐ準拠のｐｃｂ |
| JP2009010411A (ja) * | 2008-08-22 | 2009-01-15 | National Institute Of Advanced Industrial & Technology | 多層微細配線構造 |
| JP2010129616A (ja) * | 2008-11-25 | 2010-06-10 | Samsung Electronics Co Ltd | 高周波信号伝送用回路基板 |
| JP2010219501A (ja) * | 2009-03-17 | 2010-09-30 | Hon Hai Precision Industry Co Ltd | 回路基板及びこの回路基板を有する電子装置 |
| JP2011082907A (ja) * | 2009-10-09 | 2011-04-21 | Nec Corp | 高速伝送配線構造 |
| JP2013089727A (ja) * | 2011-10-17 | 2013-05-13 | Fujikura Ltd | フレキシブルプリント基板 |
| JP2017183638A (ja) * | 2016-03-31 | 2017-10-05 | Ｒｉｔａエレクトロニクス株式会社 | 多層プリント配線板 |
| CN110996505A (zh) * | 2019-12-31 | 2020-04-10 | 联想(北京)有限公司 | 一种印制电路板及电子设备 |
| CN110996505B (zh) * | 2019-12-31 | 2022-02-18 | 联想(北京)有限公司 | 一种印制电路板及电子设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2654414B2 (ja) | 1997-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0529772A (ja) | 高速信号伝送用回路基板 | |
| US5689217A (en) | Directional coupler and method of forming same | |
| JP2004320109A (ja) | 高周波伝送線路及び高周波基板 | |
| US6972638B2 (en) | Directional coupler and electronic device using the same | |
| US4809356A (en) | Three-way power splitter using directional couplers | |
| JP3583706B2 (ja) | 高周波信号伝送用回路基板、その製造方法及びそれを用いた電子機器 | |
| US7067743B2 (en) | Transmission line and device including the same | |
| JP2007174075A (ja) | 差動伝送路構造および配線基板 | |
| JPH07307578A (ja) | 高速信号伝送用回路基板の部品搭載用パッド部の構造 | |
| KR19980044215A (ko) | 반도체소자의 배선구조 및 그 형성방법 | |
| JPH06260773A (ja) | 高速信号伝送用回路基板のパッド部の構造 | |
| JP2004014800A (ja) | 多層配線基板 | |
| JP2006352347A (ja) | 高周波伝送線路 | |
| JP3983456B2 (ja) | 多層基板モジュール | |
| JPH06303010A (ja) | 高周波伝送線路及び該高周波伝送線路を用いた集積回路装置並びに高周波平面回路の接続方法 | |
| JP3303226B2 (ja) | フリップチップ実装構造 | |
| US6094114A (en) | Slotline-to-slotline mounted flip chip | |
| JPH05275862A (ja) | 高周波回路用配線板 | |
| US6842631B1 (en) | Reduced-layer isolated planar beamformer | |
| KR100256627B1 (ko) | 표면실장형 후진파 하이브리드 커플러 | |
| JP4380553B2 (ja) | 高出力増幅回路 | |
| JPH08316416A (ja) | 半導体装置 | |
| JP4357768B2 (ja) | 半導体集積回路 | |
| JP2747112B2 (ja) | 高周波用混成集積回路装置 | |
| JP2713335B2 (ja) | ダイオード移相器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970513 |