JP2747112B2 - 高周波用混成集積回路装置 - Google Patents
高周波用混成集積回路装置Info
- Publication number
- JP2747112B2 JP2747112B2 JP2327749A JP32774990A JP2747112B2 JP 2747112 B2 JP2747112 B2 JP 2747112B2 JP 2327749 A JP2327749 A JP 2327749A JP 32774990 A JP32774990 A JP 32774990A JP 2747112 B2 JP2747112 B2 JP 2747112B2
- Authority
- JP
- Japan
- Prior art keywords
- signal conductor
- film
- frequency
- signal
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004020 conductor Substances 0.000 claims description 45
- 230000010355 oscillation Effects 0.000 claims description 21
- 239000000758 substrate Substances 0.000 claims description 10
- 239000004065 semiconductor Substances 0.000 claims 1
- 230000000694 effects Effects 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
Landscapes
- Waveguide Connection Structure (AREA)
- Non-Reversible Transmitting Devices (AREA)
- Waveguides (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は高周波用混成集積回路装置に関し、特にその
発振防止回路の構造に関する。
発振防止回路の構造に関する。
第４図および第５図はそれぞれ従来の高周波用混成集
積回路装置の発振防止回路の断面構造図を示す。前者は
発振径路の信号導体膜１の一部を分離して帰還量減衰用
の下地抵抗膜２を中間に挿入した構造のものであり、ま
た、後者は同じく一部を分離した信号導体膜１の間に帰
還量減衰用のチップ抵抗２′を導体線または導体テープ
などの接続導体５で接続した構造のものである。ここ
で、３および４は導電体基板および接地導体を、また、
１′および３′は信号導体膜片およびチップ抵抗搭載用
の誘電体基板をそれぞれ示す。
積回路装置の発振防止回路の断面構造図を示す。前者は
発振径路の信号導体膜１の一部を分離して帰還量減衰用
の下地抵抗膜２を中間に挿入した構造のものであり、ま
た、後者は同じく一部を分離した信号導体膜１の間に帰
還量減衰用のチップ抵抗２′を導体線または導体テープ
などの接続導体５で接続した構造のものである。ここ
で、３および４は導電体基板および接地導体を、また、
１′および３′は信号導体膜片およびチップ抵抗搭載用
の誘電体基板をそれぞれ示す。
しかしながら、上述した従来の高周波用混成集積回路
装置は、高周波信号線路は直流バイアス供給線として共
用する場合が多く、抵抗膜にも高周波成分の外に直流バ
イアス電流が常時流れている場合が多い。従って、この
構造の発振防止回路は目的とする高周波成分の減衰のみ
でなく、直流バイアスも低下させるという欠点を有す
る。
装置は、高周波信号線路は直流バイアス供給線として共
用する場合が多く、抵抗膜にも高周波成分の外に直流バ
イアス電流が常時流れている場合が多い。従って、この
構造の発振防止回路は目的とする高周波成分の減衰のみ
でなく、直流バイアスも低下させるという欠点を有す
る。
本発明の目的は、上記の情況に鑑み、直流バイアスを
低下させる従来発振防止用回路の欠点を解決した高周波
用混成集積回路装置を提供することである。
低下させる従来発振防止用回路の欠点を解決した高周波
用混成集積回路装置を提供することである。
本発明によれば、高周波用混成集積回路装置は、誘電
体基板と、前記誘電体基板の一主面に形成される信号導
体膜と、該信号導体膜と高周波信号線路を構成する前記
誘電体基板裏面上の接地導体とを含み、前記高周波信号
線路の発振径路には前記信号導体の一部切除領域と、前
記信号導体の一部切除領域上に露出する下地抵抗膜と、
前記信号導体の一部切除領域上の互いに離間する２つの
信号導体間を端部中央部で接続する前記下地抵抗膜のバ
イパス導電路とからなる発振防止回路が形成されること
を備えて構成される。
体基板と、前記誘電体基板の一主面に形成される信号導
体膜と、該信号導体膜と高周波信号線路を構成する前記
誘電体基板裏面上の接地導体とを含み、前記高周波信号
線路の発振径路には前記信号導体の一部切除領域と、前
記信号導体の一部切除領域上に露出する下地抵抗膜と、
前記信号導体の一部切除領域上の互いに離間する２つの
信号導体間を端部中央部で接続する前記下地抵抗膜のバ
イパス導電路とからなる発振防止回路が形成されること
を備えて構成される。
本発明によれば、直流バイアス電流は、信号導体膜の
両端中央部に設けられた下地抵抗膜に対するバイパス導
電路を介し、ほとんど減衰を受けることなく通過でき、
他方、発振に寄与する高周波成分のみが抵抗膜を通り減
衰せしめられるので、直流バイアスを低下させることな
き発振防止回路が構成される。
両端中央部に設けられた下地抵抗膜に対するバイパス導
電路を介し、ほとんど減衰を受けることなく通過でき、
他方、発振に寄与する高周波成分のみが抵抗膜を通り減
衰せしめられるので、直流バイアスを低下させることな
き発振防止回路が構成される。
次に、本発明について図面を参照して詳細に説明す
る。
る。
第１図（ａ）および（ｂ）はそれぞれ本発明の一実施
例を示す発振防止回路の平面図およびそのＸ−Ｘ′断面
図である。本実施例によれば、発振防止回路は、従来と
同じく誘電体基板３上に形成される発振径路の信号導体
膜１の一部を分離し下部の抵抗膜を露出させることによ
って、帰還量減衰用の下地抵抗膜２を信号導体膜１間に
挿入すると共に、更にこの分離した信号導体膜１の端部
の中央部を接続導体５で架橋接続することによって形成
される。
例を示す発振防止回路の平面図およびそのＸ−Ｘ′断面
図である。本実施例によれば、発振防止回路は、従来と
同じく誘電体基板３上に形成される発振径路の信号導体
膜１の一部を分離し下部の抵抗膜を露出させることによ
って、帰還量減衰用の下地抵抗膜２を信号導体膜１間に
挿入すると共に、更にこの分離した信号導体膜１の端部
の中央部を接続導体５で架橋接続することによって形成
される。
一般に良く知られているように、導体膜中の高周波電
流は導体膜の縁端部に沿うように分布し、中央部にはほ
とんど流れない性質をもつ。従って、上記実施例の信号
導体膜１内の高周波電流も当然これと全く同じ電流分布
を示す。
流は導体膜の縁端部に沿うように分布し、中央部にはほ
とんど流れない性質をもつ。従って、上記実施例の信号
導体膜１内の高周波電流も当然これと全く同じ電流分布
を示す。
第２図は上記実施例における信号導体膜の高周波電流
分布を接地導体の高周波電流分布と共に示す第１図
（ａ）のＹ−Ｙ′断面図である。すなわち、信号導体膜
１の膜幅Ｗの中央部を高周波電流軸ｉの原点（ｘ＝０）
にとると、信号導体膜１を流れる高周波電流ｉ1は原点
（ｘ＝０）で最小となり、縁端部（ｘ＝W/2,−W/2）で
最大となる。このとき接地導体４上の高周波電流ｉ2は
当然のことながらこれとは全く逆となる。
分布を接地導体の高周波電流分布と共に示す第１図
（ａ）のＹ−Ｙ′断面図である。すなわち、信号導体膜
１の膜幅Ｗの中央部を高周波電流軸ｉの原点（ｘ＝０）
にとると、信号導体膜１を流れる高周波電流ｉ1は原点
（ｘ＝０）で最小となり、縁端部（ｘ＝W/2,−W/2）で
最大となる。このとき接地導体４上の高周波電流ｉ2は
当然のことながらこれとは全く逆となる。
従って、分離した信号導体膜１の両端中央部を架橋接
続した接続導体５には高周波電流はほとんど通らないこ
ととなり、言わば直流バイアス電流のためのバイパス導
電路としてのみ機能し得るようになる。すなわち、高周
波電流および直流バイアス電流の双方に対してそれぞれ
独立の通過路が形成されるので、直流バイアスを低下さ
せることなき発振防止回路として機能することができ
る。
続した接続導体５には高周波電流はほとんど通らないこ
ととなり、言わば直流バイアス電流のためのバイパス導
電路としてのみ機能し得るようになる。すなわち、高周
波電流および直流バイアス電流の双方に対してそれぞれ
独立の通過路が形成されるので、直流バイアスを低下さ
せることなき発振防止回路として機能することができ
る。
第３図（ａ）および（ｂ）はそれぞれ本発明の他の実
施例を示す発振防止回路の平面図およびそのＹ−Ｙ′断
面図である。本実施例によれば、信号導体膜１の一部
は、高周波電流の最も流れにくい中央部のみを残して下
地抵抗膜２上から切除される。本実施例では残された信
号導体膜１の中央部が直流バイアス電流のバイパス導体
として機能する。この回路構造は前記実施例に比べ、組
立の接続工数を低減できる利点がある。
施例を示す発振防止回路の平面図およびそのＹ−Ｙ′断
面図である。本実施例によれば、信号導体膜１の一部
は、高周波電流の最も流れにくい中央部のみを残して下
地抵抗膜２上から切除される。本実施例では残された信
号導体膜１の中央部が直流バイアス電流のバイパス導体
として機能する。この回路構造は前記実施例に比べ、組
立の接続工数を低減できる利点がある。
以上詳細に説明したように、本発明によれば、発振径
路の帰還量減衰用の下地抵抗膜に対するバイパス導電路
が高周波電流分布の最も少ない両端中央部を結んで設け
られるので、抵抗膜上の高周波電流の流れに対しほとん
ど影響を与えることなく、所要の直流バイアス直流をこ
のバイパス導電路を介し全く独立に流すことができる。
従って、従来の如く直流バイアス機能を低下させること
なき発振防止用回路を備えた高周波用混成集積回路装置
を容易に実現することができる。
路の帰還量減衰用の下地抵抗膜に対するバイパス導電路
が高周波電流分布の最も少ない両端中央部を結んで設け
られるので、抵抗膜上の高周波電流の流れに対しほとん
ど影響を与えることなく、所要の直流バイアス直流をこ
のバイパス導電路を介し全く独立に流すことができる。
従って、従来の如く直流バイアス機能を低下させること
なき発振防止用回路を備えた高周波用混成集積回路装置
を容易に実現することができる。
第１図（ａ）および（ｂ）はそれぞれ本発明の一実施例
を示す発振防止回路の平面図およびそのＸ−Ｘ′断面
図、第２図は上記実施例における信号導体膜の高周波電
流分布を接地導体の高周波電流分布と共に示す第１図
（ａ）のＹ−Ｙ′断面図、第３図（ａ）および（ｂ）は
それぞれ本発明の他の実施例を示す発振防止回路の平面
図およびそのＹ−Ｙ′断面図、第４図および第５図はそ
れぞれ従来の高周波混成集積回路装置の発振防止回路の
断面構造図である。 １……信号導体膜、２……（帰還量減衰用の）下地抵抗
膜、３……誘電体基板、４……接地導体、５……接続導
体。
を示す発振防止回路の平面図およびそのＸ−Ｘ′断面
図、第２図は上記実施例における信号導体膜の高周波電
流分布を接地導体の高周波電流分布と共に示す第１図
（ａ）のＹ−Ｙ′断面図、第３図（ａ）および（ｂ）は
それぞれ本発明の他の実施例を示す発振防止回路の平面
図およびそのＹ−Ｙ′断面図、第４図および第５図はそ
れぞれ従来の高周波混成集積回路装置の発振防止回路の
断面構造図である。 １……信号導体膜、２……（帰還量減衰用の）下地抵抗
膜、３……誘電体基板、４……接地導体、５……接続導
体。
Claims (1)
- 【請求項１】誘電体基板と、前記誘電体基板の一主面に
形成される信号導体膜と、該信号導体膜と高周波信号線
路を構成する前記誘電体基板裏面上の接地導体とを含
み、前記高周波信号線路の発振径路には前記信号導体の
一部切除領域と、前記信号導体の一部切除領域上に露出
する下地抵抗膜と、前記信号導体の一部切除領域上の互
いに離間する２つの信号導体間を端部中央部で接続する
前記下地抵抗膜のバイパス導電路とからなる発振防止回
路が形成されることを特徴とする高周波用混成集積回路
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2327749A JP2747112B2 (ja) | 1990-11-27 | 1990-11-27 | 高周波用混成集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2327749A JP2747112B2 (ja) | 1990-11-27 | 1990-11-27 | 高周波用混成集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04192902A JPH04192902A (ja) | 1992-07-13 |
| JP2747112B2 true JP2747112B2 (ja) | 1998-05-06 |
Family
ID=18202555
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2327749A Expired - Fee Related JP2747112B2 (ja) | 1990-11-27 | 1990-11-27 | 高周波用混成集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2747112B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004013928A1 (ja) | 2002-08-01 | 2004-02-12 | Matsushita Electric Industrial Co., Ltd. | 伝送線路及び半導体集積回路装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5797201A (en) * | 1980-12-09 | 1982-06-16 | Fujitsu Ltd | Integrated circuit for microwave |
| JPS5952901A (ja) * | 1982-09-18 | 1984-03-27 | Mitsubishi Electric Corp | マイクロストリツプ線路回路装置 |
| JPS60206202A (ja) * | 1984-03-30 | 1985-10-17 | Toshiba Corp | マイクロ波回路のバイアスパタ−ン |
| JPH02166803A (ja) * | 1988-12-20 | 1990-06-27 | Matsushita Electric Ind Co Ltd | マイクロ波集積回路 |
-
1990
- 1990-11-27 JP JP2327749A patent/JP2747112B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04192902A (ja) | 1992-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6332263B2 (ja) | ||
| JPH02187093A (ja) | 印刷配線板 | |
| JPH0365016B2 (ja) | ||
| US4419818A (en) | Method for manufacturing substrate with selectively trimmable resistors between signal leads and ground structure | |
| JPH0529772A (ja) | 高速信号伝送用回路基板 | |
| JP2747112B2 (ja) | 高周波用混成集積回路装置 | |
| CA2260823A1 (en) | Rf power package with a dual ground | |
| JPH05275862A (ja) | 高周波回路用配線板 | |
| US5416274A (en) | Circuit board | |
| US20040085150A1 (en) | Terminations for shielded transmission lines fabricated on a substrate | |
| JP3130792B2 (ja) | 薄膜回路基板 | |
| JPH03233992A (ja) | 厚膜印刷基板 | |
| JP3114392B2 (ja) | 薄膜形磁気誘導素子 | |
| US5786627A (en) | Integrated circuit device and fabricating thereof | |
| JPS59169157A (ja) | 高周波回路 | |
| JPS59175208A (ja) | 増巾器の構成方法 | |
| JP2581253B2 (ja) | 混成集積回路基板 | |
| US20010033209A1 (en) | Coplanar transmission line | |
| JP2000031650A (ja) | プリント基板 | |
| KR20030047719A (ko) | 의사 동축 전송 라인이 교차하는 장치 | |
| JP2507447B2 (ja) | 半導体集積回路装置 | |
| JPH07240483A (ja) | 高周波半導体装置のパッケージ | |
| JPH04361588A (ja) | プリント基板 | |
| JPH04290001A (ja) | 電子回路板 | |
| JP2541336B2 (ja) | 集積回路装置の接続方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |