JPH0715148A - 多層回路基板 - Google Patents

多層回路基板

Info

Publication number
JPH0715148A
JPH0715148A JP6065472A JP6547294A JPH0715148A JP H0715148 A JPH0715148 A JP H0715148A JP 6065472 A JP6065472 A JP 6065472A JP 6547294 A JP6547294 A JP 6547294A JP H0715148 A JPH0715148 A JP H0715148A
Authority
JP
Japan
Prior art keywords
layer
layers
circuit board
subassembly
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6065472A
Other languages
English (en)
Other versions
JP2513443B2 (ja
Inventor
Robert B Conn
バリー コン ロバート
Darleen Mayo
メイヨ ダーリーン
Jr Thurston B Youngs
ブライス ヤングス ジュニアー サーストン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH0715148A publication Critical patent/JPH0715148A/ja
Application granted granted Critical
Publication of JP2513443B2 publication Critical patent/JP2513443B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H05K1/0265—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4641—Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0262—Arrangements for regulating voltages or for using plural voltages
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0286—Programmable, customizable or modifiable circuits
    • H05K1/0287—Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns
    • H05K1/0289—Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns having a matrix lay-out, i.e. having selectively interconnectable sets of X-conductors and Y-conductors in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0191—Dielectric layers wherein the thickness of the dielectric plays an important role
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0352—Differences between the conductors of different layers of a multilayer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09327—Special sequence of power, ground and signal layers in multilayer PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09336—Signal conductors in same plane as power plane

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【目的】 複数の回路機能を持つ多層回路基板を提供す
る。 【構成】 独立した複数の層を有する多層回路基板で、
誘電物質の薄層で形成された第１の複数の基板層はｚ方
向にそれぞれが予め計算された厚さを持ち、その上にｘ
およびｙ方向に予め定められた構成の電気回路配線と領
域を支持し、同じく誘電物質の薄層で形成された第２の
複数の基板層はそれぞれが予め計算された厚さで形成さ
れ上記の第１の複数の基板層の間に隣接して配置され、
さらに、上記第１の複数層のどの層の上の導電性の回路
配線と領域も、隣接する上記第１の複数層のそれぞれの
層の上のどの導電性回路配線と領域からも、ｚ方向に予
め計算された距離空間を持つように作られている多層回
路基板である。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はプリント基板実装技術、
具体的には、同一プリント基板に異なる配線技術、従っ
て断面の厚さが異なる技術を混在させて実装する技術に
関する。
【０００２】
【従来の技術】現在業界では、システム内で実行される
特定の機能毎に別個のプリント基板を使用することが普
通である。これは、主に費用と性能の要因、即ち異なる
機能には異なる配線技術と断面が必要とされるからであ
る。現在の技術では、費用と性能要求を満たす、融通性
のある回路の構築と配列ができない。例えば、入出力回
路だけをとってみても、その性能要求は低費用のコネク
タでは提供できないものである。
【０００３】今日普及している技術の１つに導電層と誘
電物質の層を交互に層状に重ねて構築するプリント基板
がある。層間の相互接続は、導電性物質（例えば銅）で
コーティングしたバイアによって行われる。プリント基
板に多層構造を使うことは、特にスーパーコンピュータ
環境では、融通性が大きいことがわかっている。この場
合でも、それぞれの電気回路や素子の相互接続は導電性
バイアを使用して行われている。
【０００４】米国特許3,436,819には、異なる平面上に
各種の回路構成を持つ多積層回路基板と、内部動作のた
めおよび多積層の表面への接触のために異なる平面を相
互接続する方法が記載されている。
【０００５】米国特許3,516,156には、実装内に埋設さ
れた１つまたは複数の平面上の電圧引き出し部に他の中
間層から絶縁された接続点をつけ、実装の表面に出した
電圧実装技術の記載がある。
【０００６】米国特許4,659,931には、薄膜の非導電
層、および、デバイス間と電気的相互接続システムとし
てのモジュールの表面とに電気的接続を行うように配列
した導電パターンを持つ層によって形成された、多層モ
ジュールの記載がある。
【０００７】米国特許5,012,047には、頂面上および底
面上の信号層が互いに接続され、さらにこれら信号層が
内部層にも選択的にバイアによって接続され、外部の層
が接続用引き出し部の接着パッドと入出力ピン用のラン
ド形状接点として機能するようにした多層配線基盤の記
載がある。
【０００８】
【発明が解決しようとする課題】勿論、従来の技術はそ
れぞれの具体的目的に有効であるが、今日必要とされる
のは多層の断面構造に組み込まれた多層配線断面を可能
にする実装技術である。本発明はこれを目的とする。さ
らに、本発明は以下に述べる方法で利用する以外にも、
従来の技術ではできなかった他の利点が提供できる。
【０００９】
【課題を解決するための手段】本発明は、異なる断面構
成を持つ配線技術を結合してプリント基板を作成する実
装技術を提供することを目的とする。重要な目的は、１
つのプリント基板構造の中に異なる断面および異なる配
線構成を可能にすることである。これによりプリント基
板のコストを下げ、回路性能を向上できる新しい改良さ
れた実装技術を提供できる。要約すれば、本発明による
プリント基板は同一構造内に異なる目的の異なる断面の
厚さを持つ異なる領域を結合するものである。
【００１０】
【実施例】今日可能なプリント基板の構造では、銅の各
層は１つの特定の信号または電力機能に専ら使われてい
る。この構造では、１つの断面内においては、１つのレ
ベル即ち層がただ１つの機能、即ち、１枚のプリント基
板にただ１つの動作機能が可能である。本発明によるプ
リント基板の構造では、１つの層即ち各レベルで信号、
電力、あるいは、絶縁等複数の機能が可能になる。
【００１１】図１に、プロセサ１１、２つのメモリ素子
１２と１３、および、２つの入出力素子１４と１５の、
電気的および動作素子を備えた比較的単純なプリント基
板１０を示す。本発明により構造的に配列されたプリン
ト基板１枚で、上記のそれぞれの機能的動作素子の使用
が可能である。
【００１２】プリント基板１０では、各種の動作素子間
の接続に複雑でコストの高い接続がなく、このプリント
基板により相互接続がより直接的になり、内部および外
部の平面上の性能向上が可能になる。
【００１３】図２に、本発明の１つの構造を説明するた
めに、プリント基板１０のｚ方向の垂直断面の詳細を示
す。この構造は本発明の望ましい具体化で、プリント基
板を形成する１つの形の例である。現在、45.7ミクロン
（1.8ミル）の厚さのエポキシ材が市販されている。本
発明の使用上、この種の誘電物質が入手可能か否かが唯
一の制約である。図２は、図１のプリント基板１０の２
ー２の線に沿ったｚ方向の垂直断面であり、プロセサ１
１およびメモリ素子１２と１３がプリント基板１０の頂
層１６の上に示されている。連続したｓの字は頂層１６
を形成する誘電性の薄層の表面上の、一定の厚さの銅あ
るいは同様の導電物質を表す。
【００１４】コア即ち芯部１７は他の１８、１９、２０
の芯部の１つで、銅線パターンを備えている。下部芯部
２０の底部に底層２１が示されている。従って、プリン
ト基板１０は頂層１６、芯部１７から２０、および底層
２１によって形成される。中間には誘電物質の層がある
が、これについては以下に述べる。
【００１５】また、図２には回路線と混在して各種の電
力回路領域が示されている。例えば、電力回路領域２２
と２３が信号線２４と共に芯部１８の下面にあり、これ
らの線は、芯部１９の頂面の上にある同じ回路パターン
の線２５、２６、および２７とは間が空いている。
【００１６】図３に、図１のプリント基板１０の３ー３
の線に沿った断面を示す。この断面にも頂面１６があ
り、その上に、図１を頂面から底面を見た回路線１４、
１１および１５がある。
【００１７】本発明の原理により構成・配置されたプリ
ント基板の１つの具体的な形状が図２および図３に示さ
れている。図３に示すように、ある一定のパターンを持
った電力回路領域２８が、芯部２０の頂面のブランクの
空間３０、および、中間誘電層の予め計算された厚さに
よって、信号回路線２９との間が空けられている。これ
については、以下に説明する。
【００１８】回路実装におけるプリント基板の性能要求
は、実装される各種の素子やデバイスで決まる。実装し
たプリント基板が動作する時にはノイズが低く、また信
号伝達の遅延が最小であることが要求としては通例であ
る。 これらの回路実装の要求は、各種の導電体と他の
素子との間の空間によって制御できる。例えば、信号平
面と電力平面の間の誘電物質の厚さはノイズに大きな影
響を与えることがある。
【００１９】プリント基板上の全ての素子やデバイスが
ノイズに敏感とは限らない。メモリや入出力回路はこの
範疇に入るが、インピーダンスには敏感であって、これ
はどう実装するかによって制御できる。多くの場合、プ
リント基板のインピーダンス特性はプリント基板に使わ
れている構成要素のインピーダンスによって決まるが、
通常この種の素子はそれぞれ違うインピーダンスを持っ
ている。勿論、導体に選んだ特定の金属による以外に、
多くのことがインピーダンスに関係する。その１つは、
各導体の寸法は勿論、導体素子間の空間の大きさによ
る。プリント基板の具体的な配列を計算する際、そのプ
リント基板の性能の最適化は、導体の幅と高さと空間、
また、周囲の誘電物質の厚さを、繰り返し計算して決ま
るものである。
【００２０】上記の全ての要因によりプリント基板それ
ぞれのインダクタンスとキャパシタンスのマトリックス
が作られる。これは複雑な過程であるが、このマトリッ
クスを作ることにより、プリント基板それぞれの電気的
性能特性（ノイズ、インピーダンス、時間の遅延）が決
定できる。
【００２１】上述の分析から、特定のプリント基板に実
装する素子やデバイスの電気的性能要求を満たす機械的
パラメータが決められる。言い換えれば、メモリ回路用
の高密度配線と、その高密度配線が発生するノイズと、
プリント基板上の他の構成要素が要求する低ノイズの要
求との間に妥協を見い出さなければならない。
【００２２】上記の妥協は１つの例で、他の妥協も通常
必要になる。この種の妥協がもたらす影響から、図１に
示したプロセサ１１、メモリ１２と１３、入出力１４と
１５等のいくつかの素子やデバイスを、別個のプリント
基板に実装し、それらの素子とデバイスを従来の複雑な
接続配線を介して相互接続することが現在よく行われて
いる。
【００２３】これに対し、本発明によるプリント基板に
より、１個のプリント基板上で、性能を最適化し、複数
の機能を混在できる方法が提供できる。これは、導体の
幅と空間を通例のｘおよびｙ方向のみでなく、ｚ方向即
ち厚さ方向にも変えることにより達成できる。
【００２４】上記は、具体的には、プリント基板の断面
を、回路が正常に機能するための配線平面を持てる十分
な数の層に分けることである。１つの望ましい方法は、
信号平面と電力平面の間の誘電物質の厚さを変えること
である。これについては、以下に述べる。
【００２５】本発明による配列で可能になる層の数は、
プリント基板の内部に十分な配線平面を持つのに十分
で、これらの配線平面はさらに、電力、信号、および、
電気導体のない空き領域等の、個々の領域に分割され
る。電気伝導が必要な例えば電力や信号の配線平面に
は、性能要求によって、導体の幅と空間の大きさを変え
て形成することができる。回路を支持する層は、積層形
成を含む通常のプロセスにより形成され、使用される誘
電物質は、回路が要求する厚さと誘電率を持つ物質であ
る。いくつかの異なる厚さの銅の薄葉は、それが必要な
層にフォトリソグラフイの技術で接着される。
【００２６】次に、本発明によりプリント基板を構成す
る際の付加的な融通性について述べる。図４は、それぞ
れが異なる厚さの芯部を４つ備えたプリント基板３１を
示す。例えば、芯部３６は5.0ミクロン（0.198ミル）、
芯部３７は3.4ミクロン（0.132ミル）の厚さである。頂
部３４と底部３５は外側の導体に形成された銅の回路で
ある。中間層３６、３７、３８および３９は、プリント
基板３１にそれぞれ予め計算された厚さで形成された誘
電物質の芯部である。符号３２、３３、４０、４１、お
よび４２で示す層は誘電物質で交互に形成された層で、
これらの層は、それぞれ予め計算された厚さを持つ誘電
物質の薄葉で用意されている。これらの誘電物質の交互
の層の厚さは、例えば144.8ミクロン（5.7ミル）であ
る。
【００２７】図４に、誘電物質の頂層３２上の符号３
４、および同じく誘電物質の底層４２上の符号３５で示
す、本発明を使って構成した実際の導電性の回路線を備
えたプリント基板３１の断面図を示す。この特定のプリ
ント基板３１では、導電性の回路線４３が頂層３２の下
面に、面のその部分だけを覆うようにして配置されてい
る。頂層３２と次の層３３の間には、導電性回路４４を
備えた誘電性の空間芯部３６がある。
【００２８】上述したように、層３２、３３、４０、４
１および４２のそれぞれの厚さが計算され、ｚ方向に必
要な厚さが用意される。さらに、プリント基板のそれぞ
れの素子がその機能性能要求を満たして実行するのに必
要な空間がとれるように、空間用の誘電物質の芯部３
６、３７、３８および３９の厚さが計算される。また、
回路線３４と電力回路領域４４の間に空間４５がある。
【００２９】図５に示すように、電力電圧領域４６と２
つの回路線４７と４８が、ｘおよびｙ方向に、その機能
を果たすために予め計算された線幅と構成を持ってい
る。「電圧１」（領域４６上の凡例で示す）を導電する
ために領域４６が形成されている。線４７が異なる幅と
構成で形成されていて、接続４９と５０によって電圧領
域４６につながっている。図５上の別の凡例に示すよう
に導電線４７は101.6ミクロン（4ミル）の銅のワイヤ、
導電線４８は152.4ミクロン（6ミル）のワイヤで形成さ
れ、ｘ方向とｙ方向で線幅が異なっている。
【００３０】
【発明の効果】上述したように本発明は同一プリント基
板上に異なる厚さを持つ異なる配線技術を混在させて実
装する技術であり、これにより、基板上に載せる素子や
デバイスの性能を最適化し、複数の機能を同一基板に持
たせることができる。
【図面の簡単な説明】
【図１】本発明の説明に使う、いくつかの回路素子を載
せた代表的プリント基板で、ｘおよびｙ方向を示す平面
図。
【図２】図１のｘ方向の２ー２の線に沿ったｚ方向を示
し、本発明の構造を示す断面。
【図３】図１のｙ方向の３ー３の線に沿ったｚ方向を示
し、本発明の構造を示す断面。
【図４】寸法を拡大したｚ方向の垂直断面図で本発明の
原理で構成したプリント基板。
【図５】本発明の構造で可能な各種形状を持つプリント
基板の拡大平面図。
【符号の説明】
１０、３１ プリント基板 １１ プロセサまたは
その回路線 １２、１３ メモリ素子 １４、１５ 入出力素子また
はその回路線 １６ プリント基板の
頂層 ２１ プリント基板の
底層 １７、１８、１９、２０ 銅の導線パター
ンを持つ芯部 ２２、２３ 電力回路領域 ２４ 信号線 ３４ 頂部領域の回路
線 ３５ 底部領域の回路
線 ３２、３３、４０、４１、４２ 誘電物質の交互
層 ３６、３７、３８、３９ 誘電物質の中間
層芯部 ３２ 誘電性頂層 ４２ 誘電性底層 ４３、４４、４７、４８ 回路線 ４６ 電圧領域
フロントページの続き (72)発明者 ダーリーン メイヨ アメリカ合衆国 13760 ニューヨーク州 エンドウェル ワトソンブルヴァード 3612 (72)発明者 サーストン ブライス ヤングス ジュニ アー アメリカ合衆国 13850 ニューヨーク州 ヴェスタル エバーグリーンストリート 201 アパートメント３ー２シー

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 ｘおよびｙ方向に予め定められた構成の
    電気回路配線を持ち、下位組立部品として形成された独
    立した複数の層を有する多層回路基板であって、 ｚ方向にそれぞれが予め計算された厚さを持ち、導電性
    の回路配線と領域を支持するように作られた、誘電物質
    の薄層で形成された第１の複数の基板層と、 上記の第１の複数の基板層の間に隣接して配置され、そ
    れぞれが予め計算された厚さで形成され、誘電物質の薄
    層で形成された第２の複数の基板層と、 を有し、さらに、 上記第１の複数層のどの層の上の導電性の回路配線と領
    域も、上記第１の複数層の隣接する層の上のどの導電性
    回路配線と領域からも、ｚ方向に予め計算された距離の
    空間を持つように作られた、 多層回路基板。
  2. 【請求項２】 上記第１の複数層の各層が反対面の上の
    導電性回路配線と領域を支持するように作られた請求項
    １に記載の多層回路基板。
  3. 【請求項３】 上記第１の複数層の第１の層の１つの面
    の上の導電性素子と、上記第１の複数層の隣接する層の
    同じ面の上の導電性素子との間に上記ｚ方向に空間をと
    るための予め計算された厚さが、上記第１の層の上記の
    １つの面の反対面の上に導電性回路配線がないように回
    路配線を構成することにより得られる、請求項２に記載
    の多層回路基板。
  4. 【請求項４】 上記第１の複数層の第１の基板層が電圧
    ソースを形成する少なくとも１つの導電物質の領域をも
    ち、かつ、導電性回路配線のための支持を形成し、さら
    に、上記の回路配線を上記の導電物質領域に接続するた
    めに上記多層回路基板上に形成された少なくとも１つの
    電気的接続を持つ、請求項１に記載の多層回路基板。
  5. 【請求項５】 それぞれが独立した層として形成された
    少なくとも２つのグループの下位組立部品を持ち、上記
    下位組立部品が予め定められたｘおよびｙ方向の構成の
    導電性回路配線と領域を受けるように作られた多層回路
    基板であって、 交互に配置された第１の複数の下位組立部品層と、 中間層として配置された第２の複数の下位組立部品層
    と、 を持ち、さらに、 上記第１の複数の下位組立部品層が上記各組立部品層の
    反対面の上の上記導電性回路配線と領域を支持するよう
    に作られ、 上記第２の複数の下位組立部品層の各層が、隣接する上
    記第１の複数の下位組立部品層との間にｚ方向に予め計
    算された距離を空けるための予め定められた厚さを有す
    る、 多層回路基板。
  6. 【請求項６】 上記第１の複数の下位組立部品層の少な
    くとも１つの層が上記電気回路配線用の電圧ソースを形
    成する導電物質領域を有する請求項５に記載の多層回路
    基板。
  7. 【請求項７】 上記１つの下位組立部品層の同じ面の上
    の１つの電気回路配線から、上記電圧ソースを接続する
    ための少なくとも１つの電気伝導手段を有する請求項６
    に記載の多層回路基板。
  8. 【請求項８】 上記電圧ソースが上記回路配線を支持す
    る上記下位組立部品層の反対面にあり、さらに上記下位
    組立部品層が、上記電圧ソースと、上記電圧ソースを支
    持する上記下位組立部品層の反対面とを電気接続する少
    なくとも１つのバイアを有する請求項６に記載の多層回
    路基板。
  9. 【請求項９】 ｚ方向の厚さの追加的変動が上記第１の
    複数の下位組立部品層の予め定められた厚さによって達
    成できる請求項６に記載の多層回路基板。
  10. 【請求項１０】少なくとも２つの下位組立部品から構成
    される多層回路基板であって、第１の下位組立部品はｚ
    方向のそれぞれ予め計算された厚さの誘電物質の頂層お
    よび底層で形成され、第２の下位組立部品は上記ｚ方向
    の予め計算された厚さを持つ誘電物質の薄層で形成され
    る中間層であり、上記誘電物質の頂層および底層の各面
    が異なる機能を実行する複数の配線断面で形成される回
    路配線を支持し、上記回路配線の各々がｘおよびｙ方向
    の予め定められた構成を持ち、さらに、上記回路配線の
    １つから回路領域の１つへの電気的接続手段があり、上
    記回路領域の１つが予め定められた電圧に接続する手段
    を有し、予め定められた回路配線が隣接する回路配線と
    異なる距離の空間を持つ、多層回路基板。
JP6065472A 1993-06-11 1994-03-10 多層回路基板組立体 Expired - Lifetime JP2513443B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US7454793A 1993-06-11 1993-06-11
US08/074,547 1993-06-11

Publications (2)

Publication Number Publication Date
JPH0715148A true JPH0715148A (ja) 1995-01-17
JP2513443B2 JP2513443B2 (ja) 1996-07-03

Family

ID=22120147

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6065472A Expired - Lifetime JP2513443B2 (ja) 1993-06-11 1994-03-10 多層回路基板組立体

Country Status (3)

Country Link
US (1) US5418690A (ja)
EP (1) EP0629107A3 (ja)
JP (1) JP2513443B2 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2638567B2 (ja) * 1995-06-08 1997-08-06 日本電気株式会社 多層配線基板
JPH09232697A (ja) * 1996-02-20 1997-09-05 Canon Inc プリント配線板
US5841074A (en) * 1996-03-12 1998-11-24 International Business Machines Corporation Backplane power distribution system having impedance variations in the form of spaced voids
US6727435B1 (en) * 1996-03-12 2004-04-27 International Business Machines Corporation Backplane power distribution system
US5912809A (en) * 1997-01-21 1999-06-15 Dell Usa, L.P. Printed circuit board (PCB) including channeled capacitive plane structure
US6150895A (en) * 1999-01-25 2000-11-21 Dell Usa, L.P. Circuit board voltage plane impedance matching
JP3924126B2 (ja) * 2001-01-16 2007-06-06 アルプス電気株式会社 プリント配線基板、及びその製造方法
US6495772B2 (en) * 2001-04-12 2002-12-17 International Business Machines Corporation High performance dense wire for printed circuit board
US6583498B1 (en) 2002-08-09 2003-06-24 International Business Machine Corporation Integrated circuit packaging with tapered striplines of constant impedance
US6828514B2 (en) * 2003-01-30 2004-12-07 Endicott Interconnect Technologies, Inc. High speed circuit board and method for fabrication
US6995322B2 (en) * 2003-01-30 2006-02-07 Endicott Interconnect Technologies, Inc. High speed circuitized substrate with reduced thru-hole stub, method for fabrication and information handling system utilizing same
US7023707B2 (en) * 2003-01-30 2006-04-04 Endicott Interconnect Technologies, Inc. Information handling system
CA2455024A1 (en) * 2003-01-30 2004-07-30 Endicott Interconnect Technologies, Inc. Stacked chip electronic package having laminate carrier and method of making same
US7035113B2 (en) * 2003-01-30 2006-04-25 Endicott Interconnect Technologies, Inc. Multi-chip electronic package having laminate carrier and method of making same
US6928726B2 (en) * 2003-07-24 2005-08-16 Motorola, Inc. Circuit board with embedded components and method of manufacture
US7583513B2 (en) * 2003-09-23 2009-09-01 Intel Corporation Apparatus for providing an integrated printed circuit board registration coupon
US7161088B2 (en) * 2003-12-04 2007-01-09 Dell Products L.P. System, method and apparatus for optimizing power delivery and signal routing in printed circuit board design
US7378598B2 (en) * 2004-02-19 2008-05-27 Hewlett-Packard Development Company, L.P. Printed circuit board substrate and method for constructing same
US7292452B2 (en) * 2004-06-10 2007-11-06 Intel Corporation Reference layer openings
US7345889B1 (en) * 2004-09-28 2008-03-18 Avaya Technology Corp. Method and system for reducing radiated energy emissions in computational devices
US7286366B2 (en) * 2005-03-24 2007-10-23 Motorola, Inc. Multilayer circuit board with embedded components and method of manufacture
CN101472386B (zh) * 2007-12-26 2012-03-28 鸿富锦精密工业（深圳）有限公司 印刷电路板
EP3261417A1 (en) * 2016-06-22 2017-12-27 OSRAM GmbH A support structure for lighting devices, corresponding lighting device and method

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58180094A (ja) * 1982-04-16 1983-10-21 株式会社日立製作所 多層プリント配線板の製造方法
JPH02164098A (ja) * 1988-12-19 1990-06-25 Fujitsu Ltd プリント基板の特性インピーダンスの修正方法
JPH02184096A (ja) * 1989-01-11 1990-07-18 Ibiden Co Ltd 電子回路基板
JPH02277286A (ja) * 1989-04-19 1990-11-13 Hitachi Ltd 多層プリント基板
JPH03178193A (ja) * 1989-12-07 1991-08-02 Hitachi Ltd 多層プリント基板
JPH03231497A (ja) * 1990-02-07 1991-10-15 Nec Corp 多層プリント配線板
JPH0485991A (ja) * 1990-07-27 1992-03-18 Fujitsu Ltd 多層プリント配線板の積層制御方法
JPH04340795A (ja) * 1991-05-17 1992-11-27 Mitsubishi Electric Corp プリント配線板
JPH04364092A (ja) * 1991-06-11 1992-12-16 Sony Corp 多層基板
JPH0529772A (ja) * 1991-07-19 1993-02-05 Oki Electric Ind Co Ltd 高速信号伝送用回路基板
JP3097975U (ja) * 2003-04-18 2004-02-12 株式会社東洋高圧 圧力調整器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3436819A (en) * 1965-09-22 1969-04-08 Litton Systems Inc Multilayer laminate
US3519959A (en) * 1966-03-24 1970-07-07 Burroughs Corp Integral electrical power distribution network and component mounting plane
US3516156A (en) * 1967-12-11 1970-06-23 Ibm Circuit package assembly process
US3616532A (en) * 1970-02-02 1971-11-02 Sperry Rand Corp Multilayer printed circuit electrical interconnection device
US4659931A (en) * 1985-05-08 1987-04-21 Grumman Aerospace Corporation High density multi-layered integrated circuit package
US4849284A (en) * 1987-02-17 1989-07-18 Rogers Corporation Electrical substrate material
JPS63249394A (ja) * 1987-04-06 1988-10-17 日本電気株式会社 多層回路基板
US4755911A (en) * 1987-04-28 1988-07-05 Junkosha Co., Ltd. Multilayer printed circuit board
US4967314A (en) * 1988-03-28 1990-10-30 Prime Computer Inc. Circuit board construction

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58180094A (ja) * 1982-04-16 1983-10-21 株式会社日立製作所 多層プリント配線板の製造方法
JPH02164098A (ja) * 1988-12-19 1990-06-25 Fujitsu Ltd プリント基板の特性インピーダンスの修正方法
JPH02184096A (ja) * 1989-01-11 1990-07-18 Ibiden Co Ltd 電子回路基板
JPH02277286A (ja) * 1989-04-19 1990-11-13 Hitachi Ltd 多層プリント基板
JPH03178193A (ja) * 1989-12-07 1991-08-02 Hitachi Ltd 多層プリント基板
JPH03231497A (ja) * 1990-02-07 1991-10-15 Nec Corp 多層プリント配線板
JPH0485991A (ja) * 1990-07-27 1992-03-18 Fujitsu Ltd 多層プリント配線板の積層制御方法
JPH04340795A (ja) * 1991-05-17 1992-11-27 Mitsubishi Electric Corp プリント配線板
JPH04364092A (ja) * 1991-06-11 1992-12-16 Sony Corp 多層基板
JPH0529772A (ja) * 1991-07-19 1993-02-05 Oki Electric Ind Co Ltd 高速信号伝送用回路基板
JP3097975U (ja) * 2003-04-18 2004-02-12 株式会社東洋高圧 圧力調整器

Also Published As

Publication number Publication date
US5418690A (en) 1995-05-23
JP2513443B2 (ja) 1996-07-03
EP0629107A2 (en) 1994-12-14
EP0629107A3 (en) 1995-09-13

Similar Documents

Publication Publication Date Title
JP2513443B2 (ja) 多層回路基板組立体
US5847936A (en) Optimized routing scheme for an integrated circuit/printed circuit board
JP2657953B2 (ja) 多層キャパシタ及び前記キャパシタを含む電子部品構造体
US5132613A (en) Low inductance side mount decoupling test structure
CA1143862A (en) High performance semiconductor package assembly
KR100281813B1 (ko) 열및전기적으로개선된볼그리드패키지
US4581679A (en) Multi-element circuit construction
KR100983401B1 (ko) 다층 회로기판에서 층수를 줄이는 기술
US4237522A (en) Chip package with high capacitance, stacked vlsi/power sheets extending through slots in substrate
JP3562568B2 (ja) 多層配線基板
JP2005183949A (ja) 低クロストークノイズのプリント回路ボード、及びその製造方法
JP2004235629A (ja) 高速性能を有する印刷回路基板とその製造方法
EP0570709A2 (en) Integrated circuit comprising shield lives
KR100575041B1 (ko) 신호라우팅 디바이스에서 층수를 줄이는 기술
JPH06250763A (ja) 計算素子および製造方法
JP2006019723A (ja) 分割した導電層を伴う回路基板、その製造方法、この回路基板基板を用いた電気組立体、及びこの組立体を用いた情報処理システム
KR20010049422A (ko) 고주파 모듈
EP1714530B1 (en) Method for increasing a routing density for a circuit board and such a circuit board
JP3408590B2 (ja) 多層プリント基板の配線構造
EP0436848B1 (en) Matched impedance vertical conductors in multilevel metal dielectric laminated wiring
JPS62259500A (ja) 回路基板
JPS60127797A (ja) 多層プリント配線基板
EP1461985B1 (en) Technique for accommodating electronic components on a multilayer signal routing device
CN120111783A (zh) 一种具有双面线路的单层电路板以及制造方法
JPH04306506A (ja) フラットケーブル