JPH05299318A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH05299318A
JPH05299318A JP4106613A JP10661392A JPH05299318A JP H05299318 A JPH05299318 A JP H05299318A JP 4106613 A JP4106613 A JP 4106613A JP 10661392 A JP10661392 A JP 10661392A JP H05299318 A JPH05299318 A JP H05299318A
Authority
JP
Japan
Prior art keywords
reticle
pattern
pellet
semiconductor wafer
stepper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4106613A
Other languages
English (en)
Inventor
Yukihiro Takao
幸弘 高尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP4106613A priority Critical patent/JPH05299318A/ja
Publication of JPH05299318A publication Critical patent/JPH05299318A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】 【目的】 半導体ウエハーをペレットに分割した後にお
いても、各ペレットのレチクル上での位置を識別可能と
することにより、出荷後におけるレチクル・パターン欠
陥という不良原因の解析を容易にする。 【構成】 マルチ・ペレット構成のステッパー用レチク
ルにおいて、各回路パターン毎にその位置を示すための
識別パターン(13)を形成し、該ステッパー用レチク
ルを用いて半導体ウエハー上に回路パターンを露光する
ことにより、ペレットに分割した後においても、その位
置を識別することを可能にした。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、さらに詳しくは複数の回路パターンを配置し
た、マルチ・ペレット構成のステッパー用レチクルを用
いた半導体装置の製造方法に関する。
【0002】
【従来の技術】従来より、縮小露光投影装置(ステッパ
ー)を用いた半導体ウエハーの露光工程においては、該
装置のスループットを高めることを目的として、マルチ
・ペレット構成のステッパー用レチクルが使用されてい
る。図3は、従来のマルチ・ペレット構成のステッパー
用レチクルを示す平面図である。図において、(1)
は、透明ガラス基板、(2)は、基板(1)上に形成さ
れた複数個の回路パターンであリ、ステッパーの1ショ
ットの露光領域内に配置されている。
【0003】上記構成のステッパー用レチクルによれ
ば、1ショットで複数の回路パターンを半導体ウエハー
上に転写できるので、半導体ウエハー全体に転写するた
めのショット数が減少し、依ってステッパーのスループ
ットを大幅に向上することができる。
【0004】
【発明が解決しようとする課題】しかしながら、各種の
半導体製造工程を経ることによって、半導体ウエハーを
完成し、該半導体ウエハーをスクライブ工程において各
ペレットに分割した後においては、各ペレットがマルチ
・ペレット構成のレチクル上のどの位置に対応したもの
かは知る術はない。このことは、以下のような場合に問
題となる。
【0005】即ち、レチクル上の複数個の回路パターン
のうち、特定位置の回路パターンに生じた微小なパター
ン欠陥が原因となって回路の不良が発生する場合であ
る。もっとも、この場合でも半導体ウエハーの段階で回
路ファンクションテストで不良になったものについて
は、廃棄することができ、またパターン欠陥による繰り
返し不良であることが一見してわかるので問題はない。
しかるに、この段階でのファンクションテストをパスし
ても、出荷後にかかるパターン欠陥が原因で不良を起こ
すことが多々あり、この場合にはその不良がパターン欠
陥による繰り返し不良であることを容易に知る方法がな
いのである。このため、不良原因の究明に多大な労力と
時間を費やすことを余儀なくされていた。
【0006】本発明は、上述した課題に鑑みて為された
ものであり、半導体ウエハーをペレットに分割した後に
おいても、各ペレットのレチクル上での位置を識別可能
とすることにより、レチクル・パターン欠陥という不良
原因の解析を容易にすることを目的としている。
【0007】
【課題を解決するための手段】本発明は、マルチ・ペレ
ット構成のステッパー用レチクルを用いた半導体装置の
製造方法において、ステッパー用レチクル上の各回路パ
ターン毎にその位置を示すための識別パターン(13)
を形成し、該ステッパー用レチクルを用いて半導体ウエ
ハー上に回路パターンを露光することにより、前記半導
体ウエハーをペレットに分割した後においても、各ペレ
ットに転写された識別パターン(13)を認識すること
により、そのペレットのレチクル上の位置を識別可能と
したことを特徴としている。
【0008】
【作用】上述の手段によれば、マルチ・ペレット構成の
レチクルを用いた半導体装置の製造方法において、半導
体ウエハーをペレットに分割した後においても、各ペレ
ットのレチクル上での位置を識別可能としているので、
レチクル・パターン欠陥という不良原因の解析を容易に
することができる。
【0009】
【実施例】次に、本発明の実施例を図面を参照して説明
する。図1と図2は、本発明の実施例に係るマルチ・ペ
レット構成のステッパ−用レチクルの例を示す平面図で
ある。図において、(11)は、透明ガラス基板、(1
2)は、基板(11)上に形成された複数個の回路パタ
ーンであリ、ステッパーの1ショットの露光領域内に配
置されている。従来例と異なる点は、回路パターン(1
2)毎にそのレチクル上での位置を示すための識別パタ
ーン(13)が形成されている点である。識別パターン
(13)としてはレチクル上の位置が認識できるもので
あれば、図1に示した如く数字でもよいし、図2に示し
た如く図形でもあってもよい。また、半導体集積回路を
形成するには、各製造工程に対応した複数のレチクルが
用いられるが、ウエハの完成時において識別パターン
(13)が光学顕微鏡等によって容易に認識できるもの
である必要がある。したがって、識別パターン(13)
を形成するレチクルとしては、例えばポリシリコン層形
成工程あるいはアルミニウム層形成工程に対応するもの
を選択するとよい。これに対し、イオン注入工程に対応
するレチクルにおいては、半導体ウエハー上に最終的に
痕跡が残らないので、識別パターン(13)として不適
当である。
【0010】図3は、図1のレチクルを用いて半導体ウ
エハー上に回路パターンを転写し、所定の半導体製造工
程を経て完成した半導体ウエハーの一例を示した図であ
る。同図に示すように、各ペレット毎にレチクル上の位
置を示す識別パターン(13)であって、ポリシリコン
層あるいはアルミニウム層等で形成されている。なお、
識別パターン(13)は10ミクロン程度のサイズで足
りるので、ペレットサイズに影響することなく形成でき
る。これにより、この半導体ウエハーをスクライブ工程
によって各ペレットに分割した後においても、識別パタ
ーン(13)を光学顕微鏡鏡等により認識することによ
って、そのペレットのレチクル上の位置を知ることが可
能となる。
【0011】したがって、出荷後に回路が何らかの不良
を起こした場合には、その不良解析において、それらの
ペレットのレチクル上の位置と不良症状との相関関係を
調査することが可能になり、もし特定の位置に対応した
ペレットが統計上同一の不良症状を示すのであれば、レ
チクル上になんらかのパターン欠陥があることがわか
る。その後は、そのペレットの製造に用いたレチクル上
の特定された位置の回路パターンを正常な回路パターン
と比較検査することによって、どこにパターン欠陥があ
るかを探すことができる。このようにして、レチクル・
パターン欠陥という他の方法ではなかなか特定できない
不良原因の解析を容易にすることができるのである。
【0012】なお、本発明はペレットをパッケージに組
立てた後の信頼性試験において起こった不良の解析にお
いても同様に役立つものである。
【0013】
【発明の効果】本発明によれば、マルチ・ペレット構成
のステッパー用レチクルを用いた半導体装置の製造方法
において、半導体ウエハーをペレットに分割した後にお
いても各ペレットのレチクル上での位置を識別可能とし
ているので、レチクル・パターン欠陥という不良原因の
解析を容易にすることができる。これにより、半導体装
置の改良を迅速に行うことができる。
【図面の簡単な説明】
【図1】本発明の実施例に係るマルチ・ペレット構成の
ステッパー用レチクルの例を示す第1の平面図である。
【図2】本発明の実施例に係るマルチ・ペレット構成の
ステッパー用レチクルの例を示す第2の平面図である。
【図3】図1のレチクルを用いて製造した半導体ウエハ
ーの一例を示す平面図である。
【図4】従来例に係るマルチ・ペレット構成のステッパ
ー用レチクルの例を示す平面図である。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 マルチ・ペレット構成のステッパー用レ
    チクルを用いた半導体装置の製造方法において、ステッ
    パー用レチクル上の各回路パターン毎にその位置を示す
    ための識別パターンを形成し、該ステッパー用レチクル
    を用いて半導体ウエハー上に回路パターンを露光するこ
    とにより、前記半導体ウエハーをペレットに分割した後
    においても、各ペレットに転写された識別パターンを認
    識することにより、そのペレットのレチクル上の位置を
    識別可能としたことを特徴とする半導体装置の製造方
    法。
  2. 【請求項2】 前記識別パターンが各ペレット上におい
    て、アルミニウム層からなる識別パターンあるいはポリ
    シリコン層からなる識別パターンとして形成されること
    を特徴とする請求項1記載の半導体装置の製造方法。
JP4106613A 1992-04-24 1992-04-24 半導体装置の製造方法 Pending JPH05299318A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4106613A JPH05299318A (ja) 1992-04-24 1992-04-24 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4106613A JPH05299318A (ja) 1992-04-24 1992-04-24 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH05299318A true JPH05299318A (ja) 1993-11-12

Family

ID=14437977

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4106613A Pending JPH05299318A (ja) 1992-04-24 1992-04-24 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH05299318A (ja)

Similar Documents

Publication Publication Date Title
US5985497A (en) Method for reducing defects in a semiconductor lithographic process
US6171737B1 (en) Low cost application of oxide test wafer for defect monitor in photolithography process
US6215896B1 (en) System for enabling the real-time detection of focus-related defects
JP2000068346A (ja) 集積回路装置、半導体ウェハ、回路検査方法
JP2000228341A (ja) 半導体集積回路
JP2000223385A (ja) 電子デバイスの品質管理方法
US7160650B2 (en) Method of inspecting a mask
CN1208692C (zh) 微影制程的焦距检测方法
JPH09211840A (ja) レチクルの検査方法及び検査装置並びにパターンの検査方法及び検査装置
US6813376B1 (en) System and method for detecting defects on a structure-bearing surface using optical inspection
JP2000146758A (ja) レンズ収差測定方法およびそれに用いるホトマスクならびに半導体装置の製造方法
JPS594019A (ja) パタ−ン比較検査方法
JPS58196445A (ja) マスク検査方法
JPS58103151A (ja) 半導体基板の検査方法
JPH1050788A (ja) 半導体装置の製造システムおよびそれを用いた半導体装置の製造方法
US7211356B2 (en) Method of patterning a substrate by feeding mask defect data forward for subsequent correction
JPH06232229A (ja) 欠陥検査方法及びその装置
JPS6131610B2 (ja)
JPS58103150A (ja) 半導体基板の製造方法
KR100755049B1 (ko) 포토마스크의 결함 분석방법
CN1770419A (zh) 用于曝光机器的检测装置及检测方法
JPS63124939A (ja) パターン検査方法およびその装置
JP2969822B2 (ja) 半導体装置の製造管理システム
JP2008047598A (ja) 半導体装置の製造方法
JPH01244304A (ja) 外観欠陥検査方法