JPH0684901A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0684901A JPH0684901A JP23222292A JP23222292A JPH0684901A JP H0684901 A JPH0684901 A JP H0684901A JP 23222292 A JP23222292 A JP 23222292A JP 23222292 A JP23222292 A JP 23222292A JP H0684901 A JPH0684901 A JP H0684901A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- insulating film
- lower layer
- layer wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】下層配線パターンの粗密にかかわらず、均一な
膜厚の層間絶縁膜を形成し、平坦化を向上すると共に、
配線間容量を低下させる半導体装置の製造方法を提供す
る。 【構成】下層配線４〜７が形成された半導体基板１の全
面にリフロー性を有する絶縁膜（ＢＰＳＧ膜）９を形成
した後、当該ＢＰＳＧ膜９上の所望部分に選択的にＳＯ
Ｇ膜１０を形成し、当該ＳＯＧ膜１０をマスクとして熱
処理を行ない、前記ＢＰＳＧ膜９を選択的にリフローさ
せた後、上層配線１２を形成する。
膜厚の層間絶縁膜を形成し、平坦化を向上すると共に、
配線間容量を低下させる半導体装置の製造方法を提供す
る。 【構成】下層配線４〜７が形成された半導体基板１の全
面にリフロー性を有する絶縁膜（ＢＰＳＧ膜）９を形成
した後、当該ＢＰＳＧ膜９上の所望部分に選択的にＳＯ
Ｇ膜１０を形成し、当該ＳＯＧ膜１０をマスクとして熱
処理を行ない、前記ＢＰＳＧ膜９を選択的にリフローさ
せた後、上層配線１２を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関わり、特に、隣接する配線間の距離が狭い配線パタ
ーンと、隣接する配線間の距離が比較的広い配線パター
ンとを有する半導体装置の層間絶縁膜の平坦化を向上し
た半導体装置の製造方法に関する。
に関わり、特に、隣接する配線間の距離が狭い配線パタ
ーンと、隣接する配線間の距離が比較的広い配線パター
ンとを有する半導体装置の層間絶縁膜の平坦化を向上し
た半導体装置の製造方法に関する。
【０００２】
【従来の技術】従来から、ＬＳＩ（Large Scale Integr
ated Circuit）の高集積化、高速化に伴い、デバイスの
微細化（スケールダウン）が急速に進んでいる。そし
て、従来のＬＳＩでは、二次元的な高集積化、即ち、平
面寸法の縮小を積極的に進めることで、デバイスの微細
化を達成している。
ated Circuit）の高集積化、高速化に伴い、デバイスの
微細化（スケールダウン）が急速に進んでいる。そし
て、従来のＬＳＩでは、二次元的な高集積化、即ち、平
面寸法の縮小を積極的に進めることで、デバイスの微細
化を達成している。
【０００３】しかしながら、前記従来のＬＳＩでは、配
線自身の寄生抵抗や、下層配線と上層配線と層間の寄生
容量を増大させない目的から、高性能化の阻害になるよ
うな縦方向の寸法は、積極的に縮小しない傾向にあっ
た。このため、配線のアスペクト比が大きくなり、層間
絶縁膜を介して形成された上層配線のステップカバレッ
ジが低下するという問題があった。
線自身の寄生抵抗や、下層配線と上層配線と層間の寄生
容量を増大させない目的から、高性能化の阻害になるよ
うな縦方向の寸法は、積極的に縮小しない傾向にあっ
た。このため、配線のアスペクト比が大きくなり、層間
絶縁膜を介して形成された上層配線のステップカバレッ
ジが低下するという問題があった。
【０００４】そこで、前記層間絶縁膜の平坦化を達成す
るために、例えば、有機溶剤に溶解したガラス溶液（Sp
in on Glass ；以下、『ＳＯＧ』という）を回転塗布し
て加熱処理する平坦化方法や、A.C.Adams らが『J.Elec
trochem.Soc.,128, p171 (1981) 』で紹介しているよう
に、比較的高濃度のリンを含有したＰＳＧ（Phosho-Sil
icate Glass ）を高温熱処理してリフローさせる平坦化
方法、W.Kernらが『Solid State Tech.,28, p171 (198
5) 』で紹介しているように、ＢＰＳＧ（Boron-Phospha
rus-Silicate Glass ）を高温熱処理してリフローさせ
る平坦化方法等が知られている。
るために、例えば、有機溶剤に溶解したガラス溶液（Sp
in on Glass ；以下、『ＳＯＧ』という）を回転塗布し
て加熱処理する平坦化方法や、A.C.Adams らが『J.Elec
trochem.Soc.,128, p171 (1981) 』で紹介しているよう
に、比較的高濃度のリンを含有したＰＳＧ（Phosho-Sil
icate Glass ）を高温熱処理してリフローさせる平坦化
方法、W.Kernらが『Solid State Tech.,28, p171 (198
5) 』で紹介しているように、ＢＰＳＧ（Boron-Phospha
rus-Silicate Glass ）を高温熱処理してリフローさせ
る平坦化方法等が知られている。
【０００５】
【発明が解決しようとする課題】しかしながら、前記の
ような平坦化方法では、層間絶縁膜の下地に形成された
下層配線のパターンにかかわらずウエハーの全面が均一
に平坦化作用を受ける。従って、例えば、パターンが粗
（隣接する配線間の距離が広い配線パターン）である配
線であって、配線長が比較的長い配線の上に形成された
層間絶縁膜は、パターンが密（隣接する配線間の距離が
狭い配線パターン）である配線上に形成された層間絶縁
膜に比べ、膜厚が薄くなるという問題があった。即ち、
下層配線のパターンが密な部分と粗の部分では、平坦化
率が異なるという問題があった。このため、前記層間絶
縁膜の膜厚が薄い部分では、配線間容量が大きくなると
いう問題があった。
ような平坦化方法では、層間絶縁膜の下地に形成された
下層配線のパターンにかかわらずウエハーの全面が均一
に平坦化作用を受ける。従って、例えば、パターンが粗
（隣接する配線間の距離が広い配線パターン）である配
線であって、配線長が比較的長い配線の上に形成された
層間絶縁膜は、パターンが密（隣接する配線間の距離が
狭い配線パターン）である配線上に形成された層間絶縁
膜に比べ、膜厚が薄くなるという問題があった。即ち、
下層配線のパターンが密な部分と粗の部分では、平坦化
率が異なるという問題があった。このため、前記層間絶
縁膜の膜厚が薄い部分では、配線間容量が大きくなると
いう問題があった。
【０００６】本発明は、このような問題を解決すること
を課題とするものであり、下層配線パターンの粗密にか
かわらず、均一な膜厚の層間絶縁膜を形成し、平坦化を
向上すると共に、配線間容量を低下させる半導体装置の
製造方法を提供することを目的とする。
を課題とするものであり、下層配線パターンの粗密にか
かわらず、均一な膜厚の層間絶縁膜を形成し、平坦化を
向上すると共に、配線間容量を低下させる半導体装置の
製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】この目的を達成するため
に、本発明は、半導体基板上に下層配線を形成する第１
工程と、前記下層配線が形成された半導体基板の全面
に、リフロー性を有する絶縁膜を形成する第２工程と、
前記リフロー性を有する絶縁膜上の所望部分に、選択的
に有機溶剤に溶解したガラス溶液からなる膜を形成する
第３工程と、前記有機溶剤に溶解したガラス溶液からな
る膜をマスクとして熱処理を行う第４工程と、前記下層
配線及び／又は半導体基板と接続する上層配線を形成す
る第５工程と、を含むことを特徴とする半導体装置の製
造方法を提供するものである。
に、本発明は、半導体基板上に下層配線を形成する第１
工程と、前記下層配線が形成された半導体基板の全面
に、リフロー性を有する絶縁膜を形成する第２工程と、
前記リフロー性を有する絶縁膜上の所望部分に、選択的
に有機溶剤に溶解したガラス溶液からなる膜を形成する
第３工程と、前記有機溶剤に溶解したガラス溶液からな
る膜をマスクとして熱処理を行う第４工程と、前記下層
配線及び／又は半導体基板と接続する上層配線を形成す
る第５工程と、を含むことを特徴とする半導体装置の製
造方法を提供するものである。
【０００８】
【作用】本発明に係る半導体装置の製造方法によれば、
下層配線上に形成されたリフロー性を有する絶縁膜上の
所望部分、即ち、当該絶縁膜がリフローした際に膜厚が
減少し、寄生容量の増加が問題となる下層配線上に形成
された前記絶縁膜上に、選択的にＳＯＧ膜を形成した
後、このＳＯＧ膜をマスクとして熱処理を行うことで、
当該ＳＯＧ膜が形成された以外の部分に対応する絶縁膜
のみをリフローさせることができる。即ち、前記ＳＯＧ
膜にマスクされた部分に対応する絶縁膜は、前記熱処理
を行ってもリフローは起こらず、前記絶縁膜形成時の膜
厚をそのまま残すことができる。従って、例えば、パタ
ーンが粗である配線であって、配線長が比較的長い配線
の上に形成された絶縁膜の膜厚が減少することを防止す
ることができる。また、パターンが密である配線上に形
成された前記絶縁膜は、リフローされるため、平坦化を
達成することもできる。このため、特に配線容量の影響
が大きい下層配線上に形成される層間絶縁膜の膜厚を厚
くすることを優先し、上層配線のステップカバレッジを
向上したい部分に形成された層間絶縁膜は、平坦化を優
先することができる。
下層配線上に形成されたリフロー性を有する絶縁膜上の
所望部分、即ち、当該絶縁膜がリフローした際に膜厚が
減少し、寄生容量の増加が問題となる下層配線上に形成
された前記絶縁膜上に、選択的にＳＯＧ膜を形成した
後、このＳＯＧ膜をマスクとして熱処理を行うことで、
当該ＳＯＧ膜が形成された以外の部分に対応する絶縁膜
のみをリフローさせることができる。即ち、前記ＳＯＧ
膜にマスクされた部分に対応する絶縁膜は、前記熱処理
を行ってもリフローは起こらず、前記絶縁膜形成時の膜
厚をそのまま残すことができる。従って、例えば、パタ
ーンが粗である配線であって、配線長が比較的長い配線
の上に形成された絶縁膜の膜厚が減少することを防止す
ることができる。また、パターンが密である配線上に形
成された前記絶縁膜は、リフローされるため、平坦化を
達成することもできる。このため、特に配線容量の影響
が大きい下層配線上に形成される層間絶縁膜の膜厚を厚
くすることを優先し、上層配線のステップカバレッジを
向上したい部分に形成された層間絶縁膜は、平坦化を優
先することができる。
【０００９】なお、前記配線パターンの隣接する配線間
の距離が、５μｍ以上ある場合は、パターンが粗である
配線とし、前記絶縁膜上にＳＯＧ膜を形成することが望
ましい。
の距離が、５μｍ以上ある場合は、パターンが粗である
配線とし、前記絶縁膜上にＳＯＧ膜を形成することが望
ましい。
【００１０】
【実施例】次に、本発明に係る一実施例について、図面
を参照して説明する。図１ないし図４は、本発明の実施
例に係る半導体装置の製造工程の一部を示す部分断面図
である。図１に示す工程では、公知の方法で半導体基板
１上に酸化膜２を形成した後、当該酸化膜２上に、膜厚
が５００ｎｍ程度の多結晶シリコン膜を形成する。次い
で、前記多結晶シリコン膜にパターニングを行い、下層
配線４〜７を形成する。ここで、前記パターニングは、
配線幅が０．５〜１μｍ程度の時は、下層配線４と下層
配線５との間の距離、下層配線５と下層配線６との間の
距離が、１〜３μｍ程度、下層配線６と下層配線７との
間の距離が、６〜１０μｍ程度となるように行い、下層
配線４〜６をパターンが密である配線群、下層配線７を
パターンが粗である配線（孤立パターン）とした。
を参照して説明する。図１ないし図４は、本発明の実施
例に係る半導体装置の製造工程の一部を示す部分断面図
である。図１に示す工程では、公知の方法で半導体基板
１上に酸化膜２を形成した後、当該酸化膜２上に、膜厚
が５００ｎｍ程度の多結晶シリコン膜を形成する。次い
で、前記多結晶シリコン膜にパターニングを行い、下層
配線４〜７を形成する。ここで、前記パターニングは、
配線幅が０．５〜１μｍ程度の時は、下層配線４と下層
配線５との間の距離、下層配線５と下層配線６との間の
距離が、１〜３μｍ程度、下層配線６と下層配線７との
間の距離が、６〜１０μｍ程度となるように行い、下層
配線４〜６をパターンが密である配線群、下層配線７を
パターンが粗である配線（孤立パターン）とした。
【００１１】次に、図２に示す工程では、図１に示す工
程で得た半導体基板１に、ＣＶＤ（Chemical Vapor Dep
osition ）法を行い、酸化膜２上及び下層配線４〜７の
表面に、膜厚が１００ｎｍ程度のＣＶＤ酸化膜８を４３
０℃で堆積する。次いで、前記ＣＶＤ酸化膜８上に、リ
フロー性を有する絶縁膜として、膜厚が８００ｎｍ程度
のＢＰＳＧ膜９を４３０℃で堆積する。
程で得た半導体基板１に、ＣＶＤ（Chemical Vapor Dep
osition ）法を行い、酸化膜２上及び下層配線４〜７の
表面に、膜厚が１００ｎｍ程度のＣＶＤ酸化膜８を４３
０℃で堆積する。次いで、前記ＣＶＤ酸化膜８上に、リ
フロー性を有する絶縁膜として、膜厚が８００ｎｍ程度
のＢＰＳＧ膜９を４３０℃で堆積する。
【００１２】次いで、図３に示す工程では、図２に示す
工程で得たＢＰＳＧ膜９上に、ＳＯＧを回転塗布し、平
坦面で換算した膜厚が８０ｎｍ程度のＳＯＧ膜を形成す
る。次に、前記ＳＯＧ膜に、窒素雰囲気中で、８０℃で
１０分間、２００℃で１０分間及び７５０℃で３０分間
のベーキングを行った後、当該ＳＯＧ膜を選択的にエッ
チングし、パターンが粗である配線（下層配線７）の近
傍のみに、ＳＯＧ膜１０を形成する。次に、前記ＳＯＧ
膜１０をマスクとして、前記ＢＰＳＧ膜９に、窒素雰囲
気で、９５０℃で２０分間熱処理を行い、ＢＰＳＧ膜９
をリフローさせる。この時、前記ＳＯＧ膜１０にマスク
された部分に対応するＢＰＳＧ膜９は、前記熱処理を行
ってもリフローは起こらず、当該ＢＰＳＧ膜９形成時の
膜厚をそのまま残すことができる。このため、この部分
には、厚い膜厚のＢＰＳＧ膜が形成され、寄生容量を低
減することができる。一方、前記ＳＯＧ膜１０が形成さ
れていな（パターンが密である配線群（下層配線４〜
６）上に形成されている）ＢＰＳＧ膜は、リフローされ
るため、平坦化の達成される。
工程で得たＢＰＳＧ膜９上に、ＳＯＧを回転塗布し、平
坦面で換算した膜厚が８０ｎｍ程度のＳＯＧ膜を形成す
る。次に、前記ＳＯＧ膜に、窒素雰囲気中で、８０℃で
１０分間、２００℃で１０分間及び７５０℃で３０分間
のベーキングを行った後、当該ＳＯＧ膜を選択的にエッ
チングし、パターンが粗である配線（下層配線７）の近
傍のみに、ＳＯＧ膜１０を形成する。次に、前記ＳＯＧ
膜１０をマスクとして、前記ＢＰＳＧ膜９に、窒素雰囲
気で、９５０℃で２０分間熱処理を行い、ＢＰＳＧ膜９
をリフローさせる。この時、前記ＳＯＧ膜１０にマスク
された部分に対応するＢＰＳＧ膜９は、前記熱処理を行
ってもリフローは起こらず、当該ＢＰＳＧ膜９形成時の
膜厚をそのまま残すことができる。このため、この部分
には、厚い膜厚のＢＰＳＧ膜が形成され、寄生容量を低
減することができる。一方、前記ＳＯＧ膜１０が形成さ
れていな（パターンが密である配線群（下層配線４〜
６）上に形成されている）ＢＰＳＧ膜は、リフローされ
るため、平坦化の達成される。
【００１３】次に、図４に示す工程では、前記ＢＰＳＧ
膜９及びＣＶＤ酸化膜８を選択的に除去し、下層配線４
〜７と接続するコンタクト孔１１、ＢＰＳＧ膜９、ＣＶ
Ｄ酸化膜８及び酸化膜２を選択的に除去し、半導体基板
１と接続するコンタクト孔１１を開口する。次いで、ス
パッタ法により、前記コンタクト孔１１内面、ＢＰＳＧ
膜９上及びＳＯＧ膜８上に、アルミニウム膜を堆積した
後、このアルミニウム膜にパターニングを行い、上層配
線１２を形成する。
膜９及びＣＶＤ酸化膜８を選択的に除去し、下層配線４
〜７と接続するコンタクト孔１１、ＢＰＳＧ膜９、ＣＶ
Ｄ酸化膜８及び酸化膜２を選択的に除去し、半導体基板
１と接続するコンタクト孔１１を開口する。次いで、ス
パッタ法により、前記コンタクト孔１１内面、ＢＰＳＧ
膜９上及びＳＯＧ膜８上に、アルミニウム膜を堆積した
後、このアルミニウム膜にパターニングを行い、上層配
線１２を形成する。
【００１４】また、前記図２に示す工程以降を繰り返す
ことで、３層配線以上の多層配線構造にも対応すること
ができる。その後、所望の工程を行い、半導体装置を完
成する。なお、本実施例では、隣接する配線膜の距離
が、１〜３μｍ程度のものをパターンが密な配線群、隣
接する配線膜の距離が、６〜１０μｍ程度のものをパタ
ーンが粗な配線としたが、これに限らず、隣接する配線
膜の距離が、５μｍ未満の配線群をパターンが密な配線
群、隣接する配線膜の距離が、５μｍ以上の配線群をパ
ターンが粗な配線群、とすることが好ましい。
ことで、３層配線以上の多層配線構造にも対応すること
ができる。その後、所望の工程を行い、半導体装置を完
成する。なお、本実施例では、隣接する配線膜の距離
が、１〜３μｍ程度のものをパターンが密な配線群、隣
接する配線膜の距離が、６〜１０μｍ程度のものをパタ
ーンが粗な配線としたが、これに限らず、隣接する配線
膜の距離が、５μｍ未満の配線群をパターンが密な配線
群、隣接する配線膜の距離が、５μｍ以上の配線群をパ
ターンが粗な配線群、とすることが好ましい。
【００１５】また、本実施例では、前記ＢＰＳＧ膜９上
のうち、パターンが粗である配線の近傍に対応する部分
に、ＳＯＧ膜１０を形成したが、これに限らず、パター
ンが密である配線であっても、その上に形成される上層
配線のステップカバレッジが問題にならない場合は、こ
の部分に対応するＢＰＳＧ膜９上にもＳＯＧ膜１０を形
成してよい。
のうち、パターンが粗である配線の近傍に対応する部分
に、ＳＯＧ膜１０を形成したが、これに限らず、パター
ンが密である配線であっても、その上に形成される上層
配線のステップカバレッジが問題にならない場合は、こ
の部分に対応するＢＰＳＧ膜９上にもＳＯＧ膜１０を形
成してよい。
【００１６】そして、本実施例では、ＳＯＧ膜１０をマ
スクとして、ＢＰＳＧ膜９をリフローした後、当該ＳＯ
Ｇ膜１０を除去せずに、上層配線１２を形成したが、こ
れに限らず、所望により前記ＳＯＧ膜１０を除去した
後、上層配線１２を形成してもよい。また、本実施例で
は、リフロー性を有する絶縁膜として、ＢＰＳＧ膜９を
使用したが、これに限らず、ＰＳＧ膜等、他のリフロー
性を有する絶縁膜を使用しても同様の効果を得ることが
できる。
スクとして、ＢＰＳＧ膜９をリフローした後、当該ＳＯ
Ｇ膜１０を除去せずに、上層配線１２を形成したが、こ
れに限らず、所望により前記ＳＯＧ膜１０を除去した
後、上層配線１２を形成してもよい。また、本実施例で
は、リフロー性を有する絶縁膜として、ＢＰＳＧ膜９を
使用したが、これに限らず、ＰＳＧ膜等、他のリフロー
性を有する絶縁膜を使用しても同様の効果を得ることが
できる。
【００１７】そしてまた、前記ＳＯＧ膜の塗布前、また
は、前記ＢＰＳＧ膜９をリフローした後に、ＳＯＧ膜１
０を除去する場合は、ＳＯＧ膜１０除去後、あるいは、
コンタクト孔１１開口後に、比較的軽い熱処理を行い、
前記ＢＰＳＧ膜９を軽くリフローさせてもよい。
は、前記ＢＰＳＧ膜９をリフローした後に、ＳＯＧ膜１
０を除去する場合は、ＳＯＧ膜１０除去後、あるいは、
コンタクト孔１１開口後に、比較的軽い熱処理を行い、
前記ＢＰＳＧ膜９を軽くリフローさせてもよい。
【００１８】
【発明の効果】以上説明したように、本発明に係る半導
体装置の製造方法によれば、下層配線上に形成されたリ
フロー性を有する絶縁膜上の所望部分、即ち、前記絶縁
膜のリフローによる膜厚減少による寄生容量の増加が問
題となる下層配線上に形成された前記絶縁膜上に、選択
的にＳＯＧ膜を形成した後、このＳＯＧ膜をマスクとし
て熱処理を行うことで、当該ＳＯＧ膜が形成された以外
の部分に対応する絶縁膜のみをリフローさせることがで
きる。従って、前記絶縁膜のリフローによる膜厚減少に
よる寄生容量の増加が問題となる下層配線上に形成され
た絶縁膜の膜厚が減少することを防止することができ、
その他の部分は、リフローされるため、平坦化を達成す
ることもできる。このため、特に配線容量の影響が大き
い下層配線上に形成される層間絶縁膜の膜厚を厚くする
ことを優先し、上層配線のステップカバレッジを向上し
たい部分に形成された層間絶縁膜は、平坦化を優先する
ことができる。この結果、下層配線パターンの粗密にか
かわらず、均一な膜厚の層間絶縁膜を形成し、平坦化を
向上すると共に、配線間容量を低下させることができ、
高集積化が達成され、且つ、高性能な半導体装置を提供
することができる。
体装置の製造方法によれば、下層配線上に形成されたリ
フロー性を有する絶縁膜上の所望部分、即ち、前記絶縁
膜のリフローによる膜厚減少による寄生容量の増加が問
題となる下層配線上に形成された前記絶縁膜上に、選択
的にＳＯＧ膜を形成した後、このＳＯＧ膜をマスクとし
て熱処理を行うことで、当該ＳＯＧ膜が形成された以外
の部分に対応する絶縁膜のみをリフローさせることがで
きる。従って、前記絶縁膜のリフローによる膜厚減少に
よる寄生容量の増加が問題となる下層配線上に形成され
た絶縁膜の膜厚が減少することを防止することができ、
その他の部分は、リフローされるため、平坦化を達成す
ることもできる。このため、特に配線容量の影響が大き
い下層配線上に形成される層間絶縁膜の膜厚を厚くする
ことを優先し、上層配線のステップカバレッジを向上し
たい部分に形成された層間絶縁膜は、平坦化を優先する
ことができる。この結果、下層配線パターンの粗密にか
かわらず、均一な膜厚の層間絶縁膜を形成し、平坦化を
向上すると共に、配線間容量を低下させることができ、
高集積化が達成され、且つ、高性能な半導体装置を提供
することができる。
【図１】本発明の一実施例にかかる半導体装置の製造工
程の一部を示す部分断面図である。
程の一部を示す部分断面図である。
【図２】本発明の一実施例にかかる半導体装置の製造工
程の一部を示す部分断面図である。
程の一部を示す部分断面図である。
【図３】本発明の一実施例にかかる半導体装置の製造工
程の一部を示す部分断面図である。
程の一部を示す部分断面図である。
【図４】本発明の一実施例にかかる半導体装置の製造工
程の一部を示す部分断面図である。
程の一部を示す部分断面図である。
【符号の説明】 １ 半導体基板 ２ 酸化膜 ４ 下層配線 ５ 下層配線 ６ 下層配線 ７ 下層配線 ８ ＣＶＤ酸化膜 ９ ＢＰＳＧ膜 １０ ＳＯＧ膜 １１ コンタクト孔 １２ 上層配線
Claims (1)
- 【請求項１】 半導体基板上に下層配線を形成する第１
工程と、前記下層配線が形成された半導体基板の全面
に、リフロー性を有する絶縁膜を形成する第２工程と、
前記リフロー性を有する絶縁膜上の所望部分に、選択的
に有機溶剤に溶解したガラス溶液からなる膜を形成する
第３工程と、前記有機溶剤に溶解したガラス溶液からな
る膜をマスクとして熱処理を行う第４工程と、前記下層
配線及び／又は半導体基板と接続する上層配線を形成す
る第５工程と、を含むことを特徴とする半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23222292A JPH0684901A (ja) | 1992-08-31 | 1992-08-31 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23222292A JPH0684901A (ja) | 1992-08-31 | 1992-08-31 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0684901A true JPH0684901A (ja) | 1994-03-25 |
Family
ID=16935901
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23222292A Pending JPH0684901A (ja) | 1992-08-31 | 1992-08-31 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0684901A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1122301C (zh) * | 1997-03-31 | 2003-09-24 | 日本电气株式会社 | 利用平面化技术制造半导体器件的方法 |
-
1992
- 1992-08-31 JP JP23222292A patent/JPH0684901A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1122301C (zh) * | 1997-03-31 | 2003-09-24 | 日本电气株式会社 | 利用平面化技术制造半导体器件的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1194401C (zh) | 形成双重金属镶嵌结构的方法 | |
| JP2518435B2 (ja) | 多層配線形成法 | |
| US5407529A (en) | Method for manufacturing semiconductor device | |
| JPH09172068A (ja) | 半導体装置の製造方法 | |
| JPH03244126A (ja) | 半導体装置の製造方法 | |
| JP2985326B2 (ja) | 半導体装置の製造方法 | |
| JPH10163198A (ja) | 半導体装置およびその製造方法 | |
| JPH0684901A (ja) | 半導体装置の製造方法 | |
| JP3323264B2 (ja) | 半導体装置の製造方法 | |
| JPH10214892A (ja) | 半導体装置の製造方法 | |
| JPH06244286A (ja) | 半導体装置の製造方法 | |
| JPH05152444A (ja) | 半導体装置の製造方法 | |
| KR0124641B1 (ko) | 반도체장치 제조방법 | |
| JPH0878518A (ja) | 半導体装置の製造方法 | |
| KR100588899B1 (ko) | 반도체 소자의 엠아이엠 캡 형성 방법 | |
| JP2000031278A (ja) | 半導体装置の製造方法 | |
| KR0167602B1 (ko) | 반도체집적회로용 다층금속배선의 제조방법 및 다층금속배선구조의 반도체소자 | |
| KR0126777B1 (ko) | 반도체 장치의 다층배선방법 | |
| KR100260356B1 (ko) | 반도체소자의 다층 금속배선 형성방법 | |
| JPH05243226A (ja) | 半導体装置の製造方法 | |
| KR100296132B1 (ko) | 대머신 방법을 이용한 반도체 소자의 금속배선 형성 방법 | |
| JPH05304219A (ja) | 半導体装置における絶縁層の形成方法 | |
| JPH06349828A (ja) | 集積回路装置の製造方法 | |
| JPH0226054A (ja) | 半導体装置の製造方法 | |
| JPS5986246A (ja) | 半導体装置の製造方法 |